DE2152444C3 - Dreistufige logische Schaltung - Google Patents
Dreistufige logische SchaltungInfo
- Publication number
- DE2152444C3 DE2152444C3 DE2152444A DE2152444A DE2152444C3 DE 2152444 C3 DE2152444 C3 DE 2152444C3 DE 2152444 A DE2152444 A DE 2152444A DE 2152444 A DE2152444 A DE 2152444A DE 2152444 C3 DE2152444 C3 DE 2152444C3
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- pairs
- current path
- stage
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
- H03K17/6257—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means
- H03K17/6264—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means using current steering means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
- H03K19/0866—Stacked emitter coupled logic
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
Die Erfindung bezieht sich auf eine dreistufige logische Schaltung zur Weitergabe der Daten von einer
Vielzahl von Eingangsleitungen zu einer Ausgangsschaltung,
mit einer äußeren Toranordnung mit Transistorpaaren in einer ersten Stufe,
mit mehreren Transistor-Stromweg-Paaren einer zwe»-
ten Stufe,
mit ersten Transistor-Stromweg-Paaren einer dritten Stufe,
wobei die Emitter jedes ersten Transistor-Stromweg-Paares mit je einer Stromquelle gekoppelt sind,
die Emitter je eines der Transistoren der Transistor-Stromweg-Paare der zweiten Stufe mit dem Kollektor eines Transistors eines der ersten Transistor-Stromweg-Paare verbunden sind und die Emitter der je anderen Transistoren der Transistor-Stroniwcg-Paare der zweiten Stufe mit dem Kollektor des anderen Transistors eines der ersten Transistor-Stroinweg-Paare verbunden sind,
die Emitter je eines der Transistoren der Transistor-Stromweg-Paare der zweiten Stufe mit dem Kollektor eines Transistors eines der ersten Transistor-Stromweg-Paare verbunden sind und die Emitter der je anderen Transistoren der Transistor-Stroniwcg-Paare der zweiten Stufe mit dem Kollektor des anderen Transistors eines der ersten Transistor-Stroinweg-Paare verbunden sind,
die Emitter jedes Transistor-Paa res der äußeren Toranordnung gemeinsam mit dem Kollektor eines
entsprechenden Transisior-Stromweg-Paares der zweiten
Stufe gekoppelt sind.
einem ersten Term-Tor mit mehreren Ausgängen, an dessen Eingängen variable Eingangssignalc liegen, zum
Ansteuern der Basen der ersicn Transistor-Slromweg-Paare,
einem Vorspannungsnetzwerk zur Bereitstellung einer Bezugsspannung an der Basis je eines Transistors in
jedem der Transistorpaarc der äußeren Toranordnung, einer Vielzahl von Eingängen, wobei die Basis des
zweiten Transistors in jedem der Transistorpaare der äußeren Toranordnung mit jeweils einem der Eingänge
verbunden ist, und
w einer Ausgangsschaltung, mi: der dc Kollektoren jedes
Transistorpaares der äußeren Toranordnung gekoppelt sind.
Für die Darstellung logischer Schaltungen stehen verschiedenartige Lösungen zur Verfügung, beispiclsweise
Mehrwegschaltungcn, einschließlich der Technik der Geradeaus-lorschallungcn (straight gate technique)
und der Verwendung von Sonderfunktionen (specialized function approach).
Bei Verwendung der Siromlogik (current mode logic
— CML) mit Geradcaus-Torschallungcn wird ein Grund-Schaltungsplättehen verwendet, welches eine
verhältnismäßig große Zahl von Toren enthält, und Hiese Tore können von dem Entwurfsingenieur der
Schaltung auf jede gewünschte Weise verbunden werden, um die geforderte Funktion darzustellen. Dies
ist ein verhältnismäßig einfaches Vorgehen, welches parallel zum detaillierten Entwurf der Schaltung läuft,
jedoch ergeben sich hierbei Schaltungen mit verhältnismäßig geringer Arbeitsgeschwindigkeit und hohem
Energiebedarf, da mehrere gesonderte Stromquellen erforderlich sind.
Um eine erhöhte Arbeitsgeschwindigkeit zu erreichen und den Leistungsbedarf der Schaltung herabzusetzen,
sind integrierte Multiplexschaltungen mit spezialisierten Funktionen unter sorgfältiger Anwendung
herkömmlicher Konstruktionsmerkmale hergestellt worden, die eine sehr geringe Zahl von Toren in einer
Schaltungsanordnung mil gutem Wirkungsgrad enthal-
ten. Eine Mehrfaenschalwng dieser Art ist die
CML-Serien-Torschaltung (CML-series gated structure);
sie kann beispielsweise eine acht zu eins-Mehrfachschaltung
sein, in der die Terme X, Y und Z in drei äußeren Toren erzeugt werden, und in der die acht
Minterme verwendet werden, um acht Tore zu steuern, weiche mit den acht Pateneingangsleitungen zusammenwirken,
von denen eine zu wählen ist. In der Serientorschaltung kann eine Anzahl logischer Funktionen
unter Verwendung einer einzigen Stromquelle dargestellt werden.
In einer bekannten Ausführungsform einer in Serien-Torschaltung ausgeführten acht zu eins-Mehrfachschaltung
führt die Auslegung der Schaltung zu einer Zwei-Tor-Verzögerung zwischen den acht Leistungswahl-Eingangsklemmen
und dem Ausgang. Außerdem arbeitet die Schaltung, die drei Stufen aufweist, mit mehr als einem VWAbfall je Stufe, so daß
sich eine verhältnismäßig komplizierte, mit Vorspannung arbeitende Treiberschaltung ergibt.
Die Erfindung ermöglicht, eine als CML-Serien-Torschaltung
ausgebildete iogische Schaltung zu schaffen, beispielsweise eine Mehrfachschaltung, welche so
beschaffen ist, daß nur fünf innere Tore und ehr äußeres Tor zur Darstellung einer logischen Mehrfachschaliung
mit drei Stufen benötigt werden. Der Ausgang wird geliefert von einer logischen Schaltung mit drei Stufen,
wobei zwei der drei Stufen »wahr« und »komplementär« arbeiten, so daß man eine hohe Raumausnutzung in
der Serientorschaltung erhält. Die Minterme von zwei Variablen werden in positiver Logik unter Verwendung
von drei Stromquellen erzeugt, und diese Minterme bilden eine zwei zu vier-Toranordnung. so daß die Zahl
der benötigten logischen Stufen sehr gering gehalten wird. Die Vierer-Brcitpcgelanordnung (four wide level)
der logischen Schaltung weist nur ein Tor auf, welches jeweils eingeschaltet wird und nur eine Stromquelle
erfordert.
In dem Datenblatt MC 1038, MC 1238 v. August 1968
der Broschüre der Firma Motorola mil dem Titel »Motorola Digital Integrated Circuits MECL«, Blatt 4.4.
wobei ergänzend MECL II. 1968. Blatt 0.2-3 zu berücksichtigen ist, ist eine dreistufige logische Schaltung
der eingangs aufgeführten Art beschrieben.
Die Erfindung bezweckt, eine Schaltung dieser Art zu schaffen, welche eine wesentliche Vereinfachung bei
schnellerer Betriebsweise und geringerem Energieverbrauch bietet, insbesondere auch dadurch, daß die Zahl
der erforderlichen Stromquellen erheblich herabgesetzt wird. so
Gemäß der Erfindung vorgesehen ist eine dreistufige
Iogische Schaltung der oben beschriebenen Art, welche gekennzeichnet ist durch ein einziges erstes Transistor-Stromweg-Paar
(T4i, Γ42) in der dritten Stufe,
η Transistor-Slromweg-Paare (T3S, T39) in der zweiten Stufe, wobei die Emitter je eines der Transistoren in jedem der π Paare gemeinsam mit dem Kollektor eines Transistors (TAi) in dem einzigen ersten Transistor-Stromweg-Paar (T41, T42) verbunden sind und die Emitter der anderen Transistoren in jedem der η Paare gemeinsam mit dem Kollektor des anderen Transistors (T42) in dem einzigen ersten Transistor-Stromweg-Paar^r41. T42) verbunden sind.
2n Transistorpaarc (T36, Γ37) in der äußeren Toranordnung, das erste Term-Tor welches zwei Ausgänge aus einem variablen Eingang erzeug',
2n Eingänge,
η Transistor-Slromweg-Paare (T3S, T39) in der zweiten Stufe, wobei die Emitter je eines der Transistoren in jedem der π Paare gemeinsam mit dem Kollektor eines Transistors (TAi) in dem einzigen ersten Transistor-Stromweg-Paar (T41, T42) verbunden sind und die Emitter der anderen Transistoren in jedem der η Paare gemeinsam mit dem Kollektor des anderen Transistors (T42) in dem einzigen ersten Transistor-Stromweg-Paar^r41. T42) verbunden sind.
2n Transistorpaarc (T36, Γ37) in der äußeren Toranordnung, das erste Term-Tor welches zwei Ausgänge aus einem variablen Eingang erzeug',
2n Eingänge,
und π Minterm-Tore zum Erzeugen von ti Ausgängen
(XY, XY XY, XY) aus einer kleineren Zahl variabler Eingänge (XY),
wobei jeder der Ausgänge der π Minterm-Tore
gekoppelt ist mit den Basen anderer Transistor-Paare in den fl-Transistor-Stromweg-Paaren (T38, Γ39).
Gemäß einer bevorzugten Ausführungsform der
Erfindung ist /7 = 4.
Die wesentlichen, einen technischen Fortschritt bietenden Unterschiede und Vorteile der Erfindung
gegenüber dem Bekannten, insbesondere gegenüber der Ausführungsform gemäß der aufgeführten Broschüre
»Motorola Digital Integrated Circuits MECL« werden im Anschluß an die Beschreibung der Erfindung näher
erläutert.
F i g. 1 zeigt ein Blockschaltbild der Mehrfachschaltung gemäß der Erfindung,
F i g. 2 zeigt schematisch ein Ausführungsbeispiel der Vorspannungs-Treiberschaltung, die in der Mehrfachschaltung
gemäß der Erfindung verwendet wird.
F i g. 3 zeigt schematisch ein Au:-V'.hrungsbeispiel der Z-Torschaitung, die in der Mehrfachs: haltung gemäß
der Erfindung verwendet wird.
Fig.4 zeigt schematisch ein AusführungsbeLspiel der
X- und K-Minterm-Tore.
Fig 5 zeigt schematisch ein Ausführungsbeispiel des
Dreistufen-Mehrfach-Tors.
Wie Fig. 1 zeigt, werden die vier Minterme XY, XY.
ΧΥυηά XFdurch vier Tore II, 12, 13 und 14 gebildet,
wobei der Term Z durch ein fünftes Tor 15 dargestellt ist. Eine Tor-Anordnung 16, welche durch den Z-Term
gesteuert wird, und die vier XV-Minterme wählen eine
der acht Eingangs-Datenleitungen A — H zur Weitergabe
zum Ausgang 17. Jeder der vier XV-Minterme wählt zwei einander zugeordnete Wege durch die Toranordnung
16, während der fünfte Term Zeinen dieser beiden Wege wählt, so daß hierdurch eine der acht Eingangsleitungen
A—H gewählt wird. Auf diese Weise werden fünf innere Tore 11 — 15 und ein äußeres Tor 16
benötigt, um eine acht zu eins-Mehrfachschaitung zu bilden. Dabei entsteht nur eine Verzögerung um ein Tor.
nämlich Tor 16, zwischen den Eingangsleitungen und dem Ausgang, so daß sich in vorteilhafter Weise eine
hohe Arbeitsgeschwindigkeit ergibt. Wie noch gezeigt werden wird, wird nur eine einzige Stromquelle benötigt
für die Serientor-Mehrfachschaltung, so daß für diese Schaltung die Werte für Arbeitsgeschwindigkeit und
Leistung optimal sind.
Die Schaltung, die als Vorspannungs-Netzwerk und Steuerstufe (Treiber) für die Mehrfachschaltung dient,
ist in F i g. 2 gezeigt. Die Arbeitsweise dieser Schallung ist in der USA-Patentanmeldung Serial No. 8 41 765
beschrieben, die am 15.7. 1969 unter der Bezeichnung »Temperature Compensated Current-Mode Logic Circuit«
unter Nennung von Robert R. Marley als Erfinder eingereicht wurde, und deren Zweck ist, temperaturunabhängige
Spannungsstufen darzustellen. Die Schaltung enthält Widerstände R 1, R 2 und R 3, welche in Serie
mit Dioden Di, D2, D3 und D4 über der Vorspannungs-Spannungsquelle Vf-fliegen, deren Spannung
bei dem gegebenen Ausführungsbeispiel -5,2YoIt beträgt. Die in der Zeichnung bei dem jeweiligen
Widerstand vorhandene Zahl gibt den Widerstandswert in Ohm an. Diese Schaltung erzeugt Basis-Spannungen
für Transistoren Ti und T2 in einer ersten Zweigschaltung mit Widerstand /?4, tür Transistoren T3, T4 und
T5 in einer zweiten Zweigschaltung mit Widerstand /? 31. und für Transistoren Γ6, Tl und Γ8 in einer
dritten Zweigschaltung mil Widersland R 6.
An den in der Zeichnung dargestellten Anschlüssen entstehen temperaturunabhängige Stromquellen mit
Spannungen Vrsi. Vra und Vcm und Vorspannungen
VflB. Vflfli und Vflffi. Diese Spannungen werden in der
angegebenen Weise in den in den Fig. 3. 4 und 5 dargestellten Schaltungen benötigt.
Das in Fig. 3 dargestellte Z-Tor enthält ein Strom-Steuernetzwerk mit Eingangstransistor 76 und
ihm zugeordnetem Vorspannungswiderstand /?7 in einem ersten Zweig, während der andere Zweig
Bezugslransistor 77 und den ihm zugeordneten Vorspannungswiderstand RS enthalt. Die beiden
Zweige sind in Serie mit Widerstand /?9 und Diode I) 5
geschaltet, während die Emitter von 76 und 77 gemeinsam mit einer Stromquellcnschaltung gekoppelt
sind, welche Transistor 7~8und Widerstand R IO enthält,
der mit Spannungsqucllc Vn in Verbindung steht.
UUl1I I IiHIMMlII / 1 ttltl
der Basis von Transistor 76 gekoppelt, wiihrend die
Bezugsspannung Vftm mit der Basis des Bezugstransi
stors 77 gekoppeil ist. Wenn ein hohes Potential an der
Basis des Transistors 79 anliegt, nimmt die Basis des
Transistors 76 einen hohen Wert an. und es kann im linken Zweig Strom fließen, so daß Transistor / 6
eingeschaltet und das gemeinsame F.mitterpotential angehoben wird. Transistor Tl ist ausgeschaltet, so daß
ein hohes Potential an der Verbindung des Widerstandes RB mit dem Transistor Tl anliegt: der Ausgangstransistor
7"Il erzeugt dann einen hohen Poientinlwcrt
an dem nicht umgekehrten Ausgang /..
Bei Absinken des Potentials am Kollektor von Transistor Td wird bewirkt, daß der Emitter des
Transistors T12 einen niedrigen Wert annimmt, und
einen niedrigen Wert am Ausgang 7. erzeugt. Wenn ein niedriger Wert an der Basis des Transistors 79 anliegt,
fließt Strom durch den rechten Zwei»:, und die
Verbindung des Widerstandes Rl mit dem Transistor
Tb hat einen hohen Wert, so daß Ausgangstransistor T12 einen hohen Wert an dem umgekehrten Ausgang Z
erzeugt, während Transistor 7"Il einen niedrigen an
dem nicht umgekehrten Ausgang Zerzeiiet. der von der
in F i g. 5 dargestellten Mehrfachschaltung gebraucht wird.
Das A"K-Minterm-Tor ist in F i g. 4 dargestellt. F.s
enthält Eingangsschaltungen für die beiden A- und Y'-Eingänge mit Eingangstransistoren 7" 13 bzw. T14.
Dabei wird eine Zweistufenschaltung gebildet, deren erste Stufe zwei Stromsteuerungskreise mit Transistor
7"15 und seinem Bezugstransistor ΓΙ6 sowie Transistor
7" 17 mit dem ihm zugeordneten Bezugstransistor 718 enthält.
Die zweite Stufe enthält einen ersten Strom-Steuerungskreis mit Transistor 719 und ihm zugeordnetem
Bezugstransistor 721. Die Emitter dieser beiden Transistoren sind gemeinsam an eine Stromquelle mit
Transistor 722 und Widerstand R 11 gekoppelt. Der
Kollektor des Transistors 721 ist mit den Emittern der Transistoren 715 und 716 gekoppelt Ein zweiter
Strom-Steuerungskreis enthält Transistoren 723 und 724, weiche mit der zweiten Stromquelle aus Transistor
725 und Widerstand R 12 gekoppelt sind. Ein weiterer Strom-Steuerungskreis enthält Transistor 726 und den
ihm zugeordneten Bezugstransistor 727, welche gemeinsam mit der dritten Stromquelle aus Transistor
728 und Widerstand R13 gekoppelt sind. Ein zusätzlicher Transistor 729 ist mit Transistor 726
parallel geschaltet
Mit den Kollektoren der Transistoren 716 und 7" 19 ist ein erster Strom weg mit Widerstand Af 14 gekoppelt:
ein zweiter Stromweg mit Widerstand R \h ist mit den
Kollektoren der Transistoren 715, 717 und 727 gekoppelt: ein dritter Stromweg mit Widerstand R 16
ist mit den Kollektoren der Transistoren 718 und 723
gekoppelt, und ein vierter Stromweg mit Widerstand R 17 ist mit den Kollektoren der Transistoren 726 und
729 gekoppelt. Der Emitter des Λ-Eingangstransislors
713 ist mit den Basiselektroden der Transistoren 717.
719 und 729 gekoppelt, während der Emitter des V'-Fingangstransistors 714 mit den Basiselektroden der
Transistoren 715. 7 21 und 726 gekoppelt ist.
Ansgangstransistoren 731, TM Λ3Ϊ und 7 ?4 sind
ti jeweils mit einem der vier Stromwegwiderstande R 14.
R 15. R 16 und R 17 gekoppelt.
Die Schaltung arbeitet in der Weise, daß ein hohes
Potential an dem fingang ,V hohe Potentiale an den Basen der Transistoren 7i7, 7i9und 729 hervorruft.
Bei einem hohen Potential am Fingang >' stellen sich
hohe Potentiale an den Basen der Transistoren 715. 723 und 726 ein. In der ersten Stufe werden daher die
Transistoren 715 und 717 leiten, und die Transistoren
719. 723 und 729 und 726 in der zweiten Stufe leiten
ebenfalls. Die Bezugstransistoren 716. 7" 18. 7 21. 724
und 727 sind nichtleitend. Fin Stromweg fur den Widerstand R 14 ist durch Transistor 719 vorhanden,
ein Stic -.iweg für den Widersland R 16 ist durch den
Transistor 723 gegeben und ein Stromweg für den
Vi Widerstand R 17 besteht durch die Transistoren T2h
und 729. so daß niedrige Potentiale an den Basen der
Transistoren 731. 733 und 734 erzeugt werden.
Tür den Widerstand R 15 besteht kein Stromwog, da
die Transistoren 721. 724 und 727 alle ausgeschaltet
is sind. F.s besteht daher ein hohes Potential an der Basis
des Ausgangstransistors 732. so daß ein hohes
Ausgangspotential an der zugehörigen .YV-Klcmme entsteht.
Wenn ein hohes Potential an dem Λ-F.ing.ing zum
Transistor 713 und ein niedriges am V-Eingang zum
Transistor 714 vorhanden sind, werden die Transistoren 717 719 und 7~29 Iritrnd und die Transistoren
715. 723 und 726 nichtleitend. Die Bezugstransistoren 716 und 724 sind leitend, und Transistor Γ27 wird
■si durch Transistor 729 im ausgeschalteten Zustand
gehalten. Widerstand R 14 leitet durch Transistor 719. Widerstand R 15 leitet durch die Transistoren 717 und
724. und Widerstand R 17 leitet durch Transistor 729. Der Stromweg durch Widerstand R16 ist bei den
Transistoren 718 und 723 blockiert, und ein hohes Potential wird erzeugt an der Basis des Ausgangs^ unsi·
stors 733. welcher ein hohes Potential an die XF-Klemme anlegt.
Auf diese Weise ist das -Yy-Minterm-Tor in der Lage,
einen von vier möglichen Ausgängen zu liefern, und zwar abhängig von den Eingängen ATund Y.
Die in F i g. 5 dargestellte Mehrfach-Torschaltung enthält eine Dreistufenschaltung. Die erste Stufe enthält
die äußere Torschaltung 16 (Fig. 1) mit acht Strom-Steuerungskreisen, von denen jeder einen Eingangstransistor
736 und einen Bezugstransistor 737 enthält, wobei die Basen jedes der Eingangstransistoren 736
mit je einer der acht Eingangsleitungen A—H gekoppelt sind.
Die zweite Stufe enthält vier Stromweg-Paare, von denen jedes Paar Transistoren 738 und 739 enthält
Der Kollektor jedes der acht Transistoren in der zweiten Stufe ist mit den Emittern je eines der
Transisiorpuiire 7~36, 7"37 gekoppelt. Die Basen jedes
Transistorpaarcs 7*38. 7*39 sind gemeinsam mit einem
zugehörigen Eingang der vier Eingänge XY. XY. XY
und AfFdcs Minicrm-Tors gemiiU Γ i g. 4 gekoppelt. Die
Steuerung dieser vier Transistorpaare ist »wahr« und ί
»komplementär«, wobei ?.. B. bei Anliegen eines hohen
Potentials am Hingang XY die Transistoren 7'38 und 7'3'j* des ersten Paares beide leitend sind und ihre
["milter angehoben werden, so daß die entsprechenden
Transistoren TiS. Γ39 der übrigen drei Paare im in
Aiissehiill/iiMnnd bleiben. Wenn also eir.es der Transislorpaarc
/38. 7 39 eingeschaltet ist. bleiben die anderen drei Paare in der Aussehallstellung.
Die dritte Stufe enthüll das /Tor 15 (ΙΊ g. I) mit
einem Transistoipaar 741 und 742. deren !-!miller r.
gemeinsam mit Stromquellen-Transistor 7 43 m Verbindung
stehen. Der Kollektor des transistors /41 ist mit
den Emittern der vier Transistoren 7" 18 gekoppelt, »shrciu! .!er Ki;!!cki:;r &c: Tr;sr;:,i'.!;:r·, ! \2 ::iü de:;
(!mitlern der vier transistoren 7 39 gekoppelt ist. Die >m
Basis des Transisiors 7 41 ist mit dem umgekehrten
Ausgang verbunden, und die Basis des Transisiors 742 ist mit dem nicht umgekehrten Ausgang des /Tores
tier I ig 3 verbunden. Die Steuerung dieses Tores ist
»wahr« und »komplementär«, so dal) bei hohem :\
Potential einer Basis die gemeinsamen !!miner angehoben
werden und die anderen Transistoren in der Ausschaltstellung gehalten bleiben, und umgekehrt.
Durch umschalten eines der vier Transistorpaare in der /weiten Stufe in Kombination mit einem der beiden m
Transistoren 741. 7'42 kann ein Strom durch je eines
der acht Transistorpaare 736. Γ 37 in der ersten Stufe geschickt werden. Wenn die Basis des Eingangstransistors
T36 in dem gewählten Paar einen hohen Wen hat.
uird Transistor T 36 eingeschaltet, und ein niedriges r>
Potential wird an die Verbindung der Widerstände R 18
und R 19 in dem Ausgangsncl/wcrk angelegt. Dieses
icmperatumnabhängige Ausgangsnetzwerk ist in der
US-Patentanmeldung Serial No. 29 %7 beschrieben, welche am 20. 4. 1170 unter der Bezeichnung »Tempera- 4n
lure Compensated Current Mode Logic Circuit« unter Nennung \on Robert R. Marlcy als F.rfindcr angemeldet
wurde. Wenn ein niedriges Potential an der Verbindung der Widerstände R 18 und R 19 anliegt, besteht ein
Stromweg durch den Widerstand R 18 parallel mit *i
Widersland R 19 und Diode DIl und parallel mit
Widerstand /?21 und Diode D 12. und die Basis des
nicht-umgekehrten Ausgangstransistors 7"44 nimmt ein
hohes Potential an. so daß bei E1, ein Ausgang mit hohem
Potential erscheint. Wenn ein niedriges Potential an der ίο
Basis des Transistors Γ36 vorhanden ist. wird der Transistor 7~37 eingeschaltet und ein niedriges Potential
erscheint an der Verbindung von Widerstand R2\ und Diode D 13. und ein Strom fließt durch Widerstände
R 18. /?19 und Diode D13. parallel mit Widerstand
R2\. Die Basis des Transistors Γ44 nimmt einen niedrigen Wert an. und es besteht ein Ausgang mit
niedrigem Potential bei En. Auf diese Weise wird das hohe bzw. niedrige Potential der jeweils gewählten
Eingangsleitung A-H an der Ausgangsklemme E„ μ
reproduziert.
Die Mehrfachschaltung enthält einen Einschaltkreis, welcher einen Transistor 7"45 aufweist, dessen Basis
Ober Widerstand R 22 mit Einschaltklemme E verbunden ist. Wenn der Eingang bei Transistor Γ 45 hoch ist.
wird der Ausgang bei E„ niedrig, so daß die
Mehrfachschaltung abgeschaltet ist; ein niedriges Potential an Transistor Γ45 ermöglicht, daß En einen
hohen oder niedrigen Wert annimmt, abhängig von den Eingangslcitiingen A-Il. Mehrere Mchrfachschalliingen
der beschriebenen Art können zusammengefaßt werden, wobei ihre Ausgänge nach Art einer »Oder«-
Schaltung zusammengeschaltet sind, und man kann dann beispielsweise eine Schaltung erhalten, bei der ein
Wert aus sechzehn gewählt wird.
In der Regel sind in Serientorschallungen die Basen
der Bez.ugstransisloren in einer Stromsteuerungsschaltung mit einer festen Vorspannung gekoppelt, und die
hohe bzw niedrige Spannung in der Rasis des zugehörigen Eingangstransistors tier Slronisleuerungsschaltung
schwingt über bzw. unter diese fesle Vorspannung. Em Beispiel für eine solche Schaltung ist
die Slromsietieningsschaltung in I i g. 4 mil den
Transistoren /15 und I lh. Eine Verwendung dieser Schaltungsart in der /weiten und drillen Stufe der in
I'ig."> dargestellten Mehrfachschaltung würde zu ei"*.?!" Sp:;!i!V.i!igsf:!Ü v.?n 2 V;:; in jed1.'1' ^!>'ie de1'
Schaltung z.\isehe;i der Stufe darüber und darunter
führen, und das würde die Zahl der Stufen begrenzen,
welche innerhalb lies Bereichs der zur Verfügung stehenden Spannung untergebracht werden können, in
diesem !all ">.2 Volt, und zwar wurde eine Begrenzung
auf zwei Stufen anstelle von drei erfolgen.
Bei der vorliegenden Erfindung sind die Basen der Transistoren 7 38 und 7 39 in jedem der vier Paare der
Slromwege in der zweiten SmIe zusammengesetzte!,
so daß jeweils beide Stromwege in einem Paar, das von
einem der vier Minterme Λ V. Y). Λ ). .VTgesteuert ist.
eingeschaltet werden. In einem bestimmten Zeilpunkt wird immer nur eines der vier Paare eingeschaltet sein,
da die »!!!!!«-Stellung jedes Transistors in dem leitenden !'aar das Potential der !!miller der anderen drei
zusammengcschalteten Transistoren anhebt, so daß die
anderen drei Transistorpaare im »Aus«-Zustand verbleiben. Diese Wege der zwei !eilenden Transistoren
werden von den beiden /T-Tcrm-Transistoren 7*41 und
Γ42 gesteuert, wobei die Eingänge der Basen dieser /Tcrm-Transislorcn »wahr« und »komplementär«
sind, so daß der eine ein hohes und der andere tin
niedriges Potential in jedem Zeitpunkt annimmt und der leitende Transistor den anderen im ausgeschalteten
Zustand hält. Wegen der Wahr-komplementär-Arbeitsweise
dieser beiden Stufen tritt nur je ein einziger V'Bf-Spannunt'sfall an der zweiten und der dritten Stufe
auf; auf diese Weise sind alle drei Stufen in dieser Mchrfachschaltung leicht innerhalb des zur Verfügung
stehenden Speisespannungsbereichs von 5.2 Voll unterzubringen.
Außerdem ermöglicht die Anordnung, daß jede Stufe komplexer ausgebildet werden, also mehr logische
Einheiten enthalten kann, als das in den Zeichnungen
dargestellte Ausführungsbeispiel aufweist. Beispielsweise könnte die zweite Stufe durch acht Minterme
gesteuert werden, welche aus drei Variablen XYM in einem Minterm-Tor mit acht Ausgängen erzeugt
werden, anstelle der beschriebenen beiden Variablen X und Y. Jedes Minterm würde ein Transistorpaar Γ38,
7*39 aus acht Paaren steuern, wobei die leitenden Transistoren in jedem Paar die entsprechenden
Transistoren in den anderen sieben Transistorpaaren in der beschriebenen Weise in der ausgeschalteten
Stellung halten würden. Die dritte Stufe könnte in ähnlicher Weise erweitert werden. Man könnte dadurch
eine eins zu sechzehn-Mehrfachschaliung erhalten, welche drei Stufen und eine Stromquelle enthält.
Auch ist zu beachten, daß nur eine einzige
Stromquelle (T43) verwendet wird, um die gewählten
eins /u iiehl-Sirompfiide mit Strom zu versorgen, und
diiß nur eine Ver/ögerung von einem Tor /wischen den
Eingangslcilungen A—Hund der Ausgangsklcmme E1,
vorhanden ist.
Ein wesentlicher Vorteil der Verwendung von η b/w.
vier Paaren von Transistoren in der /weiten Stufe ( Γ38. 7" .19 in Fig. 5), wobei die Basen jedes Transistorpaares
gemeinsam gesteuert werden durch einen der vier Minterme XY. XY. ^Vbzw. XY. ist die Verringerung
der Zahl der in der Anordnung erforderlichen Stromquellen Dabei ist besonders /u berücksichtigen,
dall durch die Steuerung jedes Transistorpaarcs in der /weiten Stufe durch einen von vier Mintermen die
Schaltung gcmiill der Erfindung mit einem ein/igen
Transistorpaar in der dritten Stufe auskommt und arbeitsfähig ist; es sind im vorliegenden lall die
Transistoren /41 und /"42. deren I miller gemeinsam ,1 ,1..,Ii koll..L,,.r <
ι *\t ritmniii'lli1
T43 verbunden sind. Dies sieht im unmittelbaren
(iegcnsat/. /ti der Schallung gemäl.i der oben getuiiiiiien
MECI.-Broschüre, bei der zwei stroinsieuernde Schaltungen
in der drillen Stufe und vier stronisteuenule
Schallungen in ihrer /weiten Stufe vorhanden sind. Demnach unterscheidet sich die erfindungsgemiiU
vorgesehene Schaltung insbesondere hinsichtlich der Elemente Γ38 und /'W wesentlich von der MECE-Schaliung.
Dabei ist von wesentlicher Bedeutung, dall die MECI.-Schaltung zwei Stromquellen erfordert.
Die Schaltung gemäll tier Erfindung kann außerdem
die Vorteile eines teniperatiirtmahhängigen Ausgangsnet/werks
ausnutzen, wie es in der IIS-Patentanmeldung
Scr. No. 24 467 »Temperature Compensated
Current Mode Logic« (angemeldet am 20.4.1470 für Robert K. Marley u. a.) beschrieben ist. Diese Gestaltung
des Ausgangs erfordert keine zusätzliche Stromquelle, während die MECI.-Sehaliung am Ausgangspuffergaiter
eine eigene zusätzliche Stromquelle benötigt.
Eine weitere Reduzierung der Zahl der Stromquellen,
welche bei der erfir.diingsgcmäßen Verwendung der
vier Minterme zur Steuerung von Transistor-
ί paaren in der zweiten Stufe benötigt werden, erhält man
in der X- und V-Mintcrm-Gsilierstriiktur. welche in
F i g. 4 dargestellt ist. Dabei ist zu beachten, dall dort nur drei Stromquellen, nämlich Γ22. T25 und Γ 28.
erforderlich sind, um die vier Minicrmc zu bilden. — Bei
ίο der MECI.-Schaltung sind insgesamt fünf Stromquellen
in der ersten, der zweiten und der dritten Stufe für die
Tenne .S" I. 5TI. .S" 2. .^2 und .S" 3 erforderlich.
Die Schaltung gemäll der Erfindung erfordert insgesamt vier Sfornqucllen, während die MEC I.-Schal-
i'. lung insgesani acht Stromquellen erfordert. Dieser
wesentlich geringere Bedarf an Stromquellen bei tier Schaltung gemäll der Erfindung führt zu einer
einfacheren Schaltung bei schnellerer Betriebsweise, und i>s wird auch wiMiiiu-r Energie verbraucht, als es hei
jo der bekannten Schaltung der Fall ist.
Ein weiterer Vorteil der Erfindung ^i der geringere
Spannungsabfall in der zweiten und drillen Stufe, den man dadurch erhält, dall man nicht die Stromsieuerschallung
verwendet, wie sie bei der bekannten
.)■-, Schaltung vorgesehen ist. wo die Basen eier Bezug» trausisloren
mit einer festen Vorspannung gekoppelt sin«.!
(7ΐί, 3Γ2) und die hohe und niedrige Spannung auf der
Basis jedes angeschlossenen F.ingangstransislors über und unter diese feste Basis schwingt. Wie erwähnt, führt
so eine solche Siromsleuerschaltung dazu, dall in jeder
Ebene ein Abfall von 2 Vm auftritt, während bei der
Schallung gemäll der Erfindung nur ein Abfall von einmal I Ίιι in der /weiten und der dritten Stufe
vorhanden ist. Dieser geringe Spannungsabfall erlaubt
π den Einsatz weiterer Stufen und damit die Darstellung
komplexerer Schaltungen, welche arbeitsfähig sind, ohne dall ein höherer l.eislungsbedarf eintritt.
Hierzu 2 Blatt Zeichnungen
Claims (2)
- Patentansprüche;1, Dreistufige logische Schaltung zur Weitergabe der Daten von einer Vielzahl von Eingangsleitungen zu einer Ausgangsschaltung,
mit einer äußeren Toranordnung mit Transistorpaaren in einer ersten Stufe,mit mehreren Transistor-Stromweg-Paaren einer zweiten Stufe, mit ersten Transistor-Stromweg-Paaren einer dritten Stufe, wobei die Emitter jedes ersten Transistor-Stromweg-Paares mit je einer Stromquelle gekoppelt sind,die Emitter je eines der Transistoren der Transistor-Stromweg-Paare der zweiten Stufe mit dem Kollektor eines Transistors eines der ersten Transistor-Stromweg-Paare verbunden sind und die Emitter der je anderen Transistoren der Transistor-Strom weg-Pa are der zweiten Stufe mit dem Kollektor des anderen Transistors eines der ersten Transistor-Strom weg-Paare verbunden sind,
die Emitter jedes Transistor-Paares der äußeren Toranordnung gemeinsam mit dem Kollektor eines entsprechenden Transistor-Stromweg-Paares der zweiten Stufe gekoppelt sind,
einem ersten Term-Tor mit mehreren Ausgängen, an dessen Eingängen variable Eingangssignale liegen, zum Ansteuern der Basen der ersten Transistor-Stromweg-Paare, einem Vorspannungsnetzwerk zur Bereitstellung einer Bezug.ospannung an der Basis eines Transistors in jedem der Transistorpaare der äußeren Toranordnung,einer Vielzahl von Eingängen, wobei die Basis des zweiten Transistors in jedem der Transistorpaare der äußeren Toranordnung mit jeweils einem der Eingänge verbunden ist,einer Ausgangssehaltung, mit der die Kollektoren jedes Transistorpaares der äußeren Toranordnung gekoppelt sind,
gekennzeichnet durch
ein einziges erstes Transistor-Stromweg-Paar (Γ41, Γ42) in der dritten Stufe,π Transistor-Stromweg-Paare (T3S, 739) in der zweiten Stufe, wobei die Emitter je eines der Transistoren in jedem der π Paare gemeinsam mit dem Kollektor eines Transistors (T4\) in dem einzigen ersten Transistor-Stromweg-Paar verbunden sind und die Emitter der anderen Transistoren in jedem der π Paare gemeinsam mit dem Kollektor des anderen Transistors (T42) in dem einzigen ersten Transistor-Stromweg-Paar (T4\, /"42) verbunden sind,2n Transistorpaare (T36, T37) in der äußeren Toranordnung,das erste Term-Tor, welches zwei Ausgänge aus einem variablen Eingang erzeugt,
2/7 Eingänge,und π Minterm-Tore zum Erzeugen von η Ausgängen (KY. XY, XY, XY) aus einer kleineren Zahl variabler Eingänge (X, Y),wobei jeder der Ausgänge der η Minterm-Tore gekoppelt ist mit den Basen anderer Transistor-Paare in den /7-Transistor-Stromweg-Paaren (T38, T39). - 2. Logische Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß π = 4 ist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US8399970A | 1970-10-26 | 1970-10-26 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2152444A1 DE2152444A1 (de) | 1972-04-27 |
| DE2152444B2 DE2152444B2 (de) | 1979-11-22 |
| DE2152444C3 true DE2152444C3 (de) | 1980-07-31 |
Family
ID=22181989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2152444A Expired DE2152444C3 (de) | 1970-10-26 | 1971-10-21 | Dreistufige logische Schaltung |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US3639781A (de) |
| JP (1) | JPS5215196B1 (de) |
| AU (1) | AU452985B2 (de) |
| CA (1) | CA961183A (de) |
| DE (1) | DE2152444C3 (de) |
| FR (1) | FR2113075A5 (de) |
| GB (1) | GB1330576A (de) |
| IT (1) | IT940044B (de) |
| NL (1) | NL171511C (de) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3877023A (en) * | 1973-05-21 | 1975-04-08 | Texas Instruments Inc | Antiglitch digital to analog converter system |
| US3838296A (en) * | 1973-10-29 | 1974-09-24 | Nat Semiconductor Corp | Emitter coupled logic transistor circuit |
| JPS5090225A (de) * | 1973-12-11 | 1975-07-19 | ||
| JPS5090224A (de) * | 1973-12-11 | 1975-07-19 | ||
| US3914620A (en) * | 1973-12-26 | 1975-10-21 | Motorola Inc | Decode circuitry for bipolar random access memory |
| DE2538184C2 (de) * | 1975-08-27 | 1982-10-21 | Siemens AG, 1000 Berlin und 8000 München | Multiplexer für Datensignale mit Gigabitraten |
| US4196358A (en) * | 1977-08-16 | 1980-04-01 | Fairchild Camera & Instrument Corporation | Analog multiplexer |
| US4354266A (en) * | 1979-10-31 | 1982-10-12 | Gte Laboratories Incorporated | Multiplexor with decoding |
| US4486880A (en) * | 1982-12-09 | 1984-12-04 | Motorola, Inc. | Output multiplexer having one gate delay |
| US4568834A (en) * | 1983-09-02 | 1986-02-04 | The United States Of America As Represented By The Secretary Of The Army | High voltage solid state multiplexer |
| US4613774A (en) * | 1984-07-09 | 1986-09-23 | Advanced Micro Devices, Inc. | Unitary multiplexer-decoder circuit |
| US4695749A (en) * | 1986-02-25 | 1987-09-22 | Fairchild Semiconductor Corporation | Emitter-coupled logic multiplexer |
| US5331216A (en) * | 1992-11-10 | 1994-07-19 | International Business Machines Corporation | High speed multiplexer |
| US6137340A (en) * | 1998-08-11 | 2000-10-24 | Fairchild Semiconductor Corp | Low voltage, high speed multiplexer |
| US6211721B1 (en) | 1998-12-28 | 2001-04-03 | Applied Micro Circuits Corporation | Multiplexer with short propagation delay and low power consumption |
| US6566912B1 (en) * | 2002-04-30 | 2003-05-20 | Applied Micro Circuits Corporation | Integrated XOR/multiplexer for high speed phase detection |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL113096C (de) * | 1958-10-31 | |||
| US3241078A (en) * | 1963-06-18 | 1966-03-15 | Honeywell Inc | Dual output synchronous detector utilizing transistorized differential amplifiers |
| US3522443A (en) * | 1967-05-10 | 1970-08-04 | Rca Corp | Limiting network |
| US3538348A (en) * | 1967-07-10 | 1970-11-03 | Motorola Inc | Sense-write circuits for coupling current mode logic circuits to saturating type memory cells |
| US3535458A (en) * | 1967-07-24 | 1970-10-20 | Trw Inc | Analog multiplexing system using a separate comparator for each analog input |
| US3550040A (en) * | 1968-05-31 | 1970-12-22 | Monsanto Co | Double-balanced modulator circuit readily adaptable to integrated circuit fabrication |
-
1970
- 1970-10-26 US US83999A patent/US3639781A/en not_active Expired - Lifetime
-
1971
- 1971-09-27 GB GB4489671A patent/GB1330576A/en not_active Expired
- 1971-10-04 CA CA124,358A patent/CA961183A/en not_active Expired
- 1971-10-14 AU AU34625/71A patent/AU452985B2/en not_active Expired
- 1971-10-15 NL NLAANVRAGE7114217,A patent/NL171511C/xx not_active IP Right Cessation
- 1971-10-21 DE DE2152444A patent/DE2152444C3/de not_active Expired
- 1971-10-21 FR FR7137899A patent/FR2113075A5/fr not_active Expired
- 1971-10-25 JP JP46084015A patent/JPS5215196B1/ja active Pending
- 1971-10-25 IT IT70495/71A patent/IT940044B/it active
Also Published As
| Publication number | Publication date |
|---|---|
| US3639781A (en) | 1972-02-01 |
| NL7114217A (de) | 1972-04-28 |
| DE2152444B2 (de) | 1979-11-22 |
| CA961183A (en) | 1975-01-14 |
| FR2113075A5 (de) | 1972-06-23 |
| JPS5215196B1 (de) | 1977-04-27 |
| NL171511B (nl) | 1982-11-01 |
| NL171511C (nl) | 1983-04-05 |
| AU452985B2 (en) | 1974-09-19 |
| GB1330576A (en) | 1973-09-19 |
| IT940044B (it) | 1973-02-10 |
| AU3462571A (en) | 1973-04-19 |
| DE2152444A1 (de) | 1972-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2152444C3 (de) | Dreistufige logische Schaltung | |
| DE2544974C3 (de) | Schaltkreis zur Realisierung logischer Funktionen | |
| DE2540451C2 (de) | Digital/Analog-Umsetzer | |
| DE3627681C2 (de) | ||
| DE2945025C2 (de) | Master/Slave-Speicherglied | |
| DE3779784T2 (de) | Logische schaltung. | |
| DE69601268T2 (de) | Hochgeschwindigkeits-cmos-d/a-wandler niedriger leistung zur wellensynthese in einem netz | |
| DE3635761A1 (de) | Programmierbares logikfeld mit dynamischer cmos-logik | |
| DE2406740A1 (de) | System zur regelung von verfahrensausruestungen | |
| DE69124972T2 (de) | Gate-Array mit eingebauter Programmierungsschaltung | |
| DE2509731A1 (de) | Universelles schaltnetz zur verknuepfung binaerer schaltvariabler | |
| DE2855925C2 (de) | Logikschaltkreis | |
| DE1032787B (de) | Schaltmatrize | |
| DE1814213C3 (de) | J-K-Master-Slave-Flipflop | |
| DE1287128B (de) | Logische Schaltung mit mehreren Stromlenkgattern | |
| DE2525690C3 (de) | Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik | |
| DE3148410A1 (de) | Programmierbare verknuepfungsschaltung | |
| DE1537236B2 (de) | Im Takt geschalteter ein und ruck stellbarer FUp Flop | |
| DE69513278T2 (de) | Kombinierte pla- und pal-schaltung | |
| DE1291784B (de) | Schaltung zur Durchfuehrung logischer Funktionen zur Erzielung hoher Schaltgeschwindigkeiten und einer geringen Verlustleistung | |
| DE2336143C2 (de) | Logische Schaltung | |
| DE3751365T2 (de) | Umfassende Familie von logischen Kaskode-Stromschaltkreisen (CSC). | |
| DE3137810A1 (de) | Efl-halteschaltung und zaehlerschaltungen | |
| DE2246756C3 (de) | Elektronischer Datenspeicher | |
| DE2063639C3 (de) | Verknüpfungsglied |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) |