DE3751365T2 - Umfassende Familie von logischen Kaskode-Stromschaltkreisen (CSC). - Google Patents

Description

• Die vorliegende Erfindung betrifft allgemein logische Schaltungen und im besonderen leistungsfähige kombinatorische 2 N hohe logische Baum-Netzwerke mit eingebauten zusätzlichen logischen Funktionen, die in der Lage sind, komplexe Boolesche Logikfunktionen zu realisieren.
• Die Familie der logischen Kaskodenschaltungen ist aus der wohl bekannten Familie der Emittergekoppelten Logik (ECL) abgeleitet worden, welche durch die systematische Verwendung von ungesättigten Transistoren gekennzeichnet ist, was wiederum zu einer erstaunlichen Arbeitsgeschwindigkeit führt.
• Die bekannten offensichtlichen Leistungsmerkmalen der Technologie der "Emittergekoppelten Logik" aufweisend, ist die Kaskode- Technologie für die VLSI die ideale Technologievariante zur Implementierung in High-End-Computern. Zu allererst hat sie im Vergleich mit anderen Technologien logischer Schaltungen die potentiell besten Verlustleistungs-Kennwerte. Zweitens kann diese Technologie in billigen bipolaren Chips integriert werden, die zu einer CMOS-Umgebung kompatibel sind. Sie hat jedoch auch einige Nachteile, die bisher verhindert haben, daß sie zu einer allgemein verbreiteten Logiktechnologie geworden ist.
• Unsymmetrische Zwei-Ebenen Kaskodenschaltungen (2L-SE) sind dem Stand der Technik entsprechend wohlbekannt. Diese zwei Ebenen werden wegen der die Signale betreffenden Gleichspannungen im allgemeinen als Ebene der untere Stufe und Ebene der obere Stufe bezeichnet. In Abhängigkeit davon, ob Kollektorausgänge verwendet werden oder ob systematisch Emitterfolger verwendet werden, gibt es zwei Typen von 2L-SE Kaskodenschaltungen. Diese zwei Typen 2L-SE Kaskodenschaltungen sind in den Fig. 1 beziehungsweise 2 dargestellt.
• Eine unsymmetrische logische Kaskodenschaltung, die alle Eigenschaften umfaßt, welche in der Präambel des unabhängigen Anspruches 1 dargestellt werden, ist aus dem Artikel von R. Allgeyer "ECL gate arrays - the high speed alternative", Wescon Technical Papers, 30. Oktober bis 2. November 1984, Sektion 31/2, Seiten 1 bis 5, Anaheim, California, Los Angeles bekannt.
• In Fig. 1 wird eine konventionelle 2L-SE Kaskodenschaltung mit npn-Transistoren und unter Verwendung der Kollektorausgänge dargestellt. Vom Prinzip her besteht die Schaltung lo von Fig. 1 aus zwei Sätzen Stromschalter 11 und 12, die in einer Kaskodeanordnung verschaltet sind und aus einer Umsetzerstufe pro Ausgang, die mit 13 für den nichtinvertierten Ausgang beziehungsweise 14 für den invertierten Ausgang bezeichnet ist. Die Schaltung 10 ist zwischen eine erste Versorgungsspannung, eine positive Spannung VPP und eine zweite Versorgungsspannung, die Masse GND geschaltet und entsprechend vorgespannt.
• Der erste Satz 11 Stromschalter besteht aus den Eingangstransistoren TX11 und TX12, die in einer Differenzverstärkerschaltung mit dem Referenztransistor TX13 verbunden sind. Die Kombination des Stromschalters 11 und des Transistors TX13 bildet die sogenannte "untere Stufe" 16. Die Basis von TX13 ist mit einer festen Referenzspannung VR11 verbunden, welche durch einen Referenzspannungsgenerator geliefert wird. Die unteren logischen Eingangssignale A11 und A12 werden an die Basisanschlüsse der Transistoren TX11 beziehungsweise TX12 angelegt. Die untere Stufe wird durch einen konstanten Strom 10 gespeist, der durch eine konventionelle Stromquelle bestimmt wird, welche den Transistor TY11 umfaßt, dessen Basis mit einer festen Referenzspannung VRR verbunden ist, die durch einen Referenzspannungsgenerator und einen Widerstand REL bereitgestellt wird. Der konstante Strom I0 = ((VRR - VBE(TY11))/RE1) muß entweder durch TX11, TX12 oder durch TX13 fließen. Er fließt durch den Transistor, der die höchste Basisspannung empfängt. Weil in diesem Beispiel die Kollektoren der Transistoren TX11 und TX12 miteinander verbunden sind, kann die Kollektorspannung auf LOW gehen, sobald Strom durch TX11 oder TX12 fließt, wodurch eine 2fache ODER-Funktion realisiert wird. Es ist zu beachten, daß die Erweiterung auf ein Nfach-ODER trivial ist.
• Der zweite Satz 12 Stromschalter besteht aus den Eingangstransistoren TX14 und TX15, die in einer Differenzverstärkerschaltung mit dem Referenztransistor TX16 verbunden sind. Die Kombination des Stromschalters 12 und des Transistors TX16 bildet die sogenannte "obere Stufe" 17. Die Basis von TX16 ist mit einer festen Referenzspannung VR12 verbunden, welche durch einen Referenzspannungsgenerator geliefert wird. Die oberen logischen Eingangssignale N11 und N12 werden an die Basisanschlüsse der Transistoren TX14 beziehungsweise TX15 angelegt. Der konstante Strom wird durch dieselbe Stromquelle bestimmt, wie für den ersten Satz Stromschalter. Er fließt wiederum über den Transistor, welcher die höchste Basisspannung empfängt. Weil in diesem Beispiel die Kollektoren der Transistoren TX14 und TX15 miteinander verbunden sind, kann die Kollektorspannung auf LOW gehen, sobald Strom durch TX14 oder TX15 fließt, wodurch eine 2fache ODER- Funktion realisiert wird. Es ist zu beachten, daß die Erweiterung auf ein Nfach-ODER trivial ist.
• Die Stromschalter 11 und 12 haben als Last einen konventionellen Widerstand RCC1, der zu einer Schottky-Diode (SBD), mit SBD11 bezeichnet, parallelgeschaltet ist. Diese Bauelemente werden benötigt, um Veränderungen der Referenzspannung VRR zu kompensieren, welche sich nachteilig auf den Betrieb der Schaltung bei logischem LOW-Ausgangspegel auswirken könnten. Die Kollektoren der Transistoren TX13 und TX16 sind zur Herstellung einer logischen Verbindung am Knoten 18 miteinander verschaltet und haben als Last den Widerstand RCT1, der zu der Diode SBD12 parallelgeschaltet ist.
• Die untere Stufe 16 und die obere Stufe 17, die Lasten (RCC1, SBD11, RCT1 und SBD12) und die zugeordnete Stromquellenschaltung (TY11 und RE1) bilden den Baum 15, der zwischen VPP und Masse vorgespannt ist. Das wahre Ausgangssignal T11 des Baumes ist am Knoten 18 verfügbar, der durch die verbundenen Kollektoren der Transistoren TX13 und TX16 gebildet wird. Das invertierte Ausgangssignal C11 ist an dem Knoten verfügbar, an dem die Kollektoren von TX14 und TX15 miteinander verbunden sind.
• Jedes Ausgangssignal, sowohl das wahre als auch das invertierte, wird von einem Pegelumsetzer oder einer Ausgangsstufe empfangen, die mit 13 beziehungsweise 14 bezeichnet ist. Die Pegelumsetzerstufe 13 für das wahre Ausgangssignal besteht aus dem Transistor TY12, der als Emitterfolger geschaltet ist und aus einer Stromquelle, die TY13 und den Widerstand RST1 umfaßt. Das obere Ausgangssignal T11 ist am Kollektor von TX16 verfügbar, während das untere Ausgangssignal T12 am Emitter von TY12 verfügbar ist. Genauso besteht die Pegelumsetzerstufe 14 für das invertierte Ausgangssignal aus den Bauelementen TY14, TY15 und RSC1. Das obere Ausgangssignal C11 ist am Kollektor von TX14 verfügbar, während das untere Ausgangssignal C12 am Emitter von TY14 verfügbar ist. Eine der Umsetzerstufen 13 oder 14 dient ebenfalls als Puffer für die "unteren" Verbindungen.
• Zusammenfassend kann die Schaltung 10 allgemein so verstanden werden, daß sie sich aus zwei Ebenen zusammensetzt, von denen die erste TX11, TX12 und TX13 enthält, die die untere Stufe bilden und wobei die zweite TX14, TX15 und TX16 enthält, die die obere Stufe bilden. Nur die untere Stufe besitzt einen Puffer.
• Die Konstantstromquelle 10 bestimmt die Leistung, die der logische Baum 15 bei der Ausführung der logischen Funktion, für die er entworfen wurde, verbraucht. Die logischen Operationen werden durchgeführt, indem der Baumstrom selektiv über verschiedene Pfade innerhalb des Baumes zu einem der zwei binären Ausgangssummenpunkte geleitet wird. Die Stromleitung wird erreicht, indem logische Eingangssignale an jeden Transistoreingang des Baumes angelegt werden, die die Transistoren auswählen, welche den Stromfluß freigeben. Beide Sätze Stromschalter sind in diesem Beispiel so verbunden, daß der Strom durch TX14 ODER TX15 UND durch TX11 ODER TX12 fließen muß, um am Widerstandsknoten RCC1 eine niedrige Spannung und somit eine hohe Spannung, die einer logischen "1" entspricht, am RCT1-Knoten zu erhalten. Die logische Funktion ist deshalb eine UND-Verknüpfung der zwei ODER- Verknüpfungen. Die logische Boolesche Funktion Y1 ist am Ausgang T11 verfügbar Y1 = (A11 + A12) (N11 + N12). Die invertierte Funktion ist am Ausgang C11 verfügbar.
• Andere Funktionen wie erweiterte ODER, Antivalenz usw. können durch Veränderung der Verbindungen vom ersten zum zweiten Stromschaltersatz ebenfalls realisiert werden.
• Ein wichtiger Nachteil der Schaltung 10 ergibt sich aus ihrer extremen Empfindlichkeit gegenüber kapazitiven Lasten am oberen Ausgang. Beispielsweise hat die Leitungs- und Verdrahtungskapazität C1a am oberen Ausgang T11 einen wesentlichen Einfluß auf die Verzögerung (Zeitkonstante), die wiederum die Schaltgeschwindigkeit der Kaskodenschaltung begrenzt. Deshalb bedeutet diese Empfindlichkeit eine schwerwiegende Einbuße an Leistungsfähigkeit für diese Schaltung. Die Schaltung 10 ist bezüglich der Verzögerungen ebenfalls gegenüber zusätzlichen Verbindungen empfindlich, weil jede Verbindung zusätzliche Kapazitäten mit sich bringt.
• Eine verbesserte Alternative für die Schaltung von Fig. 1 ist in Fig. 2 dargestellt, wobei gleiche Bauelemente entsprechende Bezeichnungen haben. Die Schaltung 20 unterscheidet sich von der Schaltung 10 nur in der Anordnung der Pegelumsetzerstufen 23 und 24. Im Gegensatz zu Schaltung 10 wird das obere Ausgangssignal T21 der Umsetzerstufe 23 durch den Transistor TY22, der als Emitterfolger geschaltet ist, um eine VBE nach unten verschoben. Als ein Ergebnis dieser Verschiebung nach unten wirkt sich in der Schaltung 20 der Puffereffekt, der durch den Transistor TY22 erreicht wird, positiv aus. Das untere Ausgangssignal T22 wird durch ein Ausgangspegel-Verschiebeelement, entweder ein pn-Übergang oder ein Schottky-Übergang noch stärker verschoben. Um zu verhindern, daß der Transistor der unteren Stufe des Baumes in Sättigung geht, wird eine minimale Verschiebung von 0,4 V benötigt. Eine Schottky-Diode liefert eine Verschiebung von 0,55 V, welche geeignet ist. Andererseits liefert eine pn-Diode eine Verschiebung von ungefähr 0,8 V, welche ebenfalls geeignet ist, sie hat jedoch den Nachteil, eine höhere VPP-Versorgungsspannung für den korrekten Betrieb zu benötigen.
• Die Schaltung hat ein viel besseres Schaltleistungs-Verlustleistungs-Produkt als die Schaltung von Fig. 1. Der Baumstrom ist geringer, weil der Baum ohne Last am Baumausgang nur die logische Funktion ausführt. Zusätzlich versorgen TY22 und die Zugeordnete Stromquelle TY23 am oberen Ausgang T21 die Last (Leitungskapazität C2a und Ausgangsverzweigung).
• Jedoch besitzt die Kaskodenschaltung 20 von Fig. 2 noch verschiedene Unzulänglichkeiten, die hauptsächlich durch das Vorhandensein des Ausgangspegel-Verschiebeelementes, das allgemein eine SBD ist, hervorgerufen werden.
• Zuerst werden zwei Ausgänge pro Signalphase (wahr oder komplementär) benötigt, z.B. T21 und T22 für die Umsetzerstufe 23. Weil das Ausgangssignal am zweiten Ausgang T22 über SBD23 vom Emitterausgang nach unten verschoben wird, bewirkt diese Verschiebung, daß die Schaltung 20 unterhalb von VPP = 3,2 V (Spannung, die im ungünstigsten Fall an die Schaltung selbst angelegt werden darf, wenn alle Chip-externen und Chip-internen Spannungsabfälle und Toleranzen berücksichtigt werden) nicht mehr funktioniert.
• Als eine erste Folge davon ist die Schaltung 20 im Rahmen der JEDEC-Spezifikationen für zukünftige CMOS-Produkte und CMOS/Bipolar-Schnittstellen mit der Versorgungsspannung 3,3 ± 0,3 V unter den für den ungünstigsten Fall definierten Bedingungen, in denen die Versorgungsspannung VPP auf 3 V abfallen kann, nicht verwendbar.
• Als zweite Folge kann das obere Ausgangssignal (z.B. T21) nur als entsprechendes oberes Eingangssignal (z.B. N21, N22, ...) aber nicht als unteres Eingangssignal (z.B. A21, A22, ...) für folgende gleichartige Schaltungen verwendet werden, weil die Transistoren wie TX21, TX22 oder TX23 in Sättigung gehen würden. Umgekehrt können die unteren Ausgangssignale (z.B. T22) nur als entsprechende untere Eingangssignale (z.B. A21, A22 ... usw.) aber nicht als obere Eingangssignale (z.B. N21, N22, ... usw.) folgender gleichartiger Schaltungen verwendet werden.
• Zusätzlich erfordert die Implementierung der Schaltung von Fig. 2, welche zwei Ausgangssignale pro Signalphase enthält, nicht nur mehr Leitungen, was in Folge zu einer geringeren Schaltungsdichte führt, sondern bedeutet ebenfalls zwei Lastkapazitäten, z.B. C2a und C2b, welche immer parallel liegen, weil sie über das Ausgangspegel-Verschiebeelement verbunden sind, das aus einer kontinuierlich leitenden Diode, z.B. SBD23, besteht, wenn die beiden Ausgangssignale gleichzeitig verwendet werden.
• Auch müssen in der Schaltung von Fig. 2 Schottky-Dioden, mit SBD21 und SBD22 bezeichnet, als Begrenzungselemente über den als RCC2 beziehungsweise RCT2 bezeichneten Kollektorwiderständen verwendet werden. Die damit verfolgte Absicht besteht darin, sowohl eine exakte Definition des Spannungshubes vorzunehmen, der nicht weiter minimiert werden kann, als auch zu verhindern, daß die oberen Transistoren TX24 und TX25 in Sättigung gehen. Dies könnte passieren, wenn die Stromquelle auf Grund von Prozeßvariationen, Temperaturänderungen und Versorgungsspannungstoleranzen ebenfalls großen Schwankungen unterliegt. Weiterhin erzeugen die Begrenzungselemente zusätzliche parasitäre Kapazitäten an den Kollektoren. Als ein Ergebnis dessen bremsen diese Begrenzungselemente die Schaltgeschwindigkeit der Kaskodenschaltung.
• Desweiteren würde eine Bibliothek logischer Schaltungen auf der Grundlage der in Fig. 2 dargestellten Schaltung zwei hauptsächliche Unzulänglichkeiten aufweisen. Erstens hätte sie unter dem Gesichtspunkt der logischen Implementierung eine potentiell geringe Leistungsfähigkeit. Die Schaltung von Fig. 2 stellt eine ODER-UND-Funktion bereit. Wenn komplexere Funktionen benötigt werden, müssen auf Kosten einer wesentlich niedrigeren Integrationsdichte geeignete standardmäßige Logikschaltungen hinzugefügt werden. Zweitens weist die in Fig. 2 gezeigte Schaltung nur eine begrenzte Anzahl logischer Schaltungen aus, indem sie eine Verallgemeinerung auf unsymmetrische 2N-Ebenen logische Kaskodenschaltungen nicht erlaubt, ohne daß die Versorgungsspannung wesentlich erhöht wird, was nicht im Trend zukünftiger Entwürfe von VLSI-Schaltungen liegt. Die Hauptaufgabe der vorliegenden Erfindung ist es deshalb, eine Familie von logischen Stromschalter-Kaskodenschaltungen bereitzustellen, die eine Bibliothek verschiedener logischer Funktionen bilden, welche nicht die oben erwähnten Nachteile der konventionellen Kaskodenschaltungen mit Ausgangspegel-Verschiebeelement besitzen.
Aufgaben der Erfindung
• Es ist eine Aufgabe der vorliegenden Erfindung, eine Bibliothek logischer Stromschalter-Kaskodenschaltungen bereitzustellen, welche bis hinab zu positiven Versorgungsspannungspegeln funktionieren, die zu den Versorgungsspannungspegeln von zukünftigen CMOS-Produkten und CMOS/Bipolar-Schnittstellen unter ungünstigsten Bedingungen kompatibel sind.
• Es ist eine andere Aufgabe der vorliegenden Erfindung, eine Bibliothek logischer Stromschalter-Kaskodenschaltungen bereitzustellen, welche einen einzelnen Ausgang pro Signalphase anstatt zweien (oberen und unteren) haben, um höhere Schaltungsdichten und reduzierte Lastkapazitäten zu erreichen.
• Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Bibliothek logischer Stromschalter-Kaskodenschaltungen bereitzustellen, worin die Verwendung eines Ausgangspegel-Verschiebeelementes, wie beispielsweise einer SBD, zur nach-unten-Verschiebung des unteren Pegels bezüglich des oberen Pegels nicht länger benötigt wird.
• Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Bibliothek logischer Stromschalter-Kaskodenschaltungen ohne Begrenzungselemente in den Lasten bereitzustellen, um einen geringeren Spannungshub und eine verbesserte Geschwindigkeit zu erhalten.
• Es ist noch eine weitere Aufgabe der vorliegenden Erfindung, eine Bibliothek logischer Stromschalter-Kaskodenschaltungen bereitzustellen, mit der komplexe logische Funktionen zu sehr niedrigen Kosten implementiert werden können, indem ein zusätzliche logische "UND"-Ebene an den logischen Eingängen bereitgestellt wird.
• Es ist noch eine weitere Aufgabe der vorliegenden Erfindung, eine Bibliothek logischer Stromschalter-Kaskodenschaltungen mit einem besseren Schaltleistungs-Verlustleistungs-Produkt bereitzustellen, wie es bei komplexen logischen Funktionen gemessen wird.
• Es ist noch eine weitere Aufgabe der vorliegenden Erfindung, eine Bibliothek logischer Stromschalter-Kaskodenschaltungen mit Stapelmöglichkeiten im logischen Baum bereitzustellen, um logische Bäume mit einer 2N-Ebenen-Kaskodenschaltung zu ermöglichen.
Zusammenfassung
• Zu diesem Zweck wird die vorliegende logische Schaltungsfamilie aus der konventionellen 2L-SE Kaskodenschaltung, die oben detailliert dargestellt worden ist, abgeleitet. Jedoch werden einige Veränderungen vorgenommen. Die Schaltungen werden nur mit einem unteren Ausgang ausgerüstet. Das bedeutet, daß systematisch eine Emitterfolgerschaltung (EF) verwendet wird und für einen gegebenen Signalphase nur eine Leitung benötigt wird, um die Lastschaltung anzuschließen. Diese einzelne Leitung bedeutet eine höhere Dichte und eine niedrigere Lastkapazität. Zusätzlich wird in der Umsetzerstufe ein Ausgangspegel-Verschiebeelement, wie beispielsweise eine SBD, welche zur nach-unten-Verschiebung des unteren Pegels bezüglich des oberen Pegels dient, nicht länger benötigt.
• Deshalb wird, dem breiteren Konzept der vorliegenden Erfindung entsprechend, der Pegel der oberen Stufe an jedem Schaltungseingang mittels mindestens eines Pegelverschiebeelementes (Umsetzers), wie beispielsweise einer Diode, das mit den Eingangstransistoren verbunden ist, wiederhergestellt. Diese Verwendung von Dioden gestattet das Hinzufügen einer logischen UND-Funktion an den Eingängen, indem mehrere Dioden verwendet werden, deren Anoden miteinander verbunden sind. Es ist eine Schlüsseleigenschaft der vorliegenden Erfindung, daß unidirektionale Leitungsmittel, wie beispielsweise Dioden, als Eingänge verwendet werden, um einer logischen Kaskodenschaltung eine logische UND-Funktion hinzuzufügen.
• Zusätzlich ist der Spannungshub so weit wie möglich verringert worden, um höhere Geschwindigkeiten zu erzielen und es ist nicht länger erforderlich, Begrenzungselemente mit den Kollektoren von Lasttransistoren, wie in Fig. 1 und 2 dargestellt, zu verschalten.
• Als ein Ergebnis dessen ist der logische Funktionstyp, der grundsätzlich einem einfachen Kaskodebaum zugeordnet ist, ein UND (oder ein ODER) von:
• - UND-ODER in der oberen Ebene;
• - ODER in der unteren Ebene.
• Schließlich kann die vorliegende Schaltungsfamilie von einer Energieversorgung mit einer Nennspannung von 3,3 V oder 5,0 V betrieben werden oder von jeder anderen Versorgungsspannung, die unter ungünstigsten Bedingungen eine minimale Spannung von 3 V an der Schaltung selbst gewährleistet.
• Das oben beschriebene Konzept kann auf die Implementierung einer Familie von unsymmetrischen 2n-Ebenen (US-2NE) logischen Kaskodenschaltungen verallgemeinert werden.
• Die neuen Merkmale, die als charakteristisch für die vorliegende Erfindung angesehen werden, sind in den anhängenden Ansprüchen dargelegt. Die Erfindung selbst, sowie andere Aufgaben und Vorteile derselben, kann durch Bezug auf die folgende detaillierte Beschreibung dargestellter Ausführungsformen, im Zusammenhang mit den begleitenden Zeichnungen gelesen, am besten verstanden werden.
Kurze Beschreibung der Zeichnungen
• Fig. 1 zeigt eine dem Stand der Technik entsprechende, konventionelle, unsymmetrische zwei-Ebenen (2L-SE) Kaskodenschaltung, die eine logische ODER-UND-Funktion am nicht invertierten Ausgang realisiert und eine Ausgangsstufe mit Kollektorausgang besitzt.
• Fig. 2 zeigt eine dem Stand der Technik entsprechende, konventionelle, unsymmetrische zwei-Ebenen (2L-SE) Kaskodenschaltung, die eine logische ODER-UND-Funktion am nicht invertierten Ausgang realisiert und bei der systematisch Emitterfolger verwendet werden.
• Fig. 3 zeigt eine neue Schaltung, die eine logische 2-2 ODER- UND/ODER-UND-INVERTER-Funktion mit einem 3fach UND und einem 2fach UND an den Eingangstransistoren gemäß der Lehren der vorliegenden Erfindung ausführt.
• Fig. 4 zeigt die logische Implementierung der Schaltung von Fig. 3.
• Fig. 5 zeigt eine 2fach Antivalenzfunktion gemäß der Lehren der vorliegenden Erfindung.
• Fig. 6 zeigt eine 2fach Auswahlstufe gemäß der Lehren der vorliegenden Erfindung.
• Fig. 7 zeigt einen Polaritäts-Zwischenspeicher mit einem Port gemäß der Lehren der vorliegenden Erfindung, der in der LSSD- Technik implementiert ist.
Beschreibung der bevorzugten Ausführungsformen
• Wir wollen zuerst die Prinzipien einer neuen Familie von logischen Stromschalter-Kaskodenschaltungen anhand einer Grundschaltung beschreiben, die eine logische ODER-UND-Funktion realisiert. Danach wollen wir einige Beispiele von Schaltungen zeigen, die zu der Bibliothek logischer Schaltungen gehören, welche daraus abgeleitet werden kann.
• Die grundlegenden Prinzipien dieser neuen Familie Stromschalter- Kaskodenschaltungen können aus den Lehren der in Fig. 3 dargestellten Grundschaltung 30 verstanden werden. Die Schaltung 30 wird verwendet, um die Merkmale und die Arbeitsweise der Schaltungen der vorliegenden Erfindung zu illustrieren. Es ist jedoch zu beachten, daß die vorliegende Erfindung nicht auf diese spezielle Schaltungsanordnung beschränkt ist. Grundsätzlich gleicht die Schaltung 30 von Fig. 3 weitgehend der Schaltung 20 von Fig. 2, um aus Sicht der Leistungsfähigkeit den vollen Nutzen aus der systematischen Verwendung von Emitterfolger-Stufen zu ziehen und um ein gutes Schaltleistungs-Verlustleistungs-Produkt zu erhalten. Die grundlegenden Bestandteile der Schaltung 30 sind zwei Sätze Stromschalter 31 und 32, die in einer Kaskodenanordnung verschaltet sind sowie eine Umsetzerstufe oder Ausgangsstufe pro Ausgang, die für den nicht invertierten Ausgang mit 33 beziehungsweise für den invertierten Ausgang mit 34 bezeichnet ist. Die Ausgangsschaltungen für den "nicht invertierten" und den "invertierten" Ausgang sind in Emitterfolgerschaltung aufgebaut, um die logischen Pegel einzustellen und um den Strom zu verstärken. Jeder Ausgang enthält eine Stromquelle, deren Stromwert entsprechend der Last, der logischen Verbindungen und der Ausgangsverzweigungen ausgewählt wird, die angesteuert werden müssen. Die Schaltung 30 ist zwischen der ersten Versorgungsspannung: einer positiven Spannung VPP und einer zweiten Versorgungsspannung: der Masse (GND) vorgespannt. Der Stromschalter 31 besteht aus den Eingangstransistoren TX31 und TX32, die in einer Differenzverstärkerschaltung mit dem Referenztransistor TX33 verbunden sind, um die untere Stufe 36 zu bilden. Ein gleicher Aufbau wird verwendet, um die obere Stufe 37 zu bilden. Wie im vorhergehenden mit Bezug auf Fig. 2 bereits erklärt worden ist, bilden die untere Stufe 36 und die obere Stufe 37, die Lasten (RCC3, RD31, RD32 und RCT3) sowie die zugeordnete Stromquellenschaltung (TY31, RE3) den Baum 35, der zwischen VPP und Masse vorgespannt ist. Die Kollektoren der Referenztransistoren TX33 und TX36 sind am Knoten 38 miteinander verbunden, an dem das Ausgangssignal des Baumes verfügbar ist.
• Was den zweiten Stromschaltersatz 32 betrifft, so bestehen wesentliche Unterschiede zu der oberen Stufe 12 der Schaltung 20. Grundsätzlich wird die nach-unten-Verschiebung, die in der Ausgangsstufe von Schaltung 20 von Fig. 2 durch die Diode SBD23 realisiert wird, durch eine nach-oben-Verschiebung an den Eingangstransistoren mittels eines Pegelverschiebeelementes, entweder einer Schottky-Diode oder einer pn-Diode, ersetzt. Diese Veränderung ist das Schlüsselmerkmal der vorliegenden Erfindung. In Schaltung 20 war die Basis von TX24 mit dem Eingangssignal N21 verbunden. In Schaltung 30 ist die Basis des entsprechenden Eingangstransistors TX34 mit einer logischen Schaltung verbunden, die eine Vielzahl von pn- oder Schottky-Dioden umfaßt. Wenn eine oder zwei Dioden verwendet werden, können wegen der günstigen Anoden-Kathoden-Kapazität, über die der geschaltete Eingang auf die Basis des Transistors aufgeschaltet wird, SBD bevorzugt werden. Wenn drei oder mehr Dioden verwendet werden, werden pn-- Dioden bevorzugt. Anderenfalls würden die nicht schaltenden Schottky-Anoden-Kathoden-Kapazitäten dominierend werden, und müßten mit aufgeladen oder entladen werden. Die SBD, die als SBD31 bis SBD33 bezeichnet werden und der Widerstand RD31 sind so verschaltet, daß sie eine UND-Funktion ausführen und sie sind mit der Basis des Eingangstransistors TX34 verbunden. Die SBD 34 und 35 und der Widerstand RD32 sind ebenfalls so verschaltet, daß sie eine UND-Funktion ausführen und sie sind mit der Basis des Eingangstransistors TX35 verbunden.
• Zusammenfassen ist festzustellen, daß die typischen logischen Funktionen, die grundsätzlich mit einem einfachen Kaskodenbaum verbunden sind, UND (oder ODER) eines UND-ODERs in der Stufe der oberen Ebene kombiniert mit einem ODER in der Stufe der unteren Ebene sind.
• Wie dem Fachmann bekannt ist, wird ein Schottky-Kontakt im allgemeinen dadurch hergestellt, daß ein Metall der Platin-Gruppe (Pt, Pd, ...) auf die N-Epitaxieschicht eines Siliciumsubstrates aufgebracht wird, wenn eine Diode mit einem hohen Übergangspotential, welche eine große Flußspannung (z.B. 500 bis 600 mV) besitzt, gewünscht wird. Die in der Europäischen Patentanmeldung Nr. 65133, die dem Anmelder der vorliegenden Erfindung übertragen worden ist, offenbarte Technik ist beispielsweise dazu geeignet. Vorzugsweise werden SBD mit einem hohen Übergangspotential verwendet, um eine bessere Unterscheidung der Eingangsspannungspegel zu erhalten und um zu verhindern, daß der untere Transistor in Sättigung geht. Die Referenzspannung VR32 wird durch nach-oben-Verschiebung der Referenzspannung VR31 durch eine gleiche SBD erhalten. Dies ist erforderlich, um unterschiedliche Referenzspannungen für die untere und obere Stufe bereitzustellen. Die Kathoden dieser Dioden sind mit den logischen Eingangssignalen P31 und P33 verbunden. Die untere und die obere Stufe, die als 36 beziehungsweise 37 bezeichnet sind, unterscheiden sich dadurch, daß die Eingangssignale der oberen Stufe auf Grund des Vorhandenseins der SBD 31 und 35 um einen Wert von ungefähr 0,6 V verschoben worden sind. Diese spezielle Struktur beschreibt der Term "Kaskode". Andererseits wird das Schalten des Stromes im Baum bei sehr geringen Spannungshüben an den Basisanschlüssen der Eingangstransistoren von entweder der unteren oder der oberen Stufe erreicht, was durch den Term "Stromschalter" beschrieben wird. Indem mehrere Dioden zur Herstellung einer logischen Verbindung an einem Punkt miteinander verschaltet werden, erhält man eine UND-Funktion an jedem Eingangstransistor der oberen Stufe. Dies wird erreicht, indem die gemeinsamen Anoden einer logischen UND-Schaltung wie oben beschrieben mit der Basis eines Eingangstransistors verbunden werden. Zusätzlich werden die Begrenzungselement, die SBD 21 und 22, die in der Schaltung 20 von Fig. 2 nützlich sind, nicht länger benötigt. Schließlich wird der logische Spannungshub auf einem Minimalwert gehalten, um die Verzögerungen zu verkürzen. Dies führt zu einer Verwendung von weniger als 600 mV (in der Praxis ein Bereich zwischen 500 mv und 580 mV) Spannungshub, was zeigt, daß selbst eine standardmäßige Schottky-Diode nicht dazu verwendet werden könnte, um diesen Spannungshub zu definieren und außerdem parasitäre Kapazitäten und entsprechen Zeitverzögerungen hinzufügen würde. Folglich benutzt die vorliegende Erfindung einen Spannungshub, welcher durch die Baumstromquelle und die Kollektorwiderstände definiert wird. Im Betrieb erfordert dies einen hochgenauen VRR-Referenzspannungsgenerator.
• Aus funktionellen Gesichtspunkten können wir die Vorteile der Schaltung 30 von Fig. 3 im Vergleich zur Schaltung 20 von Fig. 2 für eine gegebene logische Funktion herausarbeiten. Die unten angegebenen Figuren beziehen sich auf den Stand der Technik der Halbleitertechnologie.
• 1. Die korrekte Funktion kann bis zu einer minimalen Versorgungsspannung von 2,8 V an der Schaltung gewährleistet werden (die hiernach stehende Beschreibung zeigt eine Bibliothek, die für einen Betrieb bei minimal 3 V ausgelegt ist). Die Familie kann mit Versorgungsspannungswerten über diesem Wert genauso betrieben werden. Zum Beispiel kann sie mit einer 5 V Versorgungsspannung betrieben werden. Es ist jedoch zu beachten, daß die Verlustleistung proportional zum Wert der Versorgungsspannung ist.
• 2. Durch das Anschließen mehrerer Dioden, wie in Fig. 3 gezeigt, wird zu jedem oberen Eingang eine UND-Funktion hinzugefügt, wodurch die Komplexität der möglichen logischen Funktionen erhöht wird. Die untere Stufe des Baumes führt ein 2fach ODER aus. Die obere Stufe des Baumes führt ein 2fach ODER aus, wobei an jedem Eingang eine UND-Verknüpfung vorgeschaltet ist. Die in Fig. 3 dargestellte vorliegende Implementierung ist ein 3fach SBD UND, ein 2fach ODER in der unteren Stufe des Baumes, ein 2fach ODER in der oberen Stufe des Baumes und eine 3fach Verknüpfung an den Schaltungsausgängen. Während bei der Schaltung von Fig. 3 eine UND-Funktion zwischen der oberen Stufe (welche selbst eine UND- ODER-Funktion bereitstellt) und der unteren Stufe (welche selbst eine ODER-Funktion bereitstellt) beschrieben wird, sollte verstanden werden, daß eine ODER-Funktion genauso einfach implementiert werden könnte. Desweiteren muß ebenfalls verstanden werden, daß sowohl die oberen als auch die unteren Stufen so implementiert und verbunden werden können, daß im Vergleich zu konventionellen Kaskodenschaltungen komplexere logische Funktionen bereitgestellt werden können.
• Obwohl sich die gezeigten Ausführungsformen auf 2-Ebenen Kaskodenschaltungen beziehen, ist die Erweiterung auf 4-Ebenen, 6- Ebenen oder 2N-Ebenen möglich, um aufbauend auf den Vorteilen der grundlegenden neuen 2-Ebenen Kaskodenschaltung komplexere logische Funktion zu erzeugen. Bei der möglichen Ausführungsform einer 4-Ebenen Kaskodenschaltung gemäß der vorliegenden Erfindung, erhält man zwei weitere Ebenen an einem einzelnen Ausgang, der von einem nach unten verschobenen Ausgangssignal getrieben wird (beispielsweise mittels zweier in Reihe geschalteter SBD in dem Emitterfolger). Es ist zu beachten, daß für konventionelle 2N-Ebenen Kaskodenschaltung gemäß Fig. 2 eine minimale Erhöhung der Versorgungsspannung um 0,6 V (eine Flußspannung VF einer SBD) erforderlich ist.
• 3. Die Schaltungsdichte wird verbessert, weil einerseits pro Zelle oder Makro komplexere Funktionen implementiert werden und andererseits auf Grund der Tatsache, daß pro Signalphase nur ein Ausgang anstatt zweier mit anderen Zellen verdrahtet werden muß. Der Eindraht-Ausgang ist von ausschlaggebender Bedeutung für die Reduzierung der Komplexität des Systementwurfs.
• 4. Weil die Begrenzungselemente über den Kollektorwiderständen des Baumes von Fig. 2 nicht länger verwendet werden, werden parasitäre Kapazitäten wesentlich verringert. Zusätzlich wird der Spannungshub reduziert, um die Schaltgeschwindigkeit zu verbessern. Dieser Spannungshub ist zu einem Satz logischer Regeln kompatibel, der die maximale Eingangsverzweigung, Ausgangsverzweigung und die logischen Verbindungen einer speziellen Zelle beschreibt.
• Der Spannungshub und die Werte der Stromquellen beziehen sich auf die VBE Flußspannung von Transistoren. Der Spannungshub beträgt ungefähr 0,76 VBE.
• 5. Das Schaltleistungs-Verlustleistungs-Produkt wird verbessert. Diesen Vorteil zu bewerten ist deshalb schwierig, weil er von dem Logiktyp abhängt, welcher implementiert wird. Die Zellenverzögerung muß mit der Verzögerung verglichen werden, die man mit anderen logischen Familien erhalten würde. Hierin wollen wir nur einen Vergleich mit der am nächsten verwandten Kaskodenschaltungsfamilie anstellen, die dem Anmelder bekannt ist und von der ein typisches Beispiel in Fig. 2 dargestellt ist, für die ein Wert von 1,3 UND-INVERTER-Funktionen pro äquivalente Verzögerung berechnet wurde. Wir haben einige Statistik betrieben und konnten zeigen, daß der vorliegende Schaltungsvorschlag mehr als 2 UND-INVERTER pro äquivalente Zellenverzögerung ergibt. Ein Beispiel ist in Fig. 4 dargestellt, vom Eingangssignal P31 zum Ausgangssignal T3. Es ist zu beachten, daß viele Pfade in Fig. 4 3 UND-INVERTER pro Verzögerung vom Zelleneingang zum Zellenausgang besitzen. Mit derselben Verzögerung gestattet die Technologie von Fig. 2 1,3 UND-INVERTER, während mit den vorliegenden Schaltungsprinzipien 2,2 UND-INVERTER statistisch möglich sind.
• Ein anderer wesentlicher Vorteil bezüglich der Verzögerungen beruht auf der einzelnen Ausgangsleitung, was bedeutet, daß die Lastkapazität für alle Netze, die ein Einspeisen in sowohl untere als auch obere Eingänge erfordern würden (dies ist die Mehrzahl der Schaltungsnetze), halbiert wird. Bezüglich der Leistung wird mit Bezug auf die dem Stand der Technik entsprechende Schaltung von Fig. 2 ein Äquivalent von 3 UND-INVERTER (im Durchschnitt werden 2fach UND-INVERTER benötigt, um eine entsprechende Zelle zu ersetzen) angesetzt. Für den Bibliothekstyp von Fig. 3 ist statistisch ein Wert von 3,8 (2fach UND-INVERTER) gegeben. Die logische Verknüpfung der Emitterfolger ist bei der vorliegenden Erfindung erlaubt, wodurch die Möglichkeit für die Realisierung einer Bibliothek logischer Funktionen erweitert wird.
• Allgemein kann bezüglich des Schaltleistungs-Verlustleistungs- Produktes die Schaltung 30 von Fig. 3 so bewertet werden, daß sie für eine 2fach UND-INVERTER-Funktion eine 0,4fache Verbesserung im Vergleich zur Schaltung 20 von Fig. 2 hervorbringt.
• 6. Im Betrieb können verschiedene Geschwindigkeiten ausgewählt werden. Der Baumstrom wird für jede Geschwindigkeit verändert. Die Emitterfolgerschaltung wird nicht nur in Abhängigkeit von der gewählten Zellengeschwindigkeit verändert, sondern auch in Abhängigkeit von der Gleichspannungslast (Ausgangsverzweigung) und der Wechselspannungslast (Leitungskapazität).
• Alle Bibliothekszellen oder Makros können aus diesen grundlegenden Prinzipien abgeleitet werden.
• Zum Beispiel ist in Fig. 5 eine 2fach Antivalenz dargestellt, die mit einem 3fach UND und einem 3fach ODER erweitert ist, wobei folgende Funktion ausgeführt wird:
• Y5= (A51+A52+A53)*-(P51*P52*P53))+ (-(A51+A52+A53)*(P51*P52*P53))
• Ein anderes Beispiel ist eine 2fach Auswahlschaltung, die mit einem 3fach UND und einem 2fach UND erweitert ist und in Fig. 6 dargestellt wird.
• Noch ein weiteres Beispiel ist in Fig. 7 dargestellt. Es wird eine schematische Darstellung eines Polaritäts-Schieberegister- Zwischenspeichers mit einem Port gezeigt, der in der LSSD-Technik implementiert ist. TX77 und TX78 sind die über Kreuz verschalteten Transistoren des Masters. Die Daten N0, N1, und N2 werden in dieser Zelle UND-verknüpft, bevor sie zu dem Zeitpunkt zum Master übertragen werden, zu dem der C1-Takt aktiv ist. Die Slave-Eingänge sind direkt mit den Kollektoren von TX77 und TX78 verbunden. Das bedeutet, daß die Last des Masters am Emitterfolger die Übertragung zum Slave nicht verzögert. Es ist ebenfalls zu beachten, daß die Zwischenspeicherzeit des Masters nicht von der Last am Master beeinflußt wird. Ein anderer Vorteil dieses Schemas besteht darin, daß die Masterausgänge (an den Ausgängen der Emitterfolger) verbunden werden können, was für Zwischenspeicher nicht allgemein der Fall ist.
• Eine andere interessante Eigenschaft besteht darin, daß der Takt dieses Polaritäts-Schieberegister-Zwischenspeichers von jeder Zelle der Bibliothek getrieben werden kann. Es ist keine spezielle Takttreiberzelle erforderlich.
• Es bestehen keinerlei Schwierigkeiten, die Logik, die in die Zwischenspeicher dieser Familie eingebaut werden kann, weiter zu erweitern. Es könnte eine logische UND-ODER Funktion in den Datenpfad eingefügt werden, der dem C1-Takt zugeordnet ist. Diese Funktion könnte dem Zwischenspeicher hinzugefügt werden, ohne daß mehr Leistung verbraucht wird und mit sehr geringen Abstrichen an den dynamischen Kennwerten. Mit dem vorliegenden Bibliotheksentwurf ist ein Schieberegister-Zwischenspeicher mit 3 Ports und logischen Erweiterungen auf dem Datenpfad und einer ODER-Erweiterung im Taktpfad realisierbar.

Claims (6)

1. Unsymmetrische Kaskodelogikschaltung (30), die zwischen eine erste Versorgungsspannung (Vpp) und eine zweite Versorgungsspannung (GND - Masse) vorgespannt wird, umfassend:

einen logischen Baum (35), der zwei gestapelte Ebenen in einer Kaskodenanordnung enthält, die aus oberen und unteren Stufen bestehen (37, 36), welche so verschaltet werden, daß sie eine bestimmte logische Funktion am Baumausgang (38) ausführen;

mindestens eine Ausgangsschaltung (33), die einen Emitterfolger-Transistor (TY32) umfaßt, der durch das Potential am Baumausgang angesteuert wird;

wobei jede Stufe (36, 37) einen Stromschalter (31, 32) enthält und jeder davon mindestens einen Eingangstransistor (TX31, ..., TX34, ...) enthält, der mit einem Referenztransistor (TX33, TX35) zu einer Differenzverstärkerschaltung verschaltet ist; und

wobei der Stromschalter (32) von mindestens einer oberen Stufe (37) aus mindestens zwei Eingangstransistoren (TX34, TX35) besteht;

dadurch gekennzeichnet, daß mindestens die Basis eines Eingangstransistors (TX34) von mindestens einer oberen Stufe (37) mit mindestens zwei Eingängen (P31-32-33) verbunden ist, die mit Pegelverschiebemitteln (SBD31, RD31) zur Verschiebung des Pegels in Richtung der positiveren Spannung (Vpp) versehen sind, so daß der Eingang des einen Eingangstransistors eine logische UND-Funktion erhält, wobei eine logische UND-ODER-Funktion in der mindestens einen oberen Stufe bereitgestellt wird.

2. Unsymmetrische Kaskodenlogikschaltung gemäß Anspruch 1, wobei die Pegelverschiebemittel aus einer Gruppe von Elementen ausgewählt werden, die pn- oder Schottky-Übergänge enthalten.

3. Unsymmetrische Kaskodenlogikschaltung gemäß Anspruch 1, wobei die Pegelverschiebemittel Schottky-Dioden (SBD) (P31, ...) sind, deren Anoden miteinander verbunden und auf einen Lastwiderstand (RD31) geschaltet sind.

4. Unsymmetrische Kaskodenlogikschaltung gemäß einem der Ansprüche 1 bis 3, wobei die Ausgangsschaltung (33) einen einzelnen Ausgang (T3) besitzt, welcher am Emitter des Emitterfolger-Transistors (TY32) verfügbar ist und das Ansteuern von sowohl oberen als auch unteren Eingängen einer folgenden gleichartigen Schaltung erlaubt.

5. Unsymmetrische Kaskodenlogikschaltung gemäß einem der Ansprüche 1 bis 4, wobei die Lasten (RCC3, RCT3, ...) der Eingangs- und Referenztransistoren der oberen Stufe rein ohmisch sind.

6. Unsymmetrische Kaskodenlogikschaltung gemäß einem der Ansprüche 1 bis 5, wobei die bestimmte logische Funktion entweder eine ODER- oder eine UND-Funktion ist.