DE2152444B2 - Dreistufige logische Schaltung - Google Patents
Dreistufige logische SchaltungInfo
- Publication number
- DE2152444B2 DE2152444B2 DE2152444A DE2152444A DE2152444B2 DE 2152444 B2 DE2152444 B2 DE 2152444B2 DE 2152444 A DE2152444 A DE 2152444A DE 2152444 A DE2152444 A DE 2152444A DE 2152444 B2 DE2152444 B2 DE 2152444B2
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- circuit
- stage
- transistors
- pairs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
- H03K17/6257—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means
- H03K17/6264—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means using current steering means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
- H03K19/0866—Stacked emitter coupled logic
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
Die Erfindung bezieht sich auf eine dreistufige logische Schaltung zur Weitergabe der Daten von einer
Vielzahl von Eingangsleitungen zu einer Ausgangsschaltung,
mit einer äußeren Toranordnung mit Transistorpaaren in einer ersten Stufe,
mit mehreren Transistor-Stromweg-Paaren einer zweiten Stufe,
mit ersten Transistor-Stromweg-Paaren einer dritten Stufe,
wobei die Emitter jedes ersten Transistor-Stromweg-Paares mit je einer Stromquelle gekoppelt sind,
die Emitter je eines der Transistoren der Transistor-Stromweg-Paare der zweiten Stufe mit dem Kollektor
eines Transistors eines der ersten Transistor-Stromweg-Paare verbunden sind und die Emitter der je anderen
Transistoren der Transistor-Stromweg-Paare der zweiten Stufe mit dem Kollektor des anderen Transistors
eines der ersten Transistor-Stromweg-Paare verbunden sind,
die Emitter jedes Transistor-Paares der äußeren Toranordnung gemeinsam mit dem Kollektor eines
entsprechenden Transistor-Stromweg-Paares der zweiten Stufe gekoppelt sind,
einem ersten Term-Tor mit mehreren Ausgängen, an dessen Eingängen variable Eingangssignale liegen, zum
Ansteuern der Basen der ersten Transistor-Siromweg-Paare,
einem Vorspannungsnetzwerk zur Bereitstellung einer Bezugsspannung an der Basis je eines Transistors in
jedem der Transistorpaare der äußeren Toranordnung, einer Vielzahl von Eingängen, wobei die Basis des
einer Vielzahl von Eingängen, wobei die Basis des zweiten Transistors in jedem der Transisiorpaare
der äußeren Toranordnung mit jeweils einem der Eingänge verbunden ist,
einer Ausgangsschaltung, mit der die Kollektoren jedes Transistorpaares der äußeren Toranordnung
gekoppelt sind,
gekennzeichnet durch
ein einziges erstes Transistor-Stromweg-Paar (Γ41, T 42) in der dritten Stufe,
gekennzeichnet durch
ein einziges erstes Transistor-Stromweg-Paar (Γ41, T 42) in der dritten Stufe,
η Transistor-Stromweg-Paare (T38, Γ39) in der
zweiten Stufe, wobei die Emitter je eines der Transistoren in jedem der π Paare gemeinsam mit
dem Kollektor eines Transistors (T41) in dem einzigen ersten Transistor-Stromweg-Paar verbunden
sind und die Emitter der anderen Transistoren in jedem der η Paare gemeinsam mit dem Kollektor
des anderen Transistors (T42) in dem einzigen ersten Transistor-Stromweg-Paar (T4i. T42) verbunden
sind.
In Transistorpaare (T36, Γ37) im der äußeren
Türanordnung,
das erste Term-Tor, welches zwei Ausgänge aus einem variablen Eingang erzeugt,
2/7 Eingänge,
2/7 Eingänge,
und η Minterm-Tore zum Erzeugen von π Ausgängen
(XY. XY, XY, XY) aus einer kleineren Zahl variabler Eingänge (X, Y),
wobei jeder der Ausgänge der η Minterm-Tore gekoppelt ist mit den Basen anderer Transistor-Paare
in den n-Transistor-Stromweg-Paaren (T3S, Γ 39).
2. Logische Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß π = 4 ist.
zweiten Transistors in jedem der Transistorpaare der äußeren Toranordnung mit jeweils einem der Eingänge
verbunden ist, und
einer Ausgangsschaltung, mit der die Kollektoren jedes
Transistorpaares der äußeren Toranordnung gekoppelt sind.
Für die Darstellung logischer Schaltungen stehen verschiedenartige Lösungen zur Verfügung, beispielsweise
Mehrwegschaltungen, einschließlich der Technik der Geradeaus-Torschaltungen (straight gate technique)
und der Verwendung von Sonderfunktionen (specialized function approach).
Bei Verwendung der Stromlogik (current mode logic — CML) mit Geradeaus-Torschaltungen wird ein
Grund-Schaltungsplättchen verwendet, welches eine verhältnismäßig große Zahl von Toren enthält, und
diese Tore können von dem Entwurfsingenicur der Schaltung auf jede gewünschte Weise verbunden
werden, um die geforderte Funktion darzustellen. Dies ist ein verhältnismäßig einfaches Vorgehen, welches
parallel zum detaillierten Entwurf der Schaltung läuft, jedoch ergeben sich hierbei Schaltungen mit verhältnismäßig
geringer Arbeitsgeschwindigkeit und hohem Energiebedarf, da mehrere gesonderte Stromquellen
erforderlich sind,
Um eine erhöhte Arbeitsgeschwindigkeit zu erreichen und den Leistungsbedarf der Schaltung herabzusetzen,
sind integrierte Multiplexschaltungen mit spezia· lisierten Funktionen unter sorgfältiger Anwendung
herkömmlicher Konstruktionsmerkmale hergestellt worden, die eine sehr geringe Zahl von Toren in einer
Schaltungsanordnung mit gutem Wirkungsgrad enthal-
ten. Eine Mehrfachschaltung dieser Art ist die CML-Serien-Torschaltung (CML-series gated structure);
sie kann beispielsweise eine acht zu eins-Mehrfachschaltung sein, in der die Terme X, Y und Z in drei
äußeren Toren erzeugt werden, und in der die acht Minterme verwendet werden, um acht Tore zu steuern,
welche mit den acht Dateneingangsleitungen zusammenwirken, von denen eine zu wählen ist. In der
Serientorschaltung kann eine Anzahl logischer Funktionen unter Verwendung einer einzigen .Stromquelle
dargestellt werden.
In einer bekannten Ausführungsform einer in Serien-Torschaltung ausgeführten acht zu eins-Mehrfachschaltung
führt die Auslegung der Schaltung zu einer Zwei-Tor-Verzögerung zwischen den acht Lei- is
stungswahl-Eingangsklemmen und dem Ausgang. Außerdem arbeitet die Schaltung, die drei Stufen
aufweist, mit mehr als einem Vßf-Abfall je Stufe, so daß
sich eine verhältnismäßig komplizierte, mit Vorspannung arbeitende Treiberschaltung ergibt.
Die Erfindung ermöglicht, eine als CML-Serien-Torschaltung ausgebildete logische Schaltung zu schaffen,
beispielsweise eine Mehrfachschaltung welche so beschaffen ist, daß nur fünf innere Tore und ein äußeres
Tor zur Darstellung einer logischen Mehrfachschaltung mit drei Stufen benötigt werden. Der Ausgang wird
geliefert von einer logischen Schaltung mit drei Stufen, wobei zwei der drei Stufen »wahr« und »komplementär«
arbeiten, so daß man eine hohe Raumausnutzung in der Serientorschaltung erhält. Die Minterme von zwei
Variablen werden in positiver Logik unter Verwendung von drei Stromquellen erzeugt, und diese Minterme
bilden eine zwei zu vier-Toranordnung, so daß die Zanl
der benötigten logischen Stufen sehr gering gehalten
wird. Die Vierer-Breitpegelanordnung (lour wide level)
der logischen Schaltung weist nur ein Tor auf. welches jeweils eingeschaltet wird und nur eine Stromquelle
erfordert.
In dem Datenblatt MC 1038, MC 1238 v. August 1968
der Broschüre der Firma Motorola mit dem Titel »Motorola Digital Integrated Circuits MECL«, Blatt 4.4,
wobei ergänzend MECL II, 1968, Blatt 0.2-3 zu berücksichtigen ist. ist eine dreistufige 'ogische Schaltung
der eingangs aufgeführien Art beschrieben.
Die Erfindung bezweckt, eine Schaltung dieser Art zu schaffen, welche eine wesentliche Vereinfachung bei
schnellerer Betriebsweise und geringerem Energieverbrauch bietet, insbesondere auch dadurch, daß die Zahl
der erforderlichen Stromquellen erheblich herabgesetzt wird.
Gemäß der Erfindung vorgesehen ist eine dreistufige logische Schaltung der oben beschriebenen Art, welche
gekennzeichnet ist durch ein einziges erstes Transistor-Stromweg-Paar (T41, 7'42) in der dritten Stufe,
η Transistor-Stromweg-Paare (TiS, 7"39) in der zweiten Stufe, wobei die Emitter je eines eier Transistoren in jedem der η Paare gemeinsam mit dem Kollektor eines Transistors (T4I) in dem einzigen ersten Transistor-Stromweg-Paar (T41, 7*42) verbunden sind und die Emitter der anderen Transistoren in jedem der η Paare gemeinsam mit dem Kollektor des anderen Transistors (T42) in dem einzigen ersten Transistor-Stromweg- Paar (T41. T42) verbunden sind,
2n Transistorpaare (Ti6, 7*37) in der äußeren Toranordnung, das erste Term-Tor, welches zwei Ausgänge aus einem variablen Eingang erzeugt,
In Eingänge.
η Transistor-Stromweg-Paare (TiS, 7"39) in der zweiten Stufe, wobei die Emitter je eines eier Transistoren in jedem der η Paare gemeinsam mit dem Kollektor eines Transistors (T4I) in dem einzigen ersten Transistor-Stromweg-Paar (T41, 7*42) verbunden sind und die Emitter der anderen Transistoren in jedem der η Paare gemeinsam mit dem Kollektor des anderen Transistors (T42) in dem einzigen ersten Transistor-Stromweg- Paar (T41. T42) verbunden sind,
2n Transistorpaare (Ti6, 7*37) in der äußeren Toranordnung, das erste Term-Tor, welches zwei Ausgänge aus einem variablen Eingang erzeugt,
In Eingänge.
und π Minterm-Tore zum Erzeugen von π Ausgängen
(XY, XY, XY, X?) aus einer kleineren Zahl variabler
Eingänge (X Y),
wobei jeder der Ausgänge der η Minterm-Tore gekoppelt ist mit den Basen anderer Transistor-Paare in
den n-Transistor-Stromweg-Paaren ("7*38, Γ39).
Gemäß einer bevorzugten Ausführungsform der Erfindung ist η = 4.
Die wesentlichen, einen technischen Fortschritt bietenden Unterschiede und Vorteile der Erfindung
gegenüber dem Bekannten, insbesondere gegenüber der Ausführungsform gemäß der aufgeführten Broschüre
»Motorola Digital Integrated Circuits MECL« werden im Anschluß an die Beschreibung der Erfindung näher
erläutert.
Fig. 1 zeigt ein Blockschaltbild der Mehrfachschaltung
gemäß der Erfindung,
Fig.2 zeigt schematisch ein Ausführungsbeispiel der
Vorspannungs-Treiberschaltung, die ir. der Mehrfachschaltung
gemäß der Erfindung verwendet wird.
F i g. 3 zeigt schematisch ein A'isführungsbeispiel der
Z-Torschnltung, die in der Meh, fachschaltung gemäß der Erfindung verwendet wird.
F i g. 4 zeigt schematisch ein Ausführungsbeispiel der X- und K-Minterm-Tore.
F i g. 5 zeigt schematisch ein Ausführungsbeispiel des Dreistufen-Mehrfach-Tors.
Wie F i g. 1 zeigt, werden die vier Minterme XY. XY,
XY und XYdurch vier Tore 11, 12, 13 und 14 gebildet,
wobei der Term Z durch ein für.ftes Tor 15 dargestellt ist. Eine Tor-Anordnung 16, welche durch den Z-Term
gesteuert wird, und die vier XK-Minterme wählen eine
der acht E'.ingangs-Datenleitungen A — //zur Weitergabe
zum Ausgang 17. jeder der vier XV-Minierme wählt zwei einander zugeordnete Wege durch die Toranordnung
16, während der fünfte Term Zeinen dieser beiden Wege wählt, so daß hierdurch eine der acht Eingangsieitungen
A-H gewählt wird. Auf diese Weise werden fünf innere Tore 11 — 15 und ein äußeres Tor 16
benötigt, um eine acht zu eins-Mehrfachschaltung zu
bilden. Dabei entsteht nur eine Verzögerung um ein Tor, nämlich Tor 16, zwischen den Eingangsleitungen und
dem Ausgang, so daß sich in vorteilhafter Weise eine hohe Arbeitsgeschwindigkeit ergibt. Wie noch gezeigt
werden wird, wird nur eine einzige Stromquelle benötigt für die Serientor-Mchrfachschaltunj,·, so daß für diese
Schaltung die Werte für Arbeitsgeschwindigkeit und Leistung optimal sind.
Die Schallung, die als Vorspannungs-Netzwerk und Steuerstufe (Treiber) für die Mehrfachschaltung dient,
ist in Fig. 2 gezeigt. Die Arbeitsweise dieser Schaltung
ist in der USA-Patentanmeldung Serial No. 8 41 765 beschrieben, die am 15.7. 1969 unter der Bezeiciinung
»Temperature Compensated Current-Mode Logic Circuit« unter Nennung von Robert R. Marley als Erfinder
eingereicht wurde, und deren Zweck is·., tempcraturunabhängigi?
Spannungsstufen darzustellen. Die Schaltung enthält Widerstände R 1, R 2 und R 3, welche in Serie
mit Dioden Dl, D2, D 3 und D4 über der Vorspanriungs Spannungsquelle VVfliegen, deren Spannung
bei dem gegebenen Ausführungsbeispiel - 5.2 Volt beträgt. Die in der Zeichnung bei dem jeweiligen
Widerstand vorhandene Zahl gibt der Widerstandswert in Ohm an. Diese Schaltung erzeugt Basis-Spannungen
für Transistoren 7*1 und 7*2 in einer ersten Zweigschaltung mit Wider.iand /?4, für Transistoren TJ, TA und
75 in einer zweiten Zweigschaltung mit Widerstand /?51, und für Transistoren Γ6, 7*7 und Γ8 in einer
dritten Zweigschaltung mit Widerstand R 6.
An den in der Zeichnung dargestellten Anschlüssen
entstehen temperaturunabhängigc Stromquellen mit Spannungen Vcs\. fts und Visi und Vorspannungen Vbb. Vtim und VW Diese Spannungen werden in der
angegebenen Weise in den in den Fig. 3. 4 und 5
dargestellten Schaltungen benötigt.
Das in Fig. 3 dargestellte Z-Tor enthält ein
Strom-Steuernetzwerk mit Eingangstransistor 76 und ihm zugeordnetem Vorspannungswiderstand Rl in
einem ersten Zweig, während der andere Zweig ßc/ugstransistor 77 und den ihm zugeordneten
Vorspannungswidcrstand R 8 enthält. Die beiden
Zweige sind in Serie mit Widerstand R 9 und Diode .O5
geschaltet, während die F.mittcr von 76 und 7'7 gemeinsam mit einer Stromquellensehaltung gekoppelt
sind, welche Transistor 78 und Widerstand R IO enthalt,
der mit Spannungsquellc VV; in Verbindung steht.
Der Eingang des Z-Tors ist über Transistor 79 mit der Hasis von I ransistor Ib gekoppelt, wahrend die
Bc/ugsspanniing Vρ η mit der Basis des Bezugstransistots
Tl gekoppelt ist. Wenn ein hohes Potential an der Basis des Transistors 79 anliegt, nimmt die Basis des
Transistors 76 einen hohen Wert an. und es kann im linken Zweig Strom fließen, so daß Transistor 7"6
eingeschaltet und das gemeinsame F.mitterpotential angehoben wird. Transistor Il ist ausgeschaltet, so daß
ein hohes Potential an der Verbindung des Widerstandes ft 8 mit dem Transistor Tl anliegt; der Ausgangstransistor
Π I erzeugt dann einen hohen Potential« ert an dem nicht umgekehrten Ausgang Z.
Bei Absinken des Potentials am Kollektor von Transistor 76 wird bewirkt, daß der F.mittcr des
Transistors T12 einen niedrigen Wert annimmt, und
einen niedrigen Wert am Ausgang 7 erzeugt. Wenn ein niedriger Wert an der Basis des Transistors 7 9 anliegt,
fließt Strom durch den rechten Zweig, und el ic
Verbindung des Widerstandes Rl mit dem Transistor 7 6 hat einen hohen Wert, so daß Ausgangstransistor
7 12 einen hohen Wert an dem umgekehrten Ausgang Z erzeugt, während Transistor TW einen niedrigen an
dem nicht umgekehrten Ausgang Zerzeugt, der von der in F i g. 5 dargestellten Mchrfachschalturig gebraucht
w ird.
Das XV-Minterm-Tor is' in F i g. 4 dargestellt. Fs enthält Fingangsschaltungcn für die beiden .V- und
V-Fi igänge π it Fingangstransistorcn 7 13 bzw. 7" 14.
Dabei wird eine Zwcistufcnschaltung gebildet, deren
erste Stufe zwei Stromstcuerungskreise mit Transistor 715 und seinem Bezugstransistor 716 sow ie Transistor
717 mit dem ihm zugeordneten Bezugstransistor 718 enthält.
Die zweite Stufe enthält einen ersten Strom-Stcue- rungskrcis mit Transistor 719 und ihm zugeordnetem
Bezugstransistor 721. Die Emitter dieser beiden Transistoren sind gemeinsam an eine Stromquelle mit
Transistor 722 und Widerstand RW gekoppelt. Der
KoIK ktor des Transistors 721 ist mit den Emittern der Transistoren 715 und 716 gekoppelt. Ein zweiter
Strom-Steuerungskreis enthält Transistoren 723 und 724. welche mit der zweiten Stromquelle aus Transistor
725 und Widerstand R 12 gekoppelt sind. Ein weiterer Strom-Steuerungskreis enthält Transistor 726 und den
ihm zugeordneten Bezugstransistor 727. welche gemeinsam mit der dritten Stromquelle aus Transistor
728 und Widerstand R13 gekoppelt sind. Ein zusätzlicher Transistor 729 ist mit Transistor 726
parallel geschaltet.
Mit den Kollektoren der Transistoren 716 und 719 ist ein erster Stromweg mit Widerstand R 14 gekoppelt;
ein zweiter Stromweg mit Widerstand R 15 ist mit den Kollektoren der Transistoren 715, 717 und 727
gekoppelt; ein dritter Sttomweg mit Widerstand R 16 ist mit den Kollektoren der Transistoren 718 und 723
gekoppelt, und ein vierter Stromweg mit Widerstand R 17 ist mit den Kollektoren der Transistoren 726 und
729 gekoppelt. Der Emitter des X-Eingangstransistors
to 713 ist mit den Basiselektroden der Transistoren 7" 17.
719 und 729 gekoppelt, während der Emitter des V-Eingangslransistors 7 14 mit den Basiselektroden der
Transistoren 715. 723 und 726 gekoppelt ist.
Ausgangstransistoren 731. 7 32. 7 33 und 734 sind
Ii jeweils mit einem der vier Stromwegwiderstände R 14.
«15. R 16 und/? 17 gekoppelt.
Die Schaltung arbeitet in der Weise, daß ein hohes Potential an dem Eingang A hohe Potentiale an den
Basen der Transistoren 717. 719 und 7 29 hervorruft.
Bei einem hohen Potential am Fmgaiig V mcmcm mim
hohe Potentiale an den Basen der Transistoren 715,
723 und 726 ein. In der ersten Stufe werden daher die Transistoren 715 und 717 leiten, und die Transistoren
7 19. 723 und 729 und 726 in der zweiten Stufe leiten
2Ί ebenfalls. Die Bezugstransistoren 716. 718. 721. 724
und Γ27 sind nichtleitend. Fin Stromwcg für den Widerstand R 14 ist durch Transistor 719 vorhanden
ein Stroniwcg für den Widerstand R 16 ist durch den
Tram.^ior 723 gegeben und ein Stromwcg für den
jo Widerstand R 17 besteht durch die Transistoren 726
und 729. so daß niedrige Potentiale an den Basen der Transistoren 73*. 733 und 734 erzeugt werden.
Für den Widerstand R 15 besteht kein Stromwcg. da die Transistoren 721. 724 und 727 alle ausgeschaltet
J1J sind Fs besteht daher ein hohes Potential an der Basi<
des Ausgangstransistors 732. so dall ein hohes Ausgangspotcntial an der zugehörigen A)-Klemme
entsteht.
Wenn ein hohes Potential an dem .V-Eingang zum
4n Transistor 7 13 und ein niedriges am )-Eingang zun-Transistor
714 vorhanden sind, werden die Transisto ren 717. 719 und 729 leitend und die Transistoren
715. 723 und 726 nichtleitend. Die Bezugsiransistorer 716 und 724 sind leitend, und Transistor 727 wire
durch Transistor 729 im ausgeschalteten Zustand gehalten. Widerstand R 14 leitet durch Transistor 719
Widerstand R 15 leitet durch die Transistoren 717 und 724. und Widerstand R 17 leitet durch Transistor 729
Der Stromweg durch Widerstand R 16 ist bei der Transistoren 718 und 723 blockiert, und ein hohe
Potential w ird erzeugt an der Basis des Ausgangstransi stors 733. welcher ein hohes Potential an di(
XF-Klemme anlegt.
Auf diese Weise ist das XV-Minterm-Tor in der Lage
einen von vier möglichen Ausgängen zu liefern, unc zwar abhängig von den Eingängen A"und Y.
Die in Fig.5 dargestellte Mehrfach-Torschaltunf
enthält eine Dreistufenschaltung. Die erste Stufe enthäl die äußere Torschaltung 16 (Fig. 1) mit acht Strom
steuerungskreisen. von denen jeder einen Eingangstran sistor 736 und einen Bezugstransistor 737 enthält
wobei die Basen jedes der Eingangstransistoren 73<
mit je einer der acht Eingangsleitungen A—l· gekoppelt sind.
Die zweite Stufe enthält vier Stromweg-Paare, voi
denen jedes Paar Transistoren 738 und 739 enthäll Der Kollektor jedes der acht Transistoren in de
zweiten Stufe ist mit den Emittern je eines de
Transistorpaare 7~36, 737 gekoppelt. Die Basen jedes
Transistorpaares 738, 7*39 sind gemeinsam mit einem zugehörigen Eingang der vier Eingänge XY, XY, XV
und A"Fdes Minterm-Tors gemäß F i g. 4 gekoppelt. Die
Steuerung dieser vier Transistorpaare ist »wahr« und »komplementär«, wobei z. B. bei Anliegen eines hohen
Potentials am Eingang XY die Transistoren 738 und 739 rhs ersten Paares beide leitend sind und ihre
Emitter angehoben werden, so daß die entsprechenden Transistoren 738, Γ39 der übrigen drei Paare im in
Ausschaltzustand bleiben. Wenn also eines der Transistorpaare 738, 7"39 eingeschaltet ist, bleiben die
anderen drei Paare in der Ausschaltstellung.
Die dritte Stufe enthält das Z-Tor 15 (Fig. I) mit
einem Transistorpaar 741 und 742. deren [imitier ii
gemeinsam mit Stromquellen-Transistor 743 in Verbindung stehen. Der Kollektor des Transistors 7~41 ist mit
den (!mittern der vier Transistoren 7"38 gekoppelt,
während der Kollektor des Transistors 742 mit den Emittern der vier Transistoren 739 gekoppelt ist. Die
Basis des Transistors 7"4Ii ist mit dem umgekehrten Ausgang verbunden, und die Basis des Transistors Γ42
ist mit dem nicht-umgekehrten Ausgang des Z-Tores der F i g. 3 verbunden. Die Steuerung dieses Tores ist
»wahr« und »komplementär«, so daß bei hohem 2s
Potential einer Basis die gemeinsamen Emitter angehoben werden und die anderen Transistoren in der
Ausschaltstellung gehalten bleiben, und umgekehrt.
Durch Einschalten eines der vier Transistorpaare in der /weiten Stufe in Kombination mit einem der beiden m
Trair'stören 7"4t, Γ42 kann ein Strom durch je eines
der acht Transistorpaare 7"36, T37 in der ersten Stufe geschickt werden. Wenn die Basis des Eingangstransistors
T36 in dem gewählten Paar einen hohen Wert hat.
wird Transistor 736 eingeschaltet, und ein niedriges y, Potential wird an die Verbindung der Widerstände R 18
und R 19 in dem Ausgangsnetzwerk angelegt. Dieses temperaturunabhängige Ausgangsnetzwerk ist in der
US-Patentanmeldung Serial No. 29 967 beschrieben, welche am 20.4. 1970 unter eier Bezeichnung »Tempera- w
lure Compensated Current Mode Logic Circuit« unter Nennung von Robert R. Marley als Erfinder angemeldet
wurde. Wenn ein niedriges Potential an der Verbindung der Widerstände R 18 und R 19 anliegt, besteht ein
Stromweg durch den Widerstand R18 parallel mit
Widerstand R19 und Diode DIl und parallel mit
Widerstand /?21 und Diode D 12, und die Basis des nicht-umgekehrten Ausgangstransistors 744 nimmt ein
hohes Potential an, so daß bei En ein Ausgang mit hohem
Potential erscheint. Wenn ein niedriges Potential an der Basis des Transistors Γ36 vorhanden ist. wird der
Transistor 737 eingeschaltet und ein niedriges Potential erscheint an der Verbindung von Widerstand R 21 und
Diode D13. und ein Strom fließt durch Widerstände
Λ 18, Λ 19 und Diode D13, parallel mit Widerstand
/?21. Die Basis des Transistors Γ44 nimmt einen niedrigen Wert an. und es besteht ein Ausgang mit
niedrigem Potential bei £» Auf diese Weise wird das hohe bzw. niedrige Potential der jeweils gewählten
Eingangsleitung A — H an der Ausgangsklemme E0
reproduziert.
Die Mehrfachschaltung enthält einen Einschaltkreis, welcher einen Transistor 7"45 aufweist, dessen Basis
über Widerstand R 22 mit Einschaltklemme E verbunden ist. Wenn der Eingang bei Transistor 7"45 hoch ist,
wird der Ausgang bei E0 niedrig, so daß die
Mehrfachschaltung abgeschaltet ist; ein niedriges Potential an Transistor 7"45 ermöglicht, daß E0 einen
hohen oder niedrigen Wert annimmt, abhängig von den Eingangsleitungen A~H. Mehrere Mehrfachschaltungen
der beschriebenen Art können zusammengefaßt werden, wobei ihre Ausgänge nach Art einer »Oder«-
Schaltung zusammengeschaltet sind, und man kann dann beispielsweise eine Schaltung erhalten, bei der ein
Wert aus sechzehn gewählt wird.
In der Regel sind in Serientorschaltungen die Basen
der Bezugstransistoren in einer Stromsteuerungsschaltung mit einer festen Vorspannung gekoppelt, und die
hohe bzw. niedrige Spannung in der Basis des zugehörigen Eingangstransistors der Stromsteuerungsschiiltung
schwingt über bzw. unter diese feste Vorspannung. Ein Beispiel für eine solche Schaltung ist
die Slromstcuerungsschaltung in F i g. 4 mit den Transistoren 715 und 716. Eine Verwendung dieser
Schaltungsart in der /weiten und dritten Stufe der in Γ i g. 5 dargestellten Mehriachschaltiing würde zu
einem Spannungsfall von 2 Vm: in jeder Stufe der Schaltung /wischen der Stufe darüber und darunter
führen, und das würde die Zahl der Stufen begrenzen, welche innerhalb des Bereichs der zur Verfügung
stehenden Spannung untergebracht werden können, in diesem Fall 5.2 Volt, und zwar würde eine Begrenzung
auf zwei Stufen anstelle von drei erfolgen.
Bei der vorliegenden Erfindung sind die Basen der Transistoren 738 und 739 in jedem der vier Paare der
Stromwege in der zweiten Stufe zusammengeschaltet, so daß jeweils beide Stromwege in einem Paar, das von
einem der vier Minterme XY. XY, XY. ATgesteuert ist,
eingeschaltet werden. In einem bestimmten Zeitpunkt wird immer nur eines der vier Paare eingeschaltet sein,
da die »Ein«-Stellung jedes Transistors in dem leitenden Paar das Potential der Emitter der anderen drei
zusammengeschalteten Transistoren anhebt, so daß die anderen drei Transistorpaare im »Aus«-Zusiand verbleiben.
Diese Wege der zwei leitenden Transistoren werden von den beiden Z-Term-Transistoren 741 und
742 gesteuert, wobei die Eingänge der Basen dieser Z-Term-Transistoren »wahr« und »komplementär«
sind, so daß der eine ein hohes und der andere eir niedriges Potential in jedem Zeitpunkt annimmt und der
leitende Transistor den anderen im ausgeschalteten Zustand hält. Wegen der Wahr-komplementär-Arbeitsweise
dieser beiden Stufen tritt nur je ein einziger VspSpannungsfall an der zweiten und der dritten Stufe
auf; auf diese Weise sind alle drei Stufen in dieser Mehrfachschaltung leicht innerhalb des zur Verfügung
stehenden Speisespannungsbereichs von 5.2 Volt unterzubringen.
Außerdem ermöglicht die Anordnung, daß jede Stufe komplexer ausgebildet werden, also mehr logische
Einheiten enthalten kann, als das in den Zeichnungen dargestellte Ausführungsbeispiel aufweist Beispielsweise
könnte die zweite Stufe durch acht Minterme gesteuert werden, welche aus drei Variablen XYM in
einem Minterm-Tor mit acht Ausgängen erzeugt werden, anstelle der beschriebenen beiden Variablen X
und Y. Jedes Minterfn würde ein Transistorpaar 738, 739 aus acht Paaren steuern, wobei die leitenden
Transistoren in jedem Paar die entsprechenden Transistoren in den anderen sieben Transistorpaaren in
der beschriebenen Weise in der ausgeschalteten Stellung halten wurden. Die dritte Stufe könnte in
ähnlicher Weise erweitert werden. Man könnte dadurch eine eins zu scchzehn-Mehrfachschaltung erhalten,
welche drei Stufen und eine Stromquelle enthält.
Auch ist zu beachten, daß nur eine einzige
Stromquelle (T43) verwendet wird, um die gewühlten
eins zu acht-Strompfade mit Strom zu versorgen, und daß nur eine Verzögerung von einem Tor zwischen den
Eingangsleitungen A — //und der Ausgangsklemnie En
vorhanden ist.
Ein wesentlicher Vorteil der Verwendung von π bzw. vier Paaren von Transistoren in der zweiten Stufe (Γ38,
Γ39 in Fig. 5), wobei die Basen jedes Transistorpaares
gemeinsam gesteuert werden durch einen der vier Minterme XY, XY, XY bzw. XY, ist die Verringerung to
der Zahl der in der Anordnung erforderlichen Stromquellen. Dabei ist besonders zu berücksichtigen,
daß durch die Steuerung jedes Transistorpaares in der zweiten Stufe durch einen von vier Mintermcr die
Schaltung gemäß der Erfindung mit einem einzigen i">
Transislorpaar in der dritten Stufe auskommt und arbeitsfähig ist; es sind im vorliegenden Rill die
Transistoren Γ41 und Γ42, deren Emitter gemeinsam mit dem Kollektor der einzigen benötigten Stromquelle
Gegensatz zu der Schaltung gemäß der oben genannten
MECI.-broschüre, bei der zwei stromsteuernde Schaltungen in der dritten Stufe und vier stromstcuernde
Schaltungen in ihrer zweiten Stufe vorhanden sinJ. Demnach unterscheidet sich die crfindungsgcma'ß 2ϊ
vorgesehene Schaltung insbesondere hinsichtlich der Elemente Γ38 und Γ 39 wesentlich von der MECL-Schaltung.
Dabei ist von wesentlicher Bedeutung, daß die MECL-Schaltung /wci Stromquellen erfordert.
Die Schaltung gemäß der Erfindung kann außerdem so die Vorteile eines temperaturunabhängigen Ausgangsnetzwerks
ausnutzen, wie es in der US-Patentanmeldung Scr. No. 29 967 »Temperature Compensated
Current Mode Logic« (angemeldet am 20.4.1970 für Robert R. Marley u. a.) beschrieben ist. Diese Gestaltung r,
des Ausgangs erfordert keine zusätzliche Stromquelle, während die MECL-Schaltung am Ausgangspuffergatter
eine eigene zusätzliche Stromquelle benötigt.
Eine weitere Reduzierung der Zahl der Stromquellen, welche bei uer erfindungsgemäßen Verwendung der
vier Minterme zur Steuerung von Transistorpaaren in der zweiten Stufe benötigt werden, erhält man
in der X- und K-Minterm-Gatterstruktur, welche in F i g. 4 dargestellt ist. Dabei ist zu beachten, daß dort nur
drei Stromquellen, nämlich Γ22, T25 und 7"28. erforderlich sind, um die vier Minterme zu bilden. — Dei
der MECL-Schaltung sind insgesamt fünf Stromquellen in der ersten, der zweiten und der dritten Stufe für die
Terme Si, Sl, S 2. S~l und 53 erforderlich.
Die Schaltung gemäß der Erfindung erfordert insgesamt vier Stromquellen, während die Ml'.CI.-Schaltung
insgesamt acht Stromquellen erfordert. Dieser
wesentlich geringere Bedarf an Stromquellen bei der Schaltung gemäß der Erfindung führt zu einer
einfacheren Schaltung bei schnellerer Betriebsweise,
und es wird auch weniger Energie verbraucht, als e->
hei (If1I- hek;inntpn Sch;illiing rlrr FnIl ist.
Ein weiterer Vorteil der Erfindung ist der geringere Spannungsabfall in der /weiten und dritten Stufe, den
man dadurch erhält, daß man nicht die .Stromsteuerschaltung
verwendet, wie .-.ie bei der bekannten
Schaltung vorgesehen ist, wo die Basen der Be/ugstr.insistoren mit einer festen Vorspannung gekoppelt sind
(Tt. .T2) und die hohe und niedrige Spannung auf der
Basis jedes angeschlossenen Eingangstransistors über und unter diese feste Basis schwingt. Wie erwähnt, führt
eine solche Stromsteuerschaltung dazu, daß in leder Ebene ein Abfall von 2 Vbe auftritt, während bei der
Schaltung gemäß der Erfindung nur ein Abfall von einmal Übe in der zweiten und der dritten Stufe
vorhanden ist. Dieser geringe Spannungsabfall erlaubt den Einsatz weiterer Stufen und damit die Darstellung
komplexerer Schaltungen, welche arbeitsfähig sind, ohne daß ein höherer Leislungsbedarf eintritt.
Hierzu 2 Blatt Zeichnungen
Claims (1)
- Patentansprüche:1, Dreistufige logische Schaltung zur Weitergabe der Daten von einer Vielzahl von Eingangsleitungen zu einer Ausgangsschaltung,
mit einer äußeren Toranordnung mit Transistorpaaren in einer ersten Stufe,mit mehreren Transistor-Stromweg-Paaren einer zweiten Stufe, mit ersten Transistor-Stromweg-Paaren einer dritten Stufe, wobei die Emitter jedes ersten Transistor-Stromweg-Paares mit je einer Stromquelle gekoppelt sind,die Emitter je eines der Transistoren der Transistor-Stromweg-Paare der zweiten Stufe mit dem Kollektor eines Transistors eines der ersten Transistor-Stromweg-Paare verbunden sind und die Emitter der je anderen Transistoren der Transistor-Stromweg-Paare der zweiten Stufe mit dem Kollektor des anderen Transistors eines der ersten Transistor-Stromweg-Paare verbunden sind, die Emitter jedes Transistor-Paares der äußeren Toranordnung gemeinsam mit dem Kollektor eines entsprechenden Transistor-Stromweg-Paares der zweiten Stufe gekoppelt sind,
einem ersten Term-Tor mit mehreren Ausgängen, an dessen Eingängen variable Eingangssignale liegen, zum Ansteuern der Basen der ersten Transistor-Stromweg-Paare, einem Vorspannungsnetzwerk zur Bereitstellung einer Bezug.,spannung an der Basis eines Transistors in jedem der Transis'orpaare der äußeren Toranordnung,
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US8399970A | 1970-10-26 | 1970-10-26 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2152444A1 DE2152444A1 (de) | 1972-04-27 |
DE2152444B2 true DE2152444B2 (de) | 1979-11-22 |
DE2152444C3 DE2152444C3 (de) | 1980-07-31 |
Family
ID=22181989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2152444A Expired DE2152444C3 (de) | 1970-10-26 | 1971-10-21 | Dreistufige logische Schaltung |
Country Status (9)
Country | Link |
---|---|
US (1) | US3639781A (de) |
JP (1) | JPS5215196B1 (de) |
AU (1) | AU452985B2 (de) |
CA (1) | CA961183A (de) |
DE (1) | DE2152444C3 (de) |
FR (1) | FR2113075A5 (de) |
GB (1) | GB1330576A (de) |
IT (1) | IT940044B (de) |
NL (1) | NL171511C (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3877023A (en) * | 1973-05-21 | 1975-04-08 | Texas Instruments Inc | Antiglitch digital to analog converter system |
US3838296A (en) * | 1973-10-29 | 1974-09-24 | Nat Semiconductor Corp | Emitter coupled logic transistor circuit |
JPS5090225A (de) * | 1973-12-11 | 1975-07-19 | ||
JPS5090224A (de) * | 1973-12-11 | 1975-07-19 | ||
US3914620A (en) * | 1973-12-26 | 1975-10-21 | Motorola Inc | Decode circuitry for bipolar random access memory |
DE2538184C2 (de) * | 1975-08-27 | 1982-10-21 | Siemens AG, 1000 Berlin und 8000 München | Multiplexer für Datensignale mit Gigabitraten |
US4196358A (en) * | 1977-08-16 | 1980-04-01 | Fairchild Camera & Instrument Corporation | Analog multiplexer |
US4354266A (en) * | 1979-10-31 | 1982-10-12 | Gte Laboratories Incorporated | Multiplexor with decoding |
US4486880A (en) * | 1982-12-09 | 1984-12-04 | Motorola, Inc. | Output multiplexer having one gate delay |
US4568834A (en) * | 1983-09-02 | 1986-02-04 | The United States Of America As Represented By The Secretary Of The Army | High voltage solid state multiplexer |
US4613774A (en) * | 1984-07-09 | 1986-09-23 | Advanced Micro Devices, Inc. | Unitary multiplexer-decoder circuit |
US4695749A (en) * | 1986-02-25 | 1987-09-22 | Fairchild Semiconductor Corporation | Emitter-coupled logic multiplexer |
US5331216A (en) * | 1992-11-10 | 1994-07-19 | International Business Machines Corporation | High speed multiplexer |
US6137340A (en) * | 1998-08-11 | 2000-10-24 | Fairchild Semiconductor Corp | Low voltage, high speed multiplexer |
US6211721B1 (en) | 1998-12-28 | 2001-04-03 | Applied Micro Circuits Corporation | Multiplexer with short propagation delay and low power consumption |
US6566912B1 (en) * | 2002-04-30 | 2003-05-20 | Applied Micro Circuits Corporation | Integrated XOR/multiplexer for high speed phase detection |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL113096C (de) * | 1958-10-31 | |||
US3241078A (en) * | 1963-06-18 | 1966-03-15 | Honeywell Inc | Dual output synchronous detector utilizing transistorized differential amplifiers |
US3522443A (en) * | 1967-05-10 | 1970-08-04 | Rca Corp | Limiting network |
US3538348A (en) * | 1967-07-10 | 1970-11-03 | Motorola Inc | Sense-write circuits for coupling current mode logic circuits to saturating type memory cells |
US3535458A (en) * | 1967-07-24 | 1970-10-20 | Trw Inc | Analog multiplexing system using a separate comparator for each analog input |
US3550040A (en) * | 1968-05-31 | 1970-12-22 | Monsanto Co | Double-balanced modulator circuit readily adaptable to integrated circuit fabrication |
-
1970
- 1970-10-26 US US83999A patent/US3639781A/en not_active Expired - Lifetime
-
1971
- 1971-09-27 GB GB4489671A patent/GB1330576A/en not_active Expired
- 1971-10-04 CA CA124,358A patent/CA961183A/en not_active Expired
- 1971-10-14 AU AU34625/71A patent/AU452985B2/en not_active Expired
- 1971-10-15 NL NLAANVRAGE7114217,A patent/NL171511C/xx not_active IP Right Cessation
- 1971-10-21 DE DE2152444A patent/DE2152444C3/de not_active Expired
- 1971-10-21 FR FR7137899A patent/FR2113075A5/fr not_active Expired
- 1971-10-25 JP JP46084015A patent/JPS5215196B1/ja active Pending
- 1971-10-25 IT IT70495/71A patent/IT940044B/it active
Also Published As
Publication number | Publication date |
---|---|
US3639781A (en) | 1972-02-01 |
NL7114217A (de) | 1972-04-28 |
CA961183A (en) | 1975-01-14 |
FR2113075A5 (de) | 1972-06-23 |
JPS5215196B1 (de) | 1977-04-27 |
NL171511B (nl) | 1982-11-01 |
NL171511C (nl) | 1983-04-05 |
AU452985B2 (en) | 1974-09-19 |
GB1330576A (en) | 1973-09-19 |
IT940044B (it) | 1973-02-10 |
AU3462571A (en) | 1973-04-19 |
DE2152444C3 (de) | 1980-07-31 |
DE2152444A1 (de) | 1972-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2152444B2 (de) | Dreistufige logische Schaltung | |
DE3781462T2 (de) | Emittergekoppeltes logikgatter mit geschalteter impedanz. | |
DE2623507C3 (de) | Schaltungsanordnung für binäre Schaltvariable | |
DE2544974C3 (de) | Schaltkreis zur Realisierung logischer Funktionen | |
DE2225428C3 (de) | Inverterstufe mit einem Paar komplementärer Feldeffekttransistoren und damit aufgebautes Schieberegister | |
DE3627681A1 (de) | Ausgangsschaltung | |
DE3635761A1 (de) | Programmierbares logikfeld mit dynamischer cmos-logik | |
DE2510604C2 (de) | Integrierte Digitalschaltung | |
DE2946025C2 (de) | ||
DE2704840C2 (de) | Elektronisch veränderbarer logischer Schaltkreis mit Josephson-Elementen | |
DE102014101844B4 (de) | Spannungsgenerator, Schalter- und Datenwandlerschaltungen | |
DE1032787B (de) | Schaltmatrize | |
DE2230686A1 (de) | Speicheranordnung | |
DE3148410C2 (de) | Programmierbare Verknüpfungsschaltung | |
DE1814213C3 (de) | J-K-Master-Slave-Flipflop | |
DE2525690C3 (de) | Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik | |
DE69026648T2 (de) | Differenzverstärkerschaltung mit hoher Betriebsgeschwindigkeit | |
DE2426447C2 (de) | Komplementäre Transistorschaltung zur Durchführung boole'scher Verknüpfungen | |
DE1537236B2 (de) | Im Takt geschalteter ein und ruck stellbarer FUp Flop | |
DE3248133A1 (de) | Dreizustands-logikschaltung | |
DE3878276T2 (de) | Tri-state-ausgangsschaltung. | |
DE1287128B (de) | Logische Schaltung mit mehreren Stromlenkgattern | |
DE2552849C3 (de) | Logische Schaltung | |
DE1267249B (de) | Eingangstorschaltung fuer eine bistabile Speicherschaltung | |
DE2336143C2 (de) | Logische Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |