DE213971T1 - Programmierbare logische anordnung mit zusaetzlicher gatteranordnung und zusaetzlicher flexibilitaet der ausgangsumsteuerung. - Google Patents

Programmierbare logische anordnung mit zusaetzlicher gatteranordnung und zusaetzlicher flexibilitaet der ausgangsumsteuerung.

Info

Publication number
DE213971T1
DE213971T1 DE198686401085T DE86401085T DE213971T1 DE 213971 T1 DE213971 T1 DE 213971T1 DE 198686401085 T DE198686401085 T DE 198686401085T DE 86401085 T DE86401085 T DE 86401085T DE 213971 T1 DE213971 T1 DE 213971T1
Authority
DE
Germany
Prior art keywords
input
gates
output
signals
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE198686401085T
Other languages
English (en)
Inventor
John Portola Valley Ca 94025 Birkner
Albert San Jose Ca 95133 Chan
Andrew K.L. Milpitas Ca 95035 Chan
Hua Thye Los Altos Hills Ca 94022 Chua
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Monolithic Memories Inc
Original Assignee
Monolithic Memories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Monolithic Memories Inc filed Critical Monolithic Memories Inc
Publication of DE213971T1 publication Critical patent/DE213971T1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
    • H03K19/17712—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays one of the matrices at least being reprogrammable

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Claims (17)

Ansprüche
1. PLA (Programmierbare logische Anordnung) mit &eegr; Leitungen zur Übertragung von &eegr; Eingangssignalen, worin &eegr; eine ganze Zahl ist, einer ersten Anzahl von ODER-Gattern und einer zweiten Anzahl von ODER-Gattern, wobei jedes ODER-Gatter innerhalb der genannten zweiten Anzahl von ODER-Gattern eine Anzahl von Eingängen besitzt, die programmierbar mit einem Ausgang eines ODER-Gatters innerhalb der genannten ersten Anzahl von ODER-Gattern elektrisch verbunden sind, dadurch gekennzeichnet, daß die genannte PLA die Merkmale aufweist:
eine erste Anzahl von UND-Gattern, wobei jedes UND-Gatter innerhalb der genannten ersten Anzahl von UND-Gattern m Eingänge besitzt, worin m eine ganze Zahl und m > &eegr; ist,und jeder Eingang jedes UND-Gatters innerhalb der genannten ersten Anzahl von UND-Gattern programmierbar elektrisch mit den genannten &eegr; Leitungen verbunden ist; und
eine zweite Anzahl von UND-Gattern, wobei jedes UND-Gatter innerhalb der zweiten Anzahl von UND-Gattern eine Anzahl von Eingängen aufweist und jeder Eingang jedes UND-Gatters innerhalb der genannten zweiten Anzahl von UND-Gattern programmierbar mit einem UND-Gatter innerhalb der genannten ersten Anzahl
von UND-Gattern elekrisch verbunden ist und jeder Eingang jedes ODER-Gatters innerhalb der genannten ersten Anzahl von ODER-Gattern programmierbar mit dem Ausgang eines UND-Gatters innerhalb der genannten zweiten Anzahl von UND-Gattern elektrisch verbunden ist.
2. PLA mit einer ersten Anzahl von Leitungen zur Übertragung von Eingangssignalen, Mitteln zum Abgeben einer Anzahl von Zwischensignalen, die dem logischen Produkt einiger der genannten Eingangssignale entsprechen, einer zweiten Anzahl von Leitungen, Mitteln zum Abgeben einer Anzahl von Ausgangssignalen, die der logischen Summe einiger der genannten Zwischensignale entsprechen, wobei jedes der genannten Ausgangssignale in einer zugeordneten Leitung innerhalb der genannten zweiten Anzahl von Leitungen zur Verfügung gestellt wird, und mit einer Anzahl von Ausgangsanschlüssen, dadurch gekennzeichnet, daß die genannte PLA die Merkmale aufweist:
eine dritte Anzahl von Leitungen, wobei jeder Ausgangsanschluß programmierbar mit jeder Leitung innerhalb der dritten Anzahl von Leitungen elektrisch verbunden ist und jede Leitung innerhalb
der genannten dritten Anzahl von Leitungen programmierbar mit der genannten zweiten Anzahl von Leitungen elektrisch verbunden ist.
3. PLA nach Anspruch 2, außerdem dadurch gekennzeichnet, daß sie eine Anzahl von Flip-Flops besitzt, daß jedes Flip-Flop einen Ausgang besitzt, der programmierbar mit einem
zugehörigen Anschluß der genannten Ausgangsanschlüsse elektrisch verbunden ist, daß jedes Flip-Flop einen Eingang besitzt, der programmierbar mit jeder der genannten Leitungen innerhalb der genannten dritten Anzahl von Leitungen elektrisch verbunden ist, und daß jeder Flip-Flop-Eingang auch programmierbar elektrisch so geschaltet ist, daß er ein zugehöriges Ausgangssignal innerhalb der genannten Anzahl von Ausgangssignalen erhält.
4. PLA nach Anspruch 3, außerdem dadurch gekennzeichnet, daß sie einen Puffer zum Abgeben eines der genannten Eingangssignale aufweist, welcher genannte Puffer einen Eingang besitzt, der programmierbar mit zumindest zweien der genannten Ausgangsanschlüsse elektrisch verbunden ist.
5. PLA nach Anspruch 3, außerdem dadurch gekennzeichnet, daß sie die Merkmale aufweist:
einen Eingangsanschluß für den Empfang eines Eingangssignals und
einen Puffer mit einem Eingang, der programmierbar mit dem genannten Eingangsanschluß elektrisch verbunden und programmierbar mit einem der genannten Ausgangsanschlüsse elektrisch verbunden ist, wobei der genannte Puffer zumindest eines der genannten Eingangssignale abgibt.
6. PLA nach Anspruch 5, außerdem dadurch gekennzeichnet, daß jedes der genannten Flip-Flops einen Takteingang aufweist, der mit dem genannten Eingangsanschluß verbunden ist.
7. PLA nach Anspruch 5, außerdem dadurch gekennzeichnet, daß jede der genannten Leitungen innerhalb der genannten zweiten Anzahl von Leitungen programmierbar mit einem zugehörigen Drei- -Zustände-Puffer elektrisch verbunden ist, daß jeder zugehörige Drei-Zustände-Puffer einen Ausgang aufweist, der programmierbar mit einem zugehörigen Ausgangsanschluß elektrisch verbunden ist, und daß jeder zugehörige Drei-Zustände-Puffer eine Drei-Zustände-Steuerleitung besitzt, die mit dem genannten Eingangsanschluß verbunden ist.
8. PLA mit einer Gruppe von &eegr; Leitungen für die Übertragung von &eegr; Eingangssignalen, worin &eegr; eine ganze Zahl ist, und einer Anzahl von ODER-Gattern, wobei jedes ODER-Gatter innerhalb der genannten Anzahl von ODER-Gattern eine Anzahl von ODER-Gatter-Eingängen besitzt, außerdem dadurch gekennzeichnet, daß die genannte PLA die Merkmale aufweist:
eine erste Anzahl von UND-Gattern, wobei jedes UND-Gatter innerhalb der ersten Anzahl m Eingänge aufweist, worin m eine ganze Zahl und m < &eegr; ist und jeder Eingang mit zumindest
einer der genannten &eegr; Leitungen verbunden ist; und eine zweite Anzahl von UND-Gattern, wobei jedes UND-Gatter innerhalb der genannten zweiten Anzahl eine Anzahl von UND-Gatter-Eingängen besitzt, jeder Eingang innerhalb der genannten Anzahl von UND-Gatter-Eingängen mit dem Ausgang eines der UND-Gatter innerhalb der ersten Anzahl von UND-Gattern verbunden ist, jedes UND-Gatter innerhalb der genannten ersten Anzahl von UND-Gattern mit zumindest zwei UND-Gattern innerhalb der genannten zweiten Anzahl von UND-Gattern verbunden ist und jeder ODER-Gatter-Eingang mit dem Ausgang eines der genannten UND-Gatter innerhalb der zweiten Anzahl von UND-Gattern verbunden ist.
9. PLA mit einer Gruppe von &eegr; Leitungen, von denen jede Leitung ein Eingangssignal überträgt, worin &eegr; eine ganze-Zahl ist, und einer Anzahl von ODER-Gattern, wobei jedes ODER-Gatter innerhalb der genannten Anzahl von ODER-Gattern eine Anzahl von ODER-Gatter-Eingängen besitzt, dadurch gekennzeichnet, daß die genannte PLA die Merkmale aufweist:
eine erste Anzahl von UND-Gattern, wobei jedes UND-Gatter innerhalb der genannten ersten Anzahl von UND-Gattern m Eingänge besitzt, worin m eine ganze Zahl und m < &eegr; ist und jeder Eingang programmierbar mit zumindest einer der genannten &eegr; Leitungen elektrisch verbunden ist;
eine zweite Anzahl von UND-Gattern, wobei jedes UND-Gatter innerhalb der genannten zweiten Anzahl eine Anzahl von
UND-Gatter-Eingängen besitzt, jeder UND-Gatter-Eingang innerhalb der genannten Anzahl von UND-Gatter-Eingängen programmierbar mit einem Ausgang eines der UND-Gatter innerhalb der genannten ersten Anzahl von UND-Gattern elektrisch 'verbundden ist, jedes UND-Gatter innerhalb der genannten ersten Anzahl einen Ausgang besitzt, der programmierbar mit zumindest zwei UND-Gattern innerhalb der genannten zweiten Anzahl von UND-Gattern elektrisch verbunden ist, jeder ODER-Gatter-Eingang mit dem Ausgang eines der genannten UND-Gatter innerhalb der genannten zweiten Anzahl von UND-Gattern verbunden ist.
10. PLA mit einer Anzahl von Eingangsleitungen zur Übertragung von Eingangssignalen, Mitteln zum Abgeben einer Anzahl von Zwischensignalen, die dem logischen Produkt einiger der genannten Eingangssignale entsprechen, Mitteln zum Erzeugen einer Gruppe von Ausgangssignalen, die der logischen Summe einiger der genannten Zwischensignale entsprechen, und einer Anzahl von Ausgangsanschlüssen, die so geschaltet sind, daß sie die genannten Ausgangssignale erhalten, außerdem dadurch gekennzeichnet, daß die genannte PLA die Merkmale aufweist:
eine Mehrzahl von Puffern, von denen jeder Puffer einen Eingang besitzt, der programmierbar mit zwei der genannten Ausgangsanschlüsse elektrisch verbunden ist, wobei jeder Puffer eines der genannten Eingangssignale abgibt.
11. PLA nach Anspruch 10, außerdem dadurch gekennzeichnet, daß sie eine Anzahl von Flip-Flops aufweist, die so geschaltet sind, daß sie ein zugehöriges Signal der genannten Ausgangssignale speichern, daß jedes Flip-Flop mit einem der genannten Ausgangsanschlüsse verbunden ist und daß "jedes Flip- -Flop programmierbar den logischen Kehrwert des genannten gespeicherten Signals einem zugehörigen Puffer der genannten Puffer elektrisch abgibt.
12. PLA mit einer Anzahl von Eingangsleitungen zur Übertragung von Eingangssignalen, Mitteln zum Erzeugen einer Anzahl von Zwischensignalen, die dem logischen Produkt einiger der genannten Eingangssignale entsprechen, Mitteln zum Erzeugen einer Anzahl von Ausgangssignalen, die der logischen Summe einiger der genannten Zwischensignale entsprechen, einem Eingangsanschluß und einem Drei-Zustände-Puffer, der einen Eingang besitzt, der so geschaltet ist, daß er eines der genannten Ausgangssignale erhält, wobei der genannte Drei-Zustände-Puffer eine Drei-Zustände-Steuerleitung besitzt, die mit dem genannten Eingangsanschluß verbunden ist, außerdem dadurch gekennzeichnet, daß die genannte PLA die Merkmale aufweist:
einen zweiten Puffer mit einem Ausgang, der mit einer der genannten Eingangsleitungen verbunden ist, wobei der genannte zweite Puffer einen Puffereingang besitzt, der programmierbar mit
dem genannten Eingangsanschluß elektrisch verbunden und zum Empfangen eines der genannten Ausgangssignale auch programmierbar elektrisch geschaltet ist.
13. PLA nach Anspruch 12, außerdem dadurch gekennzeichnet, daß sie eine Anzahl von Drei-Zustände-Puffern besitzt, daß jeder der genannten Drei-Zustände-Puffer innerhalb der genannten Anzahl von Drei-Zustände-Puffern einen Eingang besitzt, der zum Empfangen eines der genannten Ausgangssignale
geschaltet ist, und daß jeder Drei-Zustände-Puffer innerhalb der genannten Anzahl von Drei-Zustände-Puffern eine Drei-Zustände-Steuerleitung besitzt, die mit dem genannten Eingangsanschluß verbunden ist.
14. PLA mit einer Anzahl von Eingangsleitungen zum Übertragen von Eingangssignalen, Mitteln zum Erzeugen einer Anzahl von Zwischensignalen, die dem logischen Produkt einiger der genannten Eingangssignale entsprechen, Mitteln zum Erzeugen einer Anzahl von Ausgangssignalen die der logischen Summe einiger der genannten Zwischensignale entsprechen, einem Eingangsanschluß und einem Drei-Zustände-Puffer mit einem Eingang, der zum Empfangen eines der genannten Ausgangssignale programmierbar elektrisch geschaltet ist, wobei der genannte Drei-Zustände-Puffer
eine Drei-Zustände- Steuerleitung besitzt, die programmierbar elektrisch mit dem genannten Eingangsanschluß verbunden ist, außerdem dadurch gekennzeichnet, daß die genannte PLA die Merkmale aufweist:
einen zweiten Puffer mit einem Ausgang, der mit einher der genannten Eingangsleitungen verbunden ist, wobei der genannte zweite Puffer einen Puffereingang besitzt, der programmierbar elektrisch mit dem genannten Eingangsanschluß verbunden und
zum Emnpfangen eines der genannten Ausgangssignale auch programmierbar elektrisch geschaltet ist.
15. PLA mit einer Anzahl von Eingangsleitungen zur Übertragung von Eingangssignalen, Mitteln zum Erzeugen einer Anzahl von Zwischensignalen, die dem logischen Produkt einiger der genannten Ausgangssignale entsprechen, Mitteln zum Erzeugen einer Anzahl von Ausgangssignalen, die der logischen Summe einiger der genannten Zwischensignale entsprechen, einem Eingangsanschluß und einem Flip-Flop, das so geschaltet ist, daß es eines der genannten Ausgangssignale speichert, wobei das genannte Flip-Flop einen Takteingang besitzt, der mit dem genannten Eingangsanschluß verbunden ist, dadurch gekennzeichnet, daß die genanne PLA die Merkmale aufweist:
einen Puffer mit einem Ausgang, der mit einer der genannten Eingangsleitungen verbunden ist, wobei der genannte Puffer einen Puffereingang besitzt, der programmierbar elektrisch mit dem genannten Eingangsanschluß verbunden und zum Empfangen eines der genannten Ausgangssignale auch programmierbar elektrisch geschaltet ist.
16. PLA nach Anspruch 15, außerdem dadurch gekennzeichnet, daß sie eine Anzahl von Flip-Flops aufweist, die so geschaltet sind, daß sie ein zugehöriges Signal der genannten Ausgangssignale speichern, und daß jedes Flip-Flop innerhalb der genannten Anzahl von Flip-Flops einen Takteingang aufweist, der mit dem genannten Eingangsanschluß verbunden ist.
17. PLA mit einer Anzahl von Eingangsleitungen zur Übertragung von Eingangssignalen, Mitteln zum Erzeugen einer Anzahl von Zwischensignalen, die dem logischen Produkt einiger der genannten Eingangssignale entsprechen, Mitteln zum Erzeugen einer Anzahl von Ausgangssignalen, die der logischen Summe einiger der genannten Zwischensignale entsprechen, einem Eingangsanschluß, einem Flip-Flop, das programmierbar elektrisch so geschaltet ist, daß es eines der genannten Ausgangssignale speichert, wobei das genannte Flip-Flop einen Takteingang
besitzt, der mit dem genannten Eingangsanschluß verbunden ist, dadurch gekennzeichnet, daß die genannte PLA außerdem die Merkmale aufweist:
einen Puffer mit einem Ausgang, der mit einer der genannten Eingangsleitungen verbunden ist, wobei der genannte Puffer einen Puffereingang aufweist, der programmierbar elektrisch mit dem genannten Eingangsanschluß verbunden und zum Empfangen eines der genannten Ausgangssignale auch programmierbar elektrisch geschaltet ist.
DE198686401085T 1985-08-12 1986-05-22 Programmierbare logische anordnung mit zusaetzlicher gatteranordnung und zusaetzlicher flexibilitaet der ausgangsumsteuerung. Pending DE213971T1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/765,038 US4758746A (en) 1985-08-12 1985-08-12 Programmable logic array with added array of gates and added output routing flexibility

Publications (1)

Publication Number Publication Date
DE213971T1 true DE213971T1 (de) 1988-04-28

Family

ID=25072469

Family Applications (2)

Application Number Title Priority Date Filing Date
DE198686401085T Pending DE213971T1 (de) 1985-08-12 1986-05-22 Programmierbare logische anordnung mit zusaetzlicher gatteranordnung und zusaetzlicher flexibilitaet der ausgangsumsteuerung.
DE8686401085T Expired - Fee Related DE3687383T2 (de) 1985-08-12 1986-05-22 Programmierbare logische anordnung mit zusaetzlicher gatteranordnung und zusaetzlicher flexibilitaet der ausgangsumsteuerung.

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE8686401085T Expired - Fee Related DE3687383T2 (de) 1985-08-12 1986-05-22 Programmierbare logische anordnung mit zusaetzlicher gatteranordnung und zusaetzlicher flexibilitaet der ausgangsumsteuerung.

Country Status (4)

Country Link
US (1) US4758746A (de)
EP (1) EP0213971B1 (de)
JP (1) JP2617447B2 (de)
DE (2) DE213971T1 (de)

Families Citing this family (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151623A (en) * 1985-03-29 1992-09-29 Advanced Micro Devices, Inc. Programmable logic device with multiple, flexible asynchronous programmable logic blocks interconnected by a high speed switch matrix
US5225719A (en) * 1985-03-29 1993-07-06 Advanced Micro Devices, Inc. Family of multiple segmented programmable logic blocks interconnected by a high speed centralized switch matrix
US4763020B1 (en) * 1985-09-06 1997-07-08 Ricoh Kk Programmable logic device having plural programmable function cells
US4876640A (en) * 1986-02-07 1989-10-24 Advanced Micro Devices, Inc. Logic controller having programmable logic "and" array using a programmable gray-code counter
US5367208A (en) * 1986-09-19 1994-11-22 Actel Corporation Reconfigurable programmable interconnect architecture
US5477165A (en) * 1986-09-19 1995-12-19 Actel Corporation Programmable logic module and architecture for field programmable gate array device
JPS6482819A (en) * 1987-09-25 1989-03-28 Toshiba Corp Programmable logic array
EP0310377B1 (de) * 1987-10-02 1992-06-10 Kawasaki Steel Corporation Programmierbare Eingangs-/Ausgangsschaltung
EP0317287B1 (de) * 1987-11-20 1992-11-11 Kawasaki Steel Corporation Programmierbare logische Vorrichtung
US4847612A (en) * 1988-01-13 1989-07-11 Plug Logic, Inc. Programmable logic device
US4912342A (en) * 1988-05-05 1990-03-27 Altera Corporation Programmable logic device with array blocks with programmable clocking
US4871930A (en) * 1988-05-05 1989-10-03 Altera Corporation Programmable logic device with array blocks connected via programmable interconnect
JP2548301B2 (ja) * 1988-05-25 1996-10-30 富士通株式会社 プログラマブル論理回路装置
US4965472A (en) * 1988-08-11 1990-10-23 Cypress Semiconductor Corp. Programmable high speed state machine with sequencing capabilities
US4879481A (en) * 1988-09-02 1989-11-07 Cypress Semiconductor Corporation Dual I/O macrocell for high speed synchronous state machine
US5023484A (en) * 1988-09-02 1991-06-11 Cypress Semiconductor Corporation Architecture of high speed synchronous state machine
US4894563A (en) * 1988-10-11 1990-01-16 Atmel Corporation Output macrocell for programmable logic device
US4914322A (en) * 1988-12-16 1990-04-03 Advanced Micro Devices, Inc. Polarity option control logic for use with a register of a programmable logic array macrocell
US5021689A (en) * 1989-01-19 1991-06-04 National Semiconductor Corp. Multiple page programmable logic architecture
US5081375A (en) * 1989-01-19 1992-01-14 National Semiconductor Corp. Method for operating a multiple page programmable logic device
US4942319A (en) * 1989-01-19 1990-07-17 National Semiconductor Corp. Multiple page programmable logic architecture
JP2566005B2 (ja) * 1989-03-03 1996-12-25 株式会社東芝 入力切換装置
US5047672A (en) * 1989-03-31 1991-09-10 Texas Instruments Incorporated ECL/TTL conversion circuit and translation programmable array logic
US5489857A (en) * 1992-08-03 1996-02-06 Advanced Micro Devices, Inc. Flexible synchronous/asynchronous cell structure for a high density programmable logic device
US5457409A (en) * 1992-08-03 1995-10-10 Advanced Micro Devices, Inc. Architecture of a multiple array high density programmable logic device with a plurality of programmable switch matrices
US5027011A (en) * 1989-10-31 1991-06-25 Sgs-Thomson Microelectronics, Inc. Input row drivers for programmable logic devices
US5028821A (en) * 1990-03-01 1991-07-02 Plus Logic, Inc. Programmable logic device with programmable inverters at input/output pads
US5204555A (en) * 1990-04-05 1993-04-20 Gazelle Microcircuits, Inc. Logic array having high frequency internal clocking
US5198705A (en) * 1990-05-11 1993-03-30 Actel Corporation Logic module with configurable combinational and sequential blocks
KR930004033B1 (ko) * 1990-08-09 1993-05-19 현대전자산업 주식회사 프로그래머블 로직소자의 입력/출력 마크로셀
US5245226A (en) * 1991-02-25 1993-09-14 Lattice Semiconductor Corporation Output logic macrocell
US5122685A (en) * 1991-03-06 1992-06-16 Quicklogic Corporation Programmable application specific integrated circuit and logic cell therefor
US5416367A (en) * 1991-03-06 1995-05-16 Quicklogic Corporation Programmable application specific integrated circuit and logic cell therefor
US5338982A (en) * 1991-03-29 1994-08-16 Kawasaki Steel Corporation Programmable logic device
US5121006A (en) * 1991-04-22 1992-06-09 Altera Corporation Registered logic macrocell with product term allocation and adjacent product term stealing
US5220214A (en) * 1991-04-22 1993-06-15 Altera Corporation Registered logic macrocell with product term allocation and adjacent product term stealing
US5861760A (en) 1991-04-25 1999-01-19 Altera Corporation Programmable logic device macrocell with improved capability
US5268598A (en) * 1991-04-25 1993-12-07 Altera Corporation High-density erasable programmable logic device architecture using multiplexer interconnections
US5384499A (en) * 1991-04-25 1995-01-24 Altera Corporation High-density erasable programmable logic device architecture using multiplexer interconnections
US5130574A (en) * 1991-05-06 1992-07-14 Lattice Semiconductor Corporation Programmable logic device providing product term sharing and steering to the outputs of the programmable logic device
US5191243A (en) * 1991-05-06 1993-03-02 Lattice Semiconductor Corporation Output logic macrocell with enhanced functional capabilities
US5204556A (en) * 1991-05-06 1993-04-20 Lattice Semiconductor Corporation Programmable interconnect structure for logic blocks
US5153462A (en) * 1991-05-21 1992-10-06 Advanced Micro Devices, Inc. Programmable logic device incorporating voltage comparator
US5189320A (en) * 1991-09-23 1993-02-23 Atmel Corporation Programmable logic device with multiple shared logic arrays
US5250859A (en) * 1991-09-27 1993-10-05 Kaplinsky Cecil H Low power multifunction logic array
US5359242A (en) * 1993-01-21 1994-10-25 Altera Corporation Programmable logic with carry-in/carry-out between logic blocks
US5231312A (en) * 1992-03-12 1993-07-27 Atmel Corporation Integrated logic circuit with functionally flexible input/output macrocells
US5235221A (en) * 1992-04-08 1993-08-10 Micron Technology, Inc. Field programmable logic array with speed optimized architecture
US5300830A (en) * 1992-05-15 1994-04-05 Micron Semiconductor, Inc. Programmable logic device macrocell with an exclusive feedback and exclusive external input lines for registered and combinatorial modes using a dedicated product term for control
US5287017A (en) * 1992-05-15 1994-02-15 Micron Technology, Inc. Programmable logic device macrocell with two OR array inputs
US5220215A (en) * 1992-05-15 1993-06-15 Micron Technology, Inc. Field programmable logic array with two or planes
US5331227A (en) * 1992-05-15 1994-07-19 Micron Semiconductor, Inc. Programmable logic device macrocell with an exclusive feedback line and an exclusive external input line
US5384500A (en) * 1992-05-15 1995-01-24 Micron Semiconductor, Inc. Programmable logic device macrocell with an exclusive feedback and an exclusive external input line for a combinatorial mode and accommodating two separate programmable or planes
US5298803A (en) * 1992-07-15 1994-03-29 Micron Semiconductor, Inc. Programmable logic device having low power microcells with selectable registered and combinatorial output signals
US5646547A (en) * 1994-04-28 1997-07-08 Xilinx, Inc. Logic cell which can be configured as a latch without static one's problem
US5386154A (en) * 1992-07-23 1995-01-31 Xilinx, Inc. Compact logic cell for field programmable gate array chip
US5365125A (en) * 1992-07-23 1994-11-15 Xilinx, Inc. Logic cell for field programmable gate array having optional internal feedback and optional cascade
US5331226A (en) * 1992-07-23 1994-07-19 Xilinx, Inc. Logic cell for field programmable gate array having optional input inverters
DE4224804C1 (de) * 1992-07-27 1994-01-13 Siemens Ag Programmierbare logische Schaltungsanordnung
EP0653123A4 (de) * 1992-07-29 1995-12-20 Xilinx Inc Logische zelle für benutzerprogrammierbares gatterfeld mit optionalen eingangsinvertern.
EP0584910B1 (de) * 1992-08-03 1996-09-04 Advanced Micro Devices, Inc. Programmierbare logische Vorrichtung
US5309046A (en) * 1992-09-30 1994-05-03 Intel Corporation Apparatus and method for product term allocation in programmable logic
US5341045A (en) * 1992-11-06 1994-08-23 Intel Corporation Programmable input buffer
US5357153A (en) * 1993-01-28 1994-10-18 Xilinx, Inc. Macrocell with product-term cascade and improved flip flop utilization
US5324998A (en) * 1993-02-10 1994-06-28 Micron Semiconductor, Inc. Zero power reprogrammable flash cell for a programmable logic device
US5315177A (en) * 1993-03-12 1994-05-24 Micron Semiconductor, Inc. One time programmable fully-testable programmable logic device with zero power and anti-fuse cell architecture
JPH06276086A (ja) * 1993-03-18 1994-09-30 Fuji Xerox Co Ltd フィールドプログラマブルゲートアレイ
US5362999A (en) * 1993-03-18 1994-11-08 Xilinx, Inc. EPLD chip with hybrid architecture optimized for both speed and flexibility
US5311080A (en) * 1993-03-26 1994-05-10 At&T Bell Laboratories Field programmable gate array with direct input/output connection
US5350954A (en) * 1993-03-29 1994-09-27 Altera Corporation Macrocell with flexible product term allocation
US5473266A (en) * 1993-04-19 1995-12-05 Altera Corporation Programmable logic device having fast programmable logic array blocks and a central global interconnect array
DE69315060D1 (de) * 1993-04-29 1997-12-11 Ibm Schaltung zum Hoch- und Herunterlegen mit Primäreingang für die Prüfbarkeit logischer Netzwerke
US5497107A (en) * 1993-05-13 1996-03-05 Texas Instruments Incorporated Multiple, selectable PLAS having shared inputs and outputs
US5381058A (en) * 1993-05-21 1995-01-10 At&T Corp. FPGA having PFU with programmable output driver inputs
US5399922A (en) * 1993-07-02 1995-03-21 Altera Corporation Macrocell comprised of two look-up tables and two flip-flops
US5410194A (en) * 1993-08-11 1995-04-25 Xilinx, Inc. Asynchronous or synchronous load multifunction flip-flop
US5506517A (en) * 1993-09-01 1996-04-09 Lattice Semiconductor Corporation Output enable structure and method for a programmable logic device
US5467029A (en) * 1993-10-28 1995-11-14 Cypress Semiconductor Corp. OR array architecture for a programmable logic device
US5414376A (en) * 1993-12-28 1995-05-09 Micron Semiconductor, Inc. Programmable logic device macrocell having exclusive lines for feedback and external input, and a node which is selectively shared for registered output and external input
US5504439A (en) * 1994-04-01 1996-04-02 Xilinx, Inc. I/O interface cell for use with optional pad
US5600267A (en) * 1994-06-24 1997-02-04 Cypress Semiconductor Corporation Apparatus for a programmable CML to CMOS translator for power/speed adjustment
JP2001520812A (ja) * 1994-09-26 2001-10-30 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 組合されたプログラム可能論理アレーとアレー論理
US5568066A (en) * 1994-11-17 1996-10-22 Advanced Micro Devices, Inc. Sense amplifier and or gate for a high density programmable logic device
US5602494A (en) * 1995-03-09 1997-02-11 Honeywell Inc. Bi-directional programmable I/O cell
US5489856A (en) * 1995-03-24 1996-02-06 The United States Of America As Represented By The Director Of The National Security Agency Laser-programmable clocked-logic integrated-circuit
US5625301A (en) * 1995-05-18 1997-04-29 Actel Corporation Flexible FPGA input/output architecture
US5563529A (en) * 1995-05-26 1996-10-08 Xilinx, Inc. High speed product term allocation structure supporting logic iteration after committing device pin locations
US5969539A (en) * 1995-05-26 1999-10-19 Xilinx, Inc. Product term exporting mechanism and method improvement in an EPLD having high speed product term allocation structure
US5781030A (en) * 1995-06-02 1998-07-14 Advanced Micro Devices, Inc. Programmable uniform symmetrical distribution logic allocator for a high-density complex PLD
US6531890B1 (en) 1995-06-02 2003-03-11 Lattice Semiconductor Corporation Programmable optimized-distribution logic allocator for a high-density complex PLD
US5818254A (en) * 1995-06-02 1998-10-06 Advanced Micro Devices, Inc. Multi-tiered hierarchical high speed switch matrix structure for very high-density complex programmable logic devices
US5617041A (en) * 1995-06-02 1997-04-01 Xilinx, Inc. Method and apparatus for reducing coupling switching noise in interconnect array matrix
US5521529A (en) * 1995-06-02 1996-05-28 Advanced Micro Devices, Inc. Very high-density complex programmable logic devices with a multi-tiered hierarchical switch matrix and optimized flexible logic allocation
US6028446A (en) * 1995-06-06 2000-02-22 Advanced Micro Devices, Inc. Flexible synchronous and asynchronous circuits for a very high density programmable logic device
US5723984A (en) * 1996-06-07 1998-03-03 Advanced Micro Devices, Inc. Field programmable gate array (FPGA) with interconnect encoding
EP0830735B1 (de) * 1995-06-09 2000-11-08 Advanced Micro Devices, Inc. Anwenderprogrammierbares gatterfeld (fpga) mit kodierter verbindundsstruktur
US5610536A (en) * 1995-09-26 1997-03-11 Xilinx, Inc. Macrocell architecture with high speed product terms
US5600264A (en) * 1995-10-16 1997-02-04 Xilinx, Inc. Programmable single buffered six pass transistor configuration
US5773994A (en) * 1995-12-15 1998-06-30 Cypress Semiconductor Corp. Method and apparatus for implementing an internal tri-state bus within a programmable logic circuit
US5848285A (en) * 1995-12-26 1998-12-08 Cypress Semiconductor Corporation Macrocell having a dual purpose input register for use in a logic device
US5760719A (en) * 1995-12-29 1998-06-02 Cypress Semiconductor Corp. Programmable I/O cell with data conversion capability
US5869982A (en) * 1995-12-29 1999-02-09 Cypress Semiconductor Corp. Programmable I/O cell with data conversion capability
US5786710A (en) * 1995-12-29 1998-07-28 Cypress Semiconductor Corp. Programmable I/O cell with data conversion capability
US5811989A (en) * 1995-12-29 1998-09-22 Cypress Semiconductor Corp. Programmable I/O cell with data conversion capability
US5917337A (en) * 1995-12-29 1999-06-29 Cypress Semiconductor Corp. Programmable I/O cell with data conversion capability
US5686844A (en) * 1996-05-24 1997-11-11 Microchip Technology Incorporated Integrated circuit pins configurable as a clock input pin and as a digital I/O pin or as a device reset pin and as a digital I/O pin and method therefor
US5900742A (en) * 1996-06-21 1999-05-04 Quicklogic Corporation Interface cell for a programmable integrated circuit employing antifuses
US5936426A (en) * 1997-02-03 1999-08-10 Actel Corporation Logic function module for field programmable array
GB2330992A (en) * 1997-11-03 1999-05-05 Nokia Mobile Phones Ltd Channel estimation in a variable data rate communication system
US6069488A (en) * 1997-11-14 2000-05-30 Xilinx, Inc. Programmable logic device with versatile exclusive or architecture
US6229336B1 (en) 1998-05-21 2001-05-08 Lattice Semiconductor Corporation Programmable integrated circuit device with slew control and skew control
US6255847B1 (en) 1998-05-21 2001-07-03 Lattice Semiconductor Corporation Programmable logic device
US6212591B1 (en) 1999-04-02 2001-04-03 Cradle Technologies Configurable I/O circuitry defining virtual ports
US6259273B1 (en) * 1999-06-15 2001-07-10 Ict Acquisition Corp. Programmable logic device with mixed mode programmable logic array
US6246258B1 (en) 1999-06-21 2001-06-12 Xilinx, Inc. Realizing analog-to-digital converter on a digital programmable integrated circuit
JP2002340978A (ja) * 2001-05-10 2002-11-27 Canon Inc 出力制御回路および出力制御方法
US6765408B2 (en) * 2002-02-11 2004-07-20 Lattice Semiconductor Corporation Device and method with generic logic blocks
US7796464B1 (en) 2003-06-27 2010-09-14 Cypress Semiconductor Corporation Synchronous memory with a shadow-cycle counter
JP4746969B2 (ja) * 2005-11-24 2011-08-10 Ｎｅｘｔ Ｉ＆Ｄ株式会社 ツイストドリル
US7893772B1 (en) 2007-12-03 2011-02-22 Cypress Semiconductor Corporation System and method of loading a programmable counter
US8661394B1 (en) 2008-09-24 2014-02-25 Iowa State University Research Foundation, Inc. Depth-optimal mapping of logic chains in reconfigurable fabrics
US8438522B1 (en) 2008-09-24 2013-05-07 Iowa State University Research Foundation, Inc. Logic element architecture for generic logic chains in programmable devices
US8242802B2 (en) * 2009-04-14 2012-08-14 Via Technologies, Inc. Location-based bus termination for multi-core processors
WO2017019714A1 (en) 2015-07-27 2017-02-02 Power Down Semiconductor Llc A low power decoder using resonant drive circuitry
TWI661676B (zh) * 2018-08-01 2019-06-01 新唐科技股份有限公司 可程式陣列邏輯
US11784648B2 (en) 2021-06-02 2023-10-10 Power Down Semiconductor, Inc. Low power interconnect using resonant drive circuitry

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3818252A (en) * 1971-12-20 1974-06-18 Hitachi Ltd Universal logical integrated circuit
US3936812A (en) * 1974-12-30 1976-02-03 Ibm Corporation Segmented parallel rail paths for input/output signals
US4124899A (en) * 1977-05-23 1978-11-07 Monolithic Memories, Inc. Programmable array logic circuit
FR2401561A1 (fr) * 1977-08-26 1979-03-23 Baranik Jury Matrice de commutation et dispositif de commande programmee de mecanismes a organes d'execution electriques et electromecaniques incorporant ladite matrice
JPS5483341A (en) * 1977-12-15 1979-07-03 Nec Corp Digital integrated circuit
US4177452A (en) * 1978-06-05 1979-12-04 International Business Machines Corporation Electrically programmable logic array
JPS57824A (en) * 1980-05-31 1982-01-05 Matsushita Electric Works Ltd Breaker with arc gas barrier
FR2493641A1 (fr) * 1980-11-03 1982-05-07 Efcis Reseau logique integre a programmation electrique simplifiee
US4377849A (en) * 1980-12-29 1983-03-22 International Business Machines Corporation Macro assembler process for automated circuit design
US4422072A (en) * 1981-07-30 1983-12-20 Signetics Corporation Field programmable logic array circuit
US4506341A (en) * 1982-06-10 1985-03-19 International Business Machines Corporation Interlaced programmable logic array having shared elements
US4488230A (en) * 1982-12-08 1984-12-11 At&T Bell Laboratories Programmed logic array with external signals introduced between its AND plane and its OR plane
US4577190A (en) * 1983-04-11 1986-03-18 At&T Bell Laboratories Programmed logic array with auxiliary pull-up means to increase precharging speed
US4642487A (en) * 1984-09-26 1987-02-10 Xilinx, Inc. Special interconnect for configurable logic array

Also Published As

Publication number Publication date
DE3687383T2 (de) 1993-04-29
EP0213971A3 (en) 1988-12-14
DE3687383D1 (de) 1993-02-11
US4758746A (en) 1988-07-19
JP2617447B2 (ja) 1997-06-04
EP0213971A2 (de) 1987-03-11
EP0213971B1 (de) 1992-12-30
JPS6239913A (ja) 1987-02-20

Similar Documents

Publication Publication Date Title
DE213971T1 (de) Programmierbare logische anordnung mit zusaetzlicher gatteranordnung und zusaetzlicher flexibilitaet der ausgangsumsteuerung.
DE3784407T2 (de) Flipflop-schaltung.
DE3875909T2 (de) Programmierbare logische vorrichtung.
DE69128244T2 (de) Programmierbare logische schaltung mit programmierbaren invertern an den eingangs-/ausgangsanschlüssen
DE3832113C2 (de)
DE3888150T2 (de) Optische Vermittlung.
DE3850162T2 (de) Rahmensynchronisierungsapparat.
DE69003891T2 (de) Testvorrichtung für gedruckte Schaltungskarten und ihre Anwendung für das Testen von gedruckten Schaltungskarten, in Form einer Multiplex-Demultiplexeinrichtung für numerische Signale.
DE3715237A1 (de) Mit bereichsteilung arbeitender analog/digital-wandler
DE19603469A1 (de) Taktsignal-Modellierungsschaltung
DE69023942T2 (de) Verfahren zur Umwandlung in beiden Richtungen zwischen mehreren N-synchronen seriellen Bitströmen und einem parallelen Zeitmultiplex-Format.
DE3719181A1 (de) Finite zustandsmaschine
DE3850808T2 (de) Erzeugung von Taktimpulsen.
DE3743586C2 (de)
DE3543471C1 (de) In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen
DE3850547T2 (de) Speicher mit eingebautem Logik-LSI und Verfahren zum LSI-Prüfen.
DE69519526T2 (de) Pulserzeugung
DE60214411T2 (de) Parallel/Seriell-Wandler
DE3782538T2 (de) Mehrstufiges elektrisches signalverarbeitungsgeraet.
DE19581595C2 (de) Signalübertragungsvorrichtung mit mehreren LSIs
DE4120903C2 (de) Verzögerungsschaltung
DE2038123B2 (de) Schaltungsanordnung zur logischen verknuepfung
DE2230597C3 (de) Anordnung zur Erzeugung zweier zueinander hilberttransformierter Signale
DE69307398T2 (de) Programmierbare logische Zelle
DE2656595C3 (de) Ladungsverschiebende Halbleiteranordnung