JPS6239913A - プログラム可能論理列 - Google Patents
プログラム可能論理列Info
- Publication number
- JPS6239913A JPS6239913A JP61075409A JP7540986A JPS6239913A JP S6239913 A JPS6239913 A JP S6239913A JP 61075409 A JP61075409 A JP 61075409A JP 7540986 A JP7540986 A JP 7540986A JP S6239913 A JPS6239913 A JP S6239913A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- gates
- gate
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
- H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
- H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
- H03K19/17712—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays one of the matrices at least being reprogrammable
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はデジタル積分回路に関し、より詳細に言えば、
プログラム可能論理列（Ｐｌ、Ａ＞積分回路に関する。
プログラム可能論理列（Ｐｌ、Ａ＞積分回路に関する。
〈従来の技術〉
１９８３ｆｆモノリシツク・メモリーズ・インコーポレ
イテツド（Ｈｏｎｏｌ ｉｔｌ＋ｉｃ Ｍｅｍｏｒｉｅ
ｓ、 Ｉｎｃ、 ）発行のｆ’ １ツＡ Ｉ−フ″１］
グランフ゛ルアレイ［１シツクハンドブツクｌ （Ｐｒ
ｏｇｒａｍｍａｂｌｅ Ａｒｒａｙ ｌｏｇｉｃ １ｌ
ａｎｄｂｏｏｋ）に記載されているようなプ［７１グラ
ム可能論理列回路は公知である。ここでＰ△１とは本出
願人である七ノリシック・メモリース゛・イン］−ポレ
イテッドの登録商標である。
イテツド（Ｈｏｎｏｌ ｉｔｌ＋ｉｃ Ｍｅｍｏｒｉｅ
ｓ、 Ｉｎｃ、 ）発行のｆ’ １ツＡ Ｉ−フ″１］
グランフ゛ルアレイ［１シツクハンドブツクｌ （Ｐｒ
ｏｇｒａｍｍａｂｌｅ Ａｒｒａｙ ｌｏｇｉｃ １ｌ
ａｎｄｂｏｏｋ）に記載されているようなプ［７１グラ
ム可能論理列回路は公知である。ここでＰ△１とは本出
願人である七ノリシック・メモリース゛・イン］−ポレ
イテッドの登録商標である。
第１図は簡単なＰＩＡ回路１０を示１゜Ｐｌ−△回路１
０は、それぞれバッファＢＯ〜Ｂ３の入力リード線に接
続された４個の入力ターミナル１０〜Ｉ３を備える。各
バッファは逆相出力リード線と非反転出力リード線とを
輸える。例えば、バッファＢＯはターミナル■０に於（
プる信号の陵転である信号丁Ｓ０を供給する出力リード
線１２ａを有する。更に、バッファＢＯはターミナル■
０に於（プる信号と等しい信号１８０を供給する出力リ
ード線１２［）を右する。バッファＢｏ〜Ｂ３からの出
力信号は、それぞれＡ Ｎ Ｄゲート１４ａへの入力信
号となる。Ａ Ｎ ［）グー１−１４８は８入力ＡＮＤ
ゲートであって、各バッファＢｏ−８３の出カリード線
はＡＮＤグーｉ〜１４ａの甲−の入力リード線に接続さ
れている。
０は、それぞれバッファＢＯ〜Ｂ３の入力リード線に接
続された４個の入力ターミナル１０〜Ｉ３を備える。各
バッファは逆相出力リード線と非反転出力リード線とを
輸える。例えば、バッファＢＯはターミナル■０に於（
プる信号の陵転である信号丁Ｓ０を供給する出力リード
線１２ａを有する。更に、バッファＢＯはターミナル■
０に於（プる信号と等しい信号１８０を供給する出力リ
ード線１２［）を右する。バッファＢｏ〜Ｂ３からの出
力信号は、それぞれＡ Ｎ Ｄゲート１４ａへの入力信
号となる。Ａ Ｎ ［）グー１−１４８は８入力ＡＮＤ
ゲートであって、各バッファＢｏ−８３の出カリード線
はＡＮＤグーｉ〜１４ａの甲−の入力リード線に接続さ
れている。
第２ａ図はＡＮＤゲート１４への８個の入力リード線を
示す。第２ｂ図は従来の表記方法を用いてＡＮＤゲート
１４ａを示している。更に、１４個のＡＮＤゲーグー
１４ ｂ〜１４ｐが、ＡＮＤゲート１４ａど同様にして
バッフｒ３０−８３の出力リード線に接続されている。
示す。第２ｂ図は従来の表記方法を用いてＡＮＤゲート
１４ａを示している。更に、１４個のＡＮＤゲーグー
１４ ｂ〜１４ｐが、ＡＮＤゲート１４ａど同様にして
バッフｒ３０−８３の出力リード線に接続されている。
このように、各ＡＮＤゲート１＝１ａ〜１４Ｆ）がバッ
ファＢＯ〜Ｂ３の８個の出力リード線に接続されている
。ＰＬＡ回路は、所望のバッファの出力リード線とＡＮ
Ｄゲート１１ａ〜１１Ｉｐとの接続を任意的に切断する
ことができる。
ファＢＯ〜Ｂ３の８個の出力リード線に接続されている
。ＰＬＡ回路は、所望のバッファの出力リード線とＡＮ
Ｄゲート１１ａ〜１１Ｉｐとの接続を任意的に切断する
ことができる。
従来技術の回路には、このような切断をプログラム可能
なり一ドＡンリーメモリに使用されるヒユーズと類似の
ヒコーーズを開放することによって行うものがある。ま
た別の従来の回路には、回路の製造工程中に行うものも
ある。ＰＬＡ回路の接続の切断方法とは無関係に、各Ａ
ＮＤゲート１４ａ〜１４ｐが特定の形の入力信号によっ
て独特の出力信号を供給するようにすることができる。
なり一ドＡンリーメモリに使用されるヒユーズと類似の
ヒコーーズを開放することによって行うものがある。ま
た別の従来の回路には、回路の製造工程中に行うものも
ある。ＰＬＡ回路の接続の切断方法とは無関係に、各Ａ
ＮＤゲート１４ａ〜１４ｐが特定の形の入力信号によっ
て独特の出力信号を供給するようにすることができる。
ＡＮＤグー）〜１’１８〜１ ／Ｉ Ｆ）からの出力信
号は［積項−１と呼ばれることがある。ここで、積項と
（Ｊｌ、例えば信舅１×信号２のような複数の入力信号
についで行われる論理ＡＮ［演締の結果である論理積を
意味する。一方、「和項」は、例えば信号１＋信号２の
ような複数のパノＪ信号について行われる論理ＯＲ演締
の結果である論理和を意味する。
号は［積項−１と呼ばれることがある。ここで、積項と
（Ｊｌ、例えば信舅１×信号２のような複数の入力信号
についで行われる論理ＡＮ［演締の結果である論理積を
意味する。一方、「和項」は、例えば信号１＋信号２の
ような複数のパノＪ信号について行われる論理ＯＲ演締
の結果である論理和を意味する。
Ｊ：だ、第１図に示すように、第１のＯＲゲート１６ａ
はＡＮＤＮ−ゲート１ｍ、１＝１ｎ、１４０、’１４１
’）の出力リード線に接続された４個の入力リード線を
備える。ＯＲゲグー〜１６ａは出力リード線ＯＯから出
力信号を発生する。同様にＯＲゲート１６ｂ１ま八Ｎｌ
）ゲート１４ｉ、１４．ｊ、１４に１１４１から出力信
号を受信して、リード線０１ｈ）ら出力信号を発／１−
りる。
はＡＮＤＮ−ゲート１ｍ、１＝１ｎ、１４０、’１４１
’）の出力リード線に接続された４個の入力リード線を
備える。ＯＲゲグー〜１６ａは出力リード線ＯＯから出
力信号を発生する。同様にＯＲゲート１６ｂ１ま八Ｎｌ
）ゲート１４ｉ、１４．ｊ、１４に１１４１から出力信
号を受信して、リード線０１ｈ）ら出力信号を発／１−
りる。
このようにして、ＰＩ−Ａ回路１０は様々な用途に使用
し得る所望のプログラム可能なプール関数を提供する。
し得る所望のプログラム可能なプール関数を提供する。
本明細出に於て、所望のプログラム可能なプール関数を
提供するプログラム可能な論理回路とは、一定のシステ
ム設ｉ−１に於て必要なあらゆるプール関数を提供する
ようにプログラム可能なものを云う。
提供するプログラム可能な論理回路とは、一定のシステ
ム設ｉ−１に於て必要なあらゆるプール関数を提供する
ようにプログラム可能なものを云う。
この幾分任意的な回路は多数の論理回路と安価に置換え
ることができる。周知のように、ＰＩＡ回路の基本的な
型式が異なると、ぞの入力ターミナルの数及び出力ター
ミナルの数も異なる。
ることができる。周知のように、ＰＩＡ回路の基本的な
型式が異なると、ぞの入力ターミナルの数及び出力ター
ミナルの数も異なる。
第３図には別の型式のＰＬＡ回路に使用されるＰＩＡ１
９を示す。Ｐｌ−Ａ１９のＯＲゲグー−２０ａ〜２０ｄ
からなるアレイはＡＮＤＮ−ゲート１ａ〜１４ｐの出力
リード線と電気的にプログラム可能に接続されている。
９を示す。Ｐｌ−Ａ１９のＯＲゲグー−２０ａ〜２０ｄ
からなるアレイはＡＮＤＮ−ゲート１ａ〜１４ｐの出力
リード線と電気的にプログラム可能に接続されている。
即ちＡＮＤゲートとＯＲゲートとの電気的接続は切断す
ることができる。これは、ＯＲゲグー〜１６ａ〜１６ｄ
用入力信月のソースが固定されており、かつプログラム
ネ能である第１図のＰＬΔ回路１０と対照的である。
ることができる。これは、ＯＲゲグー〜１６ａ〜１６ｄ
用入力信月のソースが固定されており、かつプログラム
ネ能である第１図のＰＬΔ回路１０と対照的である。
しかし、ＰＬＡがプログラム可能な入力を有するＯＲゲ
ートを備えることは、例えばＯＲゲートの入力をプ［］
グラムするために追加の回路を設ける必要があるので、
使用りる面積か大きくなるなどの多くの欠点がある。更
に、ＯＲゲートへの入力リード線の数が多いことによっ
て有事か大きくなり、ＯＲゲートの速度が遅くなる。
ートを備えることは、例えばＯＲゲートの入力をプ［］
グラムするために追加の回路を設ける必要があるので、
使用りる面積か大きくなるなどの多くの欠点がある。更
に、ＯＲゲートへの入力リード線の数が多いことによっ
て有事か大きくなり、ＯＲゲートの速度が遅くなる。
〈問題点を解決づるための手段〉
本発明の目的は、第１のＡＮＤゲーグー列と第１のＯＲ
ゲグー・列との間にプログラム可能な第２のＡＮＩゲー
ト列か設けられているようなプログラム可能論理列を提
供することにある。第１のＡＮＤゲート列の各ＡＮＤゲ
ートは、第２のＡＮＤゲート列の多数のＡＮＤゲート（
本実施例に於て、３個のＡＮＩ）グーｉ〜〉の入力リー
ド線とプログラム可能に接続している出力リード線を有
する。第２のＡＮＤゲーグーからの出力リード線ｔＪ、
、それぞれ第１のＯＲゲート列の各ＯＲゲグー〜の絹と
プログラム可能に接続されている。
ゲグー・列との間にプログラム可能な第２のＡＮＩゲー
ト列か設けられているようなプログラム可能論理列を提
供することにある。第１のＡＮＤゲート列の各ＡＮＤゲ
ートは、第２のＡＮＤゲート列の多数のＡＮＤゲート（
本実施例に於て、３個のＡＮＩ）グーｉ〜〉の入力リー
ド線とプログラム可能に接続している出力リード線を有
する。第２のＡＮＤゲーグーからの出力リード線ｔＪ、
、それぞれ第１のＯＲゲート列の各ＯＲゲグー〜の絹と
プログラム可能に接続されている。
本発明の実施例に於ては、第１のＡＮＤゲーグーのＡＮ
Ｄゲートは、多数の入力信号バッファ出力リード線の中
の１個とプログラム可能に接続し１ｑる多数の、例えば
４個の入力リード線を有する。
Ｄゲートは、多数の入力信号バッファ出力リード線の中
の１個とプログラム可能に接続し１ｑる多数の、例えば
４個の入力リード線を有する。
このＡＮ［）ゲートには、１個の入力リード線しかない
ので、多数の入力リード線を右りるＡＮＤゲートよりも
占有空間が小さい。更に、本発明の０ＭＯ８設定の際に
、入力リード線の故が少ないＡＮＤゲーグーは入力リー
ド線の数が多いＡＮＤゲートよりも速度が速い。
ので、多数の入力リード線を右りるＡＮＤゲートよりも
占有空間が小さい。更に、本発明の０ＭＯ８設定の際に
、入力リード線の故が少ないＡＮＤゲーグーは入力リー
ド線の数が多いＡＮＤゲートよりも速度が速い。
第２のＡＮＤゲート列を設Ｃ′することによって、小さ
いＡＮＤゲートの利点を維持しつつ、１個の入力信号以
上の積項を発生さｌ！ることができる。
いＡＮＤゲートの利点を維持しつつ、１個の入力信号以
上の積項を発生さｌ！ることができる。
更に、多数の共通項を有する２個の積項をｔ堪プる場合
には、第１のＡＮＤゲーグーの１個のＡＮＤゲートを第
２のＡＮＤゲーグーの２個のＡＮＤ）ゲートとプログラ
ム可能に接続させることができるので、第１のＡＮＤグ
ー１−列を経済的に使用することができる。
には、第１のＡＮＤゲーグーの１個のＡＮＤゲートを第
２のＡＮＤゲーグーの２個のＡＮＤ）ゲートとプログラ
ム可能に接続させることができるので、第１のＡＮＤグ
ー１−列を経済的に使用することができる。
本発明のＰｌ−八は第１のＯＲゲート列と第２のＯＲゲ
ート列とを備える。第１のＯＲゲート列のＯＲゲートは
、それぞれ第２のＡＮＤゲート列からの出力リード線と
プログラム可能に接続される１組の入力リード線（本実
施例に於ては３個の入カリード′線）を備える。第１の
ＯＲゲートからの出力リード線は、第２のＯＲゲート列
の多数の０１又ゲートの人ツノリード線とプ［−１グラ
ム可能に電気的に接続されている。第２のＯＲゲート列
のＯＲゲートは、１組の入力リード線（本実施例に於て
は４個の入力リード線）を備える。これによって、 １２人入力−ド線ＯＲゲートを設（プることなく、１２
個の責なる信号の論理和と等しい出力信号を発生さ１！
ることができるという利点がある。
ート列とを備える。第１のＯＲゲート列のＯＲゲートは
、それぞれ第２のＡＮＤゲート列からの出力リード線と
プログラム可能に接続される１組の入力リード線（本実
施例に於ては３個の入カリード′線）を備える。第１の
ＯＲゲートからの出力リード線は、第２のＯＲゲート列
の多数の０１又ゲートの人ツノリード線とプ［−１グラ
ム可能に電気的に接続されている。第２のＯＲゲート列
のＯＲゲートは、１組の入力リード線（本実施例に於て
は４個の入力リード線）を備える。これによって、 １２人入力−ド線ＯＲゲートを設（プることなく、１２
個の責なる信号の論理和と等しい出力信号を発生さ１！
ることができるという利点がある。
更に、多数の共通項を有する２個の和項を設（する場合
に、第１のＯＲグー（へ列からの１個のＯＲゲートを第
２のＯＲゲート列の２個のＯＲゲートとプログラム可能
に接続さけることができるので、第１のＯＲゲート・列
を」、り経済的に使用することができる。
に、第１のＯＲグー（へ列からの１個のＯＲゲートを第
２のＯＲゲート列の２個のＯＲゲートとプログラム可能
に接続さけることができるので、第１のＯＲゲート・列
を」、り経済的に使用することができる。
本発明の別の特徴によれば、複数のラインを偏えるパス
ラインが設Ｇプられており、各ラインは第２のＯＲゲー
ト列からの出力リード線にプログラム可能に電気的に接
続されており、かつＰＬＡ回路の各出ツノピンとプログ
ラム可能に電気的に接続されている。これによって、い
かなる出力ピンに対しても出力信号の伝達経路を決定す
る際に、より柔軟的に行なうことができ、ぞれゆえにＰ
ＬＡに含まれるゲートをより経済的に使用することがで
きる。本発明のこれら利点及びぞの仙の利点については
、添付図面を参照しつつ以下の説明から明らかになると
思う。
ラインが設Ｇプられており、各ラインは第２のＯＲゲー
ト列からの出力リード線にプログラム可能に電気的に接
続されており、かつＰＬＡ回路の各出ツノピンとプログ
ラム可能に電気的に接続されている。これによって、い
かなる出力ピンに対しても出力信号の伝達経路を決定す
る際に、より柔軟的に行なうことができ、ぞれゆえにＰ
ＬＡに含まれるゲートをより経済的に使用することがで
きる。本発明のこれら利点及びぞの仙の利点については
、添付図面を参照しつつ以下の説明から明らかになると
思う。
〈実施例〉
第４ａ図及び第４ｂ図に関して、本発明にＪ：るＰｌ、
、、Ａ回路１００は、設削がより容易になり、柔軟性が
増加し、かつＰＬＡｌｏｏに設（プられているゲートを
より経済的に使用することができるなどの新規な特徴を
備える。ここで設バ１が容易になるとは、ＰＬＡ回路１
００を備えるより大ぎなシステムを設計したり、所望の
論理関数が得られるように、ＰＩＡ回路１００内の各論
理ゲート間の接続を決定したりすることをいう。これら
の特徴はプログラム可能なＡＮＤ列論理の２つのレベル
とプログラム可能なＯＲ列論理の２つのレベルとにある
。本発明の他の特徴は、ＯＲゲートのプロダラム可能な
第２の層から所望の出力ピンへの出力信号経路を可能に
する４じツ１〜パスライン１１０にある。
、、Ａ回路１００は、設削がより容易になり、柔軟性が
増加し、かつＰＬＡｌｏｏに設（プられているゲートを
より経済的に使用することができるなどの新規な特徴を
備える。ここで設バ１が容易になるとは、ＰＬＡ回路１
００を備えるより大ぎなシステムを設計したり、所望の
論理関数が得られるように、ＰＩＡ回路１００内の各論
理ゲート間の接続を決定したりすることをいう。これら
の特徴はプログラム可能なＡＮＤ列論理の２つのレベル
とプログラム可能なＯＲ列論理の２つのレベルとにある
。本発明の他の特徴は、ＯＲゲートのプロダラム可能な
第２の層から所望の出力ピンへの出力信号経路を可能に
する４じツ１〜パスライン１１０にある。
本発明の実施例に於ては、ＰＩＡ回路１００は低電力の
０ＭＯ８技術を使用し、かつリードオンリーメモリ（Ｒ
ＯＭＳ＞の場合と同様に、各アレイの製造工程に於てプ
ログラムされる。本発明の別の実施例に於ては、ＰＩＡ
回路１００は他の技術を用いて構成され、かつ利用者が
プログラムすることができる。例えばプログラム可能な
リードオンリーメモリの場合と同様にヒユーズを解散し
たり、電気的にプログラム可能なリードオンリーメモリ
（ＥＰＲＯＭ＞技術の場合と同様に浮動ゲートに充電す
ることにより、プログラムすることができる。
０ＭＯ８技術を使用し、かつリードオンリーメモリ（Ｒ
ＯＭＳ＞の場合と同様に、各アレイの製造工程に於てプ
ログラムされる。本発明の別の実施例に於ては、ＰＩＡ
回路１００は他の技術を用いて構成され、かつ利用者が
プログラムすることができる。例えばプログラム可能な
リードオンリーメモリの場合と同様にヒユーズを解散し
たり、電気的にプログラム可能なリードオンリーメモリ
（ＥＰＲＯＭ＞技術の場合と同様に浮動ゲートに充電す
ることにより、プログラムすることができる。
第４ａ図及び第４ｂ図に示すように、線図の全体に複数
のボックス、例えばボックス１１２が各所に配置されて
いる。これらのボックスはプログラム可能な電気的接続
であることを表示するものである。従って、ＡＮＤゲー
グー１０２−１からの＝ ２２− 出力リード線とＡＮＤゲート１０４−１の１個の入力リ
ード線との間（吋１１、利用者の要望に応じて接続した
り切断したりすることかできるプ［−１グラム可能な電
気的接続となっている。
のボックス、例えばボックス１１２が各所に配置されて
いる。これらのボックスはプログラム可能な電気的接続
であることを表示するものである。従って、ＡＮＤゲー
グー１０２−１からの＝ ２２− 出力リード線とＡＮＤゲート１０４−１の１個の入力リ
ード線との間（吋１１、利用者の要望に応じて接続した
り切断したりすることかできるプ［−１グラム可能な電
気的接続となっている。
ＰＩＡ回路１００は、それぞれ４個の入力リード線を右
りるＡＮＤゲーグー１０２−１〜１０２−６６からなる
第１のＡＮＤゲーグーを備える。尚、本明細書に於ては
、特定の数の入力リード線を有する論理ゲートについて
参照番号をイー１することとする。しかし、この数は甲
なる例示であって、本発明の他の実施例に於ては、安な
る数の入力リード線を有する論理ゲートを使用刃る。
りるＡＮＤゲーグー１０２−１〜１０２−６６からなる
第１のＡＮＤゲーグーを備える。尚、本明細書に於ては
、特定の数の入力リード線を有する論理ゲートについて
参照番号をイー１することとする。しかし、この数は甲
なる例示であって、本発明の他の実施例に於ては、安な
る数の入力リード線を有する論理ゲートを使用刃る。
従来技術に於ては、ＰＩ−Ａが多数の入力リード線を有
するＡＮＤゲーグーを備えることがあるか、本発明に於
ては、ＡＮＤゲーグー１０２’−１〜１０２−６６は４
個の入力リード線に制限されている。
するＡＮＤゲーグーを備えることがあるか、本発明に於
ては、ＡＮＤゲーグー１０２’−１〜１０２−６６は４
個の入力リード線に制限されている。
これ（ま、０ＭＯ８設置に於て、少数の入力リード線を
右するＡＮＤゲーグーの方か多数の入力リード線を有づ
るＡＮＤゲートよりも小型でかつ高速だからである。
右するＡＮＤゲーグーの方か多数の入力リード線を有づ
るＡＮＤゲートよりも小型でかつ高速だからである。
ＡＮＤグーｈ１０２−１〜１０２−６６７７）各入力リ
ード線（Ｊ、１組のライン１１〜１−４２の中の１個の
ラインとブ１］グラム可能に電気的に接続することがで
きる。図面かられかるように、１組の入力ピンＪＮＩへ
・ｌＮｌ０に於（）る信号と出力ピン０１〜０１（）に
於りる信号どに対応して、いずれかのライン１−１〜ｌ
−４２に於て仁君が発生する。このように、利用者（」
１、ピン０ｌ−０１０に於Ｃプる出力信号どピンＩＮＩ
〜ｌＮｌ０に於（プる入力信号とを用いてＡＮＤゲーグ
ー１０２−１〜１０２−６６にＪ、って積項が発生する
ように、ＰＩＡ回路１００に１ｈりる接続を決定づるこ
とができる。
ード線（Ｊ、１組のライン１１〜１−４２の中の１個の
ラインとブ１］グラム可能に電気的に接続することがで
きる。図面かられかるように、１組の入力ピンＪＮＩへ
・ｌＮｌ０に於（）る信号と出力ピン０１〜０１（）に
於りる信号どに対応して、いずれかのライン１−１〜ｌ
−４２に於て仁君が発生する。このように、利用者（」
１、ピン０ｌ−０１０に於Ｃプる出力信号どピンＩＮＩ
〜ｌＮｌ０に於（プる入力信号とを用いてＡＮＤゲーグ
ー１０２−１〜１０２−６６にＪ、って積項が発生する
ように、ＰＩＡ回路１００に１ｈりる接続を決定づるこ
とができる。
また第４ａ図及び第４ｂ図の線図に示すように、ライン
「４１に於Ｃプる信号はＯＲゲート１０６−１によって
供給され、かつライン１−４２に於ｃ〕る信号ＩＪ、
ＯＲゲート１０６−２２によって供給される。
「４１に於Ｃプる信号はＯＲゲート１０６−１によって
供給され、かつライン１−４２に於ｃ〕る信号ＩＪ、
ＯＲゲート１０６−２２によって供給される。
ライン１−４１．１−４２を使用づることにＪ、す、１
２個以十の信号の論理積と等しい信号を発生さ−けるこ
とができる。ライン１１〜１４２に於（プる信号ｔ、−
１、論理列への入力信号である。
２個以十の信号の論理積と等しい信号を発生さ−けるこ
とができる。ライン１１〜１４２に於（プる信号ｔ、−
１、論理列への入力信号である。
各ＡＮＤゲート１０２−２へ・１０２−６５はＡＮＤゲ
ート１０４−１〜１０＝１−６６の中の３個のＡＮＤゲ
ーグーの入力リード線とプログラム可能に電気的に接続
されている。ＡＮＤゲート１０２−１及び１０２−６６
は、ＡＮＤゲーグー１０４−１〜’１０４−６６の中の
２個のＡＮＤゲートどじかプログラム可能に電気的に接
続されていない。
ート１０４−１〜１０＝１−６６の中の３個のＡＮＤゲ
ーグーの入力リード線とプログラム可能に電気的に接続
されている。ＡＮＤゲート１０２−１及び１０２−６６
は、ＡＮＤゲーグー１０４−１〜’１０４−６６の中の
２個のＡＮＤゲートどじかプログラム可能に電気的に接
続されていない。
従って、各ＡＮＤゲート１０２−１〜１０２−６６は入
力信号か４個に限定されているが、第２４ＹのＡＮＤゲ
ーグー１０４−１〜１０４−６６を設（プることによっ
て、１２個の入力信号を含む積項を発生さけることがで
きる。
力信号か４個に限定されているが、第２４ＹのＡＮＤゲ
ーグー１０４−１〜１０４−６６を設（プることによっ
て、１２個の入力信号を含む積項を発生さけることがで
きる。
更に本明細書に明示的に説明するＪ：うに、第１のＡＮ
Ｄゲート例えばＡＮＤゲート１０２−７によって発生す
る積項は複数のＡＮＤゲート、例えばＡＮＤゲート１０
＝１−６．１０７１−７．１０４−８によって共有する
ことができる。これによって、１個の積項を２反発生さ
せる必要がなくなるので、ＡＮＤゲートをより経済的に
使用することができる。この理由を理解するために、次
の信号を発生さ１！るものと仮定−４る。即ら、Ｓ１０
’ｌ−６＝Ｘ１ＸＸ２ｘＸ３ｘＸ４ｘＸ５ＸＸ６ＸＸ７
ＸＸ８ＸＸ９ ｘＸ１０ｘＸ１１ｘＸ１２ ５１０４−７＝Ｘ９ｘＸ１０ｘＸ１１ｘＸ１２ＸＸ１３
ＸＸ１＝！１ ここで、信号３１０４−６及び５１０＝１−７は、第５
ａ図に示すように、それぞれＡＮ［ゲート１０ ＝１−
６及び１０７１−７にＪ、って生成される。信号３１０
／ｌ−６がＡＮＤゲート１０１−６の出力リード線にＪ
、って供給される場合には、ＡＮＤゲート１０２−５．
１０２’−６，１０２−７はＡＮＤゲーグー １０４−
６への入力信号を供給しな（ブればならない。
Ｄゲート例えばＡＮＤゲート１０２−７によって発生す
る積項は複数のＡＮＤゲート、例えばＡＮＤゲート１０
＝１−６．１０７１−７．１０４−８によって共有する
ことができる。これによって、１個の積項を２反発生さ
せる必要がなくなるので、ＡＮＤゲートをより経済的に
使用することができる。この理由を理解するために、次
の信号を発生さ１！るものと仮定−４る。即ら、Ｓ１０
’ｌ−６＝Ｘ１ＸＸ２ｘＸ３ｘＸ４ｘＸ５ＸＸ６ＸＸ７
ＸＸ８ＸＸ９ ｘＸ１０ｘＸ１１ｘＸ１２ ５１０４−７＝Ｘ９ｘＸ１０ｘＸ１１ｘＸ１２ＸＸ１３
ＸＸ１＝！１ ここで、信号３１０４−６及び５１０＝１−７は、第５
ａ図に示すように、それぞれＡＮ［ゲート１０ ＝１−
６及び１０７１−７にＪ、って生成される。信号３１０
／ｌ−６がＡＮＤゲート１０１−６の出力リード線にＪ
、って供給される場合には、ＡＮＤゲート１０２−５．
１０２’−６，１０２−７はＡＮＤゲーグー １０４−
６への入力信号を供給しな（ブればならない。
ＡＮＤゲート１０２−７を用いＣ信号５１０２−８＝Ｘ
９ＸＸ１０ＸＸ１１ＸＸ１２を提供する場合には、信号
３１０２−７はＡＮＤゲーグー１０４−６及び１０１−
７への入力信号として供給される。ＡＮＤゲーグー １
０２−７からの出力信号がＡＮＩ）ゲート１０＝１−６
及び１０’ｌ−７にＪ：つて＝ ２６− 共有することができない場合には、ＡＮＤゲート１０４
−７は１個の４入力ＡＮＤゲート１０２−８としか接続
されないので、ＡＮＤゲーグー１０４−７によって信号
５１０４−７を発生さ氾ることはできないことがわかる
。従って、ＡＮＤゲート１０２−１〜１０２−６６から
の出力信号を独特の方法で共有するので、もしそうでな
ければ１入力ＡＮＤゲート及び３入力ＡＮＤゲートの列
を用いても発生させることができないような積項を発生
させることかできる。
９ＸＸ１０ＸＸ１１ＸＸ１２を提供する場合には、信号
３１０２−７はＡＮＤゲーグー１０４−６及び１０１−
７への入力信号として供給される。ＡＮＤゲーグー １
０２−７からの出力信号がＡＮＩ）ゲート１０＝１−６
及び１０’ｌ−７にＪ：つて＝ ２６− 共有することができない場合には、ＡＮＤゲート１０４
−７は１個の４入力ＡＮＤゲート１０２−８としか接続
されないので、ＡＮＤゲーグー１０４−７によって信号
５１０４−７を発生さ氾ることはできないことがわかる
。従って、ＡＮＤゲート１０２−１〜１０２−６６から
の出力信号を独特の方法で共有するので、もしそうでな
ければ１入力ＡＮＤゲート及び３入力ＡＮＤゲートの列
を用いても発生させることができないような積項を発生
させることかできる。
各ＡＮＤグーｔ〜１０４−７〜１０／ｌ−６６１（Ｉ、
ＯＲゲート１０６−１〜１０６−２２の中１７）ＯＲケ
ートとそれぞれプログラム可能に電気的に接続されてい
る。各ＯＲグー］〜１０６−３〜１０６−２０はそれぞ
れＯＲゲート論理回路１０８−１〜１０８−１０の中の
２個のプログラム可能’Ｊ’ｉ ０ Ｒゲート論理回路
とプログラム可能に電気的に接続されてイル。ＯＲグー
ｔ〜１０６−１及σ１０６−２の出力リード線はＯＲゲ
ート論理回路１０８−１にのみ接続されており、かつＯ
Ｒゲート１０６−２１及び１０６−２２はＯＲグ−ｈ論
理回路１゜ε３−１０にのみ接続されている。
ＯＲゲート１０６−１〜１０６−２２の中１７）ＯＲケ
ートとそれぞれプログラム可能に電気的に接続されてい
る。各ＯＲグー］〜１０６−３〜１０６−２０はそれぞ
れＯＲゲート論理回路１０８−１〜１０８−１０の中の
２個のプログラム可能’Ｊ’ｉ ０ Ｒゲート論理回路
とプログラム可能に電気的に接続されてイル。ＯＲグー
ｔ〜１０６−１及σ１０６−２の出力リード線はＯＲゲ
ート論理回路１０８−１にのみ接続されており、かつＯ
Ｒゲート１０６−２１及び１０６−２２はＯＲグ−ｈ論
理回路１゜ε３−１０にのみ接続されている。
ＯＲグ−１〜１０６−３〜１０６−２０からの出力信＠
ｆＯＲグート論Ｊ１１’ｎ１Ｍ１０８−１〜１０８−１
０の中の胃なる２個のＯＲゲート論理回路に接続するこ
とによって、設ｈ１の柔軟″［）］が向」−する。
ｆＯＲグート論Ｊ１１’ｎ１Ｍ１０８−１〜１０８−１
０の中の胃なる２個のＯＲゲート論理回路に接続するこ
とによって、設ｈ１の柔軟″［）］が向」−する。
この理由を理解するために、ＯＲゲート論理回路１０８
−１及び１０８−２の出力リード線にそれぞれ次の信７
５８１０８−１ 及Ｄ Ｓ １０８ ２ 全供給するも
のど仮定づる。即ら、 ５１０８−１＝ （ＸＩＸＸ２ＸＸ３）＋（Ｘ４ＸＸ５
） ＋（Ｘ６ＸＸ７） ＋（Ｘ８ＸＸ９） ８１０Ｂ −２＝ （ＸＩＸＸ２ＸＸ３）＋（Ｘ４ｘＸ
５） ＋ （Ｘ１１ｘＸ１２＞＋Ｘ１３ 第５ ｂ 図ＬＪ、、出力信号８１０Ｂ−１１８１０８
−２を供給するように１［］ダラム可能に接続すること
かできるＰＬＡｌＣ）０のゲートをボタ線図である。第
５１）図に関して、（Ｘ１ＸＸ２ＸＸ３）＋（Ｘ４ＸＸ
５）項は信号５１０８−１ど５１０８−２との間で共有
されるので、この項を１回だけ発生さゼ、かつこの信号
をプログラム可能に２個のＯＲゲート１１／１−１．１
１４−２に接続するだけで良い。この項は２度発生させ
る必要がないので、もしそうでなければこの項を再度発
生させるために使用される回路、例えばＯＲゲート１０
６−６とそれに接続されたすべてのＡＮＤゲートを他の
目的に使用することができ、または全く使用する必要が
ない。使用されないままのゲートは使用されるゲートよ
りも消費電力が少ない。
−１及び１０８−２の出力リード線にそれぞれ次の信７
５８１０８−１ 及Ｄ Ｓ １０８ ２ 全供給するも
のど仮定づる。即ら、 ５１０８−１＝ （ＸＩＸＸ２ＸＸ３）＋（Ｘ４ＸＸ５
） ＋（Ｘ６ＸＸ７） ＋（Ｘ８ＸＸ９） ８１０Ｂ −２＝ （ＸＩＸＸ２ＸＸ３）＋（Ｘ４ｘＸ
５） ＋ （Ｘ１１ｘＸ１２＞＋Ｘ１３ 第５ ｂ 図ＬＪ、、出力信号８１０Ｂ−１１８１０８
−２を供給するように１［］ダラム可能に接続すること
かできるＰＬＡｌＣ）０のゲートをボタ線図である。第
５１）図に関して、（Ｘ１ＸＸ２ＸＸ３）＋（Ｘ４ＸＸ
５）項は信号５１０８−１ど５１０８−２との間で共有
されるので、この項を１回だけ発生さゼ、かつこの信号
をプログラム可能に２個のＯＲゲート１１／１−１．１
１４−２に接続するだけで良い。この項は２度発生させ
る必要がないので、もしそうでなければこの項を再度発
生させるために使用される回路、例えばＯＲゲート１０
６−６とそれに接続されたすべてのＡＮＤゲートを他の
目的に使用することができ、または全く使用する必要が
ない。使用されないままのゲートは使用されるゲートよ
りも消費電力が少ない。
第４ａ図及び第４ｂ図に関して、各ＯＲゲート論理回路
１０８−１〜１０８−１０１よ、４入力ＯＲゲート、例
えばＯＲゲート１１４−１と２個の２入力ＯＲゲート、
例えばＯＲグー１−１１６−１及び１１８−１とを備え
る。ＯＲゲート１１６−１及び１１８−１は恒等ＯＲゲ
〜ト１２０−１に接続されている。出力ピン０１にプロ
グラム可能に接続されている出力項を発生させるべくシ
ステム段ｈ」の必要に応じてＯＲゲート１１４−１また
（１恒等０ ’ｉ’？、ゲートグー０−１を選択するこ
とができる。
１０８−１〜１０８−１０１よ、４入力ＯＲゲート、例
えばＯＲゲート１１４−１と２個の２入力ＯＲゲート、
例えばＯＲグー１−１１６−１及び１１８−１とを備え
る。ＯＲゲート１１６−１及び１１８−１は恒等ＯＲゲ
〜ト１２０−１に接続されている。出力ピン０１にプロ
グラム可能に接続されている出力項を発生させるべくシ
ステム段ｈ」の必要に応じてＯＲゲート１１４−１また
（１恒等０ ’ｉ’？、ゲートグー０−１を選択するこ
とができる。
この出力項は、出力ピン０１へ反転信号を供給するよう
にインバータ１２２’−１に直接送ることができる。ま
た前記出力項は、インバータ１２４−１によって反転さ
１！に後にインバータ１２２−１に送って、出力ピン０
１へ非反転信号を供給することかできる。また、この出
力項はフリップ７目ツブ１２６−１に収容することがで
′き、かつその後にインバータ１２２−１へ送ることが
できる。
にインバータ１２２’−１に直接送ることができる。ま
た前記出力項は、インバータ１２４−１によって反転さ
１！に後にインバータ１２２−１に送って、出力ピン０
１へ非反転信号を供給することかできる。また、この出
力項はフリップ７目ツブ１２６−１に収容することがで
′き、かつその後にインバータ１２２−１へ送ることが
できる。
更に、この出力項は、インバータ１２＝１−１によって
反転さ【！、フリップフ［１ツブ１２６−１に収容し、
かつぞの後にインバータ１２２−１へ送ることもできる
。
反転さ【！、フリップフ［１ツブ１２６−１に収容し、
かつぞの後にインバータ１２２−１へ送ることもできる
。
更に本発明の別の新規な特徴によれば、ＯＲゲート論理
回路１０８−１によって発生される出力項はパスライン
１１０内の４本の中のいずれかのラインと接続させるこ
とができ、かついずれかの出ノフピン０２〜０１０と接
続させることかで゛きる。
回路１０８−１によって発生される出力項はパスライン
１１０内の４本の中のいずれかのラインと接続させるこ
とができ、かついずれかの出ノフピン０２〜０１０と接
続させることかで゛きる。
これは、例えば利用者が特定のピンの配列を指定し、か
つピン０２に供給される信号がすへてのＡＮＤゲート１
０２−６〜１０２−１９ （１＝ＩＡＮＤゲート）を使
用し、かつ出力ピン０３に供給される信号かＡＮＤゲー
ト１０２−１〜１０２’−６６と同じ故のΔＮ＋）ゲー
トを必要と−りる時に最適である。
つピン０２に供給される信号がすへてのＡＮＤゲート１
０２−６〜１０２−１９ （１＝ＩＡＮＤゲート）を使
用し、かつ出力ピン０３に供給される信号かＡＮＤゲー
ト１０２−１〜１０２’−６６と同じ故のΔＮ＋）ゲー
トを必要と−りる時に最適である。
ハスライン１１０によって新規な経路の決定り法が提供
されるので、出力ピン０３に供給される信号を論理列の
胃なる部分で発生ざμ、パスライン１１０のラインに接
続さ０た後、フリップフ［１ツブ１２６−３へ送給する
かまた）：１インバータ１２２−３へ直接送給すること
かできる。このＪ、うにパスライン１１０によって、Ｐ
Ｌ△回路１００内のゲートの使用とは別個に、所望のピ
ンの配列を選択することかできる。本実施例に於て）は
、パスライン１１０は４本のラインしか僅えていイ【い
が、パスライン１１０のラインの数を異イ【る−ｂのと
ηることかできる。
されるので、出力ピン０３に供給される信号を論理列の
胃なる部分で発生ざμ、パスライン１１０のラインに接
続さ０た後、フリップフ［１ツブ１２６−３へ送給する
かまた）：１インバータ１２２−３へ直接送給すること
かできる。このＪ、うにパスライン１１０によって、Ｐ
Ｌ△回路１００内のゲートの使用とは別個に、所望のピ
ンの配列を選択することかできる。本実施例に於て）は
、パスライン１１０は４本のラインしか僅えていイ【い
が、パスライン１１０のラインの数を異イ【る−ｂのと
ηることかできる。
本発明の更に別の新規イ【特徴によれば、ＰｉＡ回路１
００は、反転されかつライン１２８を介してフリツプフ
［１ツブ１２６−１〜１２６−１０を６１時するために
使用される信号ＣＬ Ｋを受信する。
００は、反転されかつライン１２８を介してフリツプフ
［１ツブ１２６−１〜１２６−１０を６１時するために
使用される信号ＣＬ Ｋを受信する。
また、信号ＣＩ−Ｋは、ライン１−１〜１４２の１のラ
イン群に、例えばバッファ３０−１を介してラインＬ３
及び１−４にプログラム可能に信号ＣＬＫを供給するこ
とによって、ＡＮＤゲート１０２−１〜１０２−６６へ
の入力信号を発生させるために使用することかできる。
イン群に、例えばバッファ３０−１を介してラインＬ３
及び１−４にプログラム可能に信号ＣＬＫを供給するこ
とによって、ＡＮＤゲート１０２−１〜１０２−６６へ
の入力信号を発生させるために使用することかできる。
これが行われた場合、及び出力ピン０１に於（ｊる出〕
Ｊ信号を用いてライン１１〜１−４２に別の信号を発生
させる場合には、出力ピン０１はライン１１〜１．．４
２の中の２個のラインを駆動Ｊ−るバッファ３０−２に
１０グラム可能に接続させることができる。
Ｊ信号を用いてライン１１〜１−４２に別の信号を発生
させる場合には、出力ピン０１はライン１１〜１．．４
２の中の２個のラインを駆動Ｊ−るバッファ３０−２に
１０グラム可能に接続させることができる。
このように各出力ピン０１〜０１０を、それぞれライン
１−１〜１−４２の２本のラインを駆動する２個のバッ
ファの一方に薫択的にプログラム可能に接続することに
よって、信ｑＣＩ Ｋと出力ピン０１〜０１０（ご於（
−〕る出力信号の内の９個の出力信号とを積項入力信号
として使用することができる。
１−１〜１−４２の２本のラインを駆動する２個のバッ
ファの一方に薫択的にプログラム可能に接続することに
よって、信ｑＣＩ Ｋと出力ピン０１〜０１０（ご於（
−〕る出力信号の内の９個の出力信号とを積項入力信号
として使用することができる。
また、バッファ−３０−１〜３０−１０は、関連するフ
リップフ［１ツブ１２６−１〜１２６−１０の０出力信
号を受信するべくプログラム可能に接続されている。
リップフ［１ツブ１２６−１〜１２６−１０の０出力信
号を受信するべくプログラム可能に接続されている。
同様に、通常はバッ゛ノア１２２−１〜１２２−１０の
ためのプ「］ダラム司能な３状態制御信号を供給でるた
めに使用されるピン３１を、バッファ３０−１０を介し
てライン１１〜１−４２の中の２個のラインを駆動する
ために使用することかできる。この場合には、出力ピン
０１０に於ける信号はバッファ３０−９にｊ穴択的に接
続ざμることかでき、かつ出力ピン０９に於Ｃプる出ｆ
Ｊ仁君はバッファ３０−８に接続さｉ！ることかでき、
仙の出力ピンについても同様に出力仁君を各バッファに
接続さｌることができる。
ためのプ「］ダラム司能な３状態制御信号を供給でるた
めに使用されるピン３１を、バッファ３０−１０を介し
てライン１１〜１−４２の中の２個のラインを駆動する
ために使用することかできる。この場合には、出力ピン
０１０に於ける信号はバッファ３０−９にｊ穴択的に接
続ざμることかでき、かつ出力ピン０９に於Ｃプる出ｆ
Ｊ仁君はバッファ３０−８に接続さｉ！ることかでき、
仙の出力ピンについても同様に出力仁君を各バッファに
接続さｌることができる。
ＰＬＡ回路１００はピンＩＮ９に接続された線路３２を
備える。ライン３２はツェナーダイオード７を介してフ
リップ７０ツブ１２６−１〜１２６−１０の入力リード
線ＰＩに接続されている。
備える。ライン３２はツェナーダイオード７を介してフ
リップ７０ツブ１２６−１〜１２６−１０の入力リード
線ＰＩに接続されている。
従って、リード線３２に於（プる信号が所定のツェナー
降伏電圧、例えば１２ボルトに達すると、予め印加され
ている信号が各７リツプフ１７１ツブ１２６−１〜１２
６−１０の入力リード線Ｐ１−に送られて、フリップフ
ロップ１２６−１〜１２６−’１０に出力ピン０１〜・
０１０に於ける６値を記′毘さｌ！る。このＪ、うにし
てフリップフロップ１２６−１〜１２６−１０を周知の
状態にに’＋’−（ｌｉ＾することかできる。
降伏電圧、例えば１２ボルトに達すると、予め印加され
ている信号が各７リツプフ１７１ツブ１２６−１〜１２
６−１０の入力リード線Ｐ１−に送られて、フリップフ
ロップ１２６−１〜１２６−’１０に出力ピン０１〜・
０１０に於ける６値を記′毘さｌ！る。このＪ、うにし
てフリップフロップ１２６−１〜１２６−１０を周知の
状態にに’＋’−（ｌｉ＾することかできる。
ツーＩ〕−−グイＡ−ドアは、ピンＩＮＯに於ける高い
信号に対応してぞれかツェナー降伏電斤より：ｂ低い場
合に、出力ピン０１〜０１０に於けるデータがフリップ
フ［１ツブ１２６−１〜１２６−１０に記′毘されるの
を防１１同る。またピンＩＮ９は、従来の王１１−電斤
レベルを右する伯弓に対応するバッファ［３９に入力信
号を供給するために使用される。ツェナーダイオード７
があるので、単一のピンを使用して、予め印加しである
信号から識別可能な入力信号をバッファＢ９に供給する
ことかできる。
信号に対応してぞれかツェナー降伏電斤より：ｂ低い場
合に、出力ピン０１〜０１０に於けるデータがフリップ
フ［１ツブ１２６−１〜１２６−１０に記′毘されるの
を防１１同る。またピンＩＮ９は、従来の王１１−電斤
レベルを右する伯弓に対応するバッファ［３９に入力信
号を供給するために使用される。ツェナーダイオード７
があるので、単一のピンを使用して、予め印加しである
信号から識別可能な入力信号をバッファＢ９に供給する
ことかできる。
また、ＰＬΔ回路１１０１Ｊ、、それそ゛れプログラム
可能に各バッファ１２２−１〜１２２−１０の３状態制
御ラインに接続されている１組のライン１３４−１〜１
３＝１．−１０を備える。従ってライン１３４−１〜１
３４−１０に於（ブる信号は、バッファ１２２−１〜１
２２−１０を制御するための第２の手段となる。ライン
１３７１ｉはＡ Ｎ Ｄゲート１０４−２〜１０４−８
０出ｈリード線にプログラム可能に電気的に接続されて
いる。ライン１３４＝２〜１３４−１０も同様に接続さ
れている。従って、各３状態バッファ１２２−１〜１２
２−１０は関連する積項出力信号によって選択的に制御
することができる。
可能に各バッファ１２２−１〜１２２−１０の３状態制
御ラインに接続されている１組のライン１３４−１〜１
３＝１．−１０を備える。従ってライン１３４−１〜１
３４−１０に於（ブる信号は、バッファ１２２−１〜１
２２−１０を制御するための第２の手段となる。ライン
１３７１ｉはＡ Ｎ Ｄゲート１０４−２〜１０４−８
０出ｈリード線にプログラム可能に電気的に接続されて
いる。ライン１３４＝２〜１３４−１０も同様に接続さ
れている。従って、各３状態バッファ１２２−１〜１２
２−１０は関連する積項出力信号によって選択的に制御
することができる。
更に、システム設ｈ１の際、必東に応じて、各バッファ
１２２−１〜１２２−１０の３状態制御ラインをプログ
ラム可能に接地しまたはＶＣＣに接続することにより、
バッファ１２２−１〜１２２−１０を高インピーダンス
モートまたは低インピーダンスモードにすることができ
る。
１２２−１〜１２２−１０の３状態制御ラインをプログ
ラム可能に接地しまたはＶＣＣに接続することにより、
バッファ１２２−１〜１２２−１０を高インピーダンス
モートまたは低インピーダンスモードにすることができ
る。
以上本発明について実施例について説明したが、本発明
の技術的範囲内に於て様々な変形または変更を加えて実
施し得ることは当業者にとって明らかである。例えば、
パスライン１１０を７リツプ７０ツブ１２６ｉ〜１２６
−１（’）の入力リード線に／”ＩＩグラム可能に接続
する代りに、パスライン１１０をフリツブフ［−１ツブ
１２６−１〜１２６−１０の出力リード線にプログラム
可能に接続することもできる。
の技術的範囲内に於て様々な変形または変更を加えて実
施し得ることは当業者にとって明らかである。例えば、
パスライン１１０を７リツプ７０ツブ１２６ｉ〜１２６
−１（’）の入力リード線に／”ＩＩグラム可能に接続
する代りに、パスライン１１０をフリツブフ［−１ツブ
１２６−１〜１２６−１０の出力リード線にプログラム
可能に接続することもできる。
第１図（，１，従来技術に」−るＰＬＡの配線図である
。 第２ａ図（」第１図示のＡＮＤゲートを示す線図である
。 第２ｂ図は第２ａ図示のＡＮＤゲートを別の表□ 記法
で表示した線図である。 第３図ｉ、ｌ、従来技術によるＰｌ−への第２実施例の
配線図である。 第１１ａ図及び第１ｂ図は本発明によるＰＩＡの配線図
である。 第５ａ図及び第５［）図は様々な信号を発生させるべく
第４ａ図及び第４１）図示のＰＬＡ回路のゲートの様々
イブ使用方法を示す線図である。 １０・・・Ｐｌ−へ回路 １２ａ、１２Ｆ）・・・出力リード線 １４ ａ 〜Ｉ Ｉ４１Ｉ）＝−ＡＮｆ’）ゲート”Ｉ
６ａ・〜１６ｄ−ＯＲグーｉ〜 １９・・・ＰＩＡ ２０ ａ 〜２０ ｔ−ＯＰゲグー ３０−１〜３０−１０・・・バッファ ３１・・・ピン ３２・・・ライン１００・・
・ＰＩＡ回路 １０２−１〜１０２−６６・・・ＡＮＤゲート１０４１
〜１０＝１−６６・・・ＡＮＤゲート１０６−１〜１０
６−２２・・・ＯＲゲート１０８−１０・・・ＯＲゲー
ト論理回路１１０・・・パスライン １１＝１−１〜１１／Ｌ−１０・・・ＯＲゲート１１６
−１〜１１６−１０・・・ＯＲゲート１１８−１〜１１
Ｅ３−１０・・・ＯＲゲート１２０−１〜１２０−１０
・・・恒等ＯＲゲート１２２’−１〜１２２’−１０・
・・インバータ１２４−１〜１２４−１０・・・インバ
ータ１２６−１〜１２６−１０・・・フリップフ目ツブ
１２８・・・ライン １３＝’ｌ−１〜１３７Ｉ−１０・・・ラインＢｏへ・
Ｂ１０・・・バッファ ＣＬＫ・・・信号 １０〜Ｉ３・・・入力ターミーノール ＩＮ１〜ｌＮｌ０・・・入力ピン １−１〜１４２・・・ライン ０１〜０１０・・・出力ピン ０′０〜０′３・・・出力リード線 ＰＬ・・・入力リード線 ７・・・ツェナーダイオード ’＋Ｊ Ｈ’ｌ出願人 モノリシック・メモリー
ズ・イン皿子１−ポレイテッド
。 第２ａ図（」第１図示のＡＮＤゲートを示す線図である
。 第２ｂ図は第２ａ図示のＡＮＤゲートを別の表□ 記法
で表示した線図である。 第３図ｉ、ｌ、従来技術によるＰｌ−への第２実施例の
配線図である。 第１１ａ図及び第１ｂ図は本発明によるＰＩＡの配線図
である。 第５ａ図及び第５［）図は様々な信号を発生させるべく
第４ａ図及び第４１）図示のＰＬＡ回路のゲートの様々
イブ使用方法を示す線図である。 １０・・・Ｐｌ−へ回路 １２ａ、１２Ｆ）・・・出力リード線 １４ ａ 〜Ｉ Ｉ４１Ｉ）＝−ＡＮｆ’）ゲート”Ｉ
６ａ・〜１６ｄ−ＯＲグーｉ〜 １９・・・ＰＩＡ ２０ ａ 〜２０ ｔ−ＯＰゲグー ３０−１〜３０−１０・・・バッファ ３１・・・ピン ３２・・・ライン１００・・
・ＰＩＡ回路 １０２−１〜１０２−６６・・・ＡＮＤゲート１０４１
〜１０＝１−６６・・・ＡＮＤゲート１０６−１〜１０
６−２２・・・ＯＲゲート１０８−１０・・・ＯＲゲー
ト論理回路１１０・・・パスライン １１＝１−１〜１１／Ｌ−１０・・・ＯＲゲート１１６
−１〜１１６−１０・・・ＯＲゲート１１８−１〜１１
Ｅ３−１０・・・ＯＲゲート１２０−１〜１２０−１０
・・・恒等ＯＲゲート１２２’−１〜１２２’−１０・
・・インバータ１２４−１〜１２４−１０・・・インバ
ータ１２６−１〜１２６−１０・・・フリップフ目ツブ
１２８・・・ライン １３＝’ｌ−１〜１３７Ｉ−１０・・・ラインＢｏへ・
Ｂ１０・・・バッファ ＣＬＫ・・・信号 １０〜Ｉ３・・・入力ターミーノール ＩＮ１〜ｌＮｌ０・・・入力ピン １−１〜１４２・・・ライン ０１〜０１０・・・出力ピン ０′０〜０′３・・・出力リード線 ＰＬ・・・入力リード線 ７・・・ツェナーダイオード ’＋Ｊ Ｈ’ｌ出願人 モノリシック・メモリー
ズ・イン皿子１−ポレイテッド
Claims (19)
- （１）正の整数ｎ個の入力信号を伝達するためのｎ本の
ラインと、 それぞれ前記ｎ本のラインにプログラム可能に電気的に
接続されている前記ｎより小さい正の整数ｍ個の入力リ
ード線を有する複数のＡＮＤゲートからなる第１ＡＮＤ
ゲート群と、 前記第１ＡＮＤゲート群の各ＡＮＤゲートの出力リード
線にそれぞれプログラム可能に電気的に接続されている
複数の入力リード線を有する複数のＡＮＤゲートからな
る第２ＡＮＤゲート群と、前記第２ＡＮＤゲート群の各
ＡＮＤゲートの出力リード線にそれぞれプログラム可能
に電気的に接続されている複数の入力リード線を有する
複数のＯＲゲートからなる第１ＯＲゲート群と、前記第
１ＯＲゲート群の各ＯＲゲートの出力リード線にそれぞ
れプログラム可能に電気的に接続されている複数の入力
リード線を有する複数のＯＲゲートからなる第２ＯＲゲ
ート群 とからなることを特徴とするプログラム可能論理列。 - （２）入力信号を伝達するための複数の第１のラインと
、 前記入力信号の論理積に対応する複数の中間信号を供給
する手段と、 複数の第２のラインと、 それぞれ共働する前記第２のラインによって伝達される
複数の出力信号を、前記中間信号の論理積に対応して発
生させる手段と、 複数の出力ターミナルと、 前記各出力ターミナルにそれぞれプログラム可能に電気
的に接続され、かつ前記各第２のラインにそれぞれプロ
グラム可能に電気的に接続された複数の第３のライン とからなることを特徴とするプログラム可能論理列。 - （３）それぞれ共働する出力ターミナルにプログラム可
能に電気的に接続されている出力リード線を有する複数
のフリップフロップを備えており、前記各フリップフロ
ップが各第３のラインにプログラム可能に電気的に接続
された入力リード線を有し、かつ前記各フリップフロッ
プの入力リード線が、それぞれ複数の出力信号の中の共
働する出力信号を受信するようにプログラム可能に電気
的に接続されていることを特徴とする特許請求の範囲第
２項に記載のプログラム可能論理列。 - （４）少なくとも２個の出力ターミナルにプログラム可
能に電気的に接続された入力リード線を有し、１個の入
力信号を供給するバッファを更に備えることを特許請求
の範囲第３項に記載のプログラム可能論理列。 - （５）入力信号を受信するための入力ターミナルと、 前記入力ターミナルにプログラム可能に電気的に接続さ
れた入力リード線を有し、１個の出力ターミナルとプロ
グラム可能に電気的に接続され、かつ少なくとも１個の
入力信号を供給するバッファ とを更に備えることを特徴とする特許請求の範囲第３項
に記載のプログラム可能論理列。 - （６）各フリップフロップが、入力ターミナルに接続さ
れたクロック入力リード線を備えることを特徴とする特
許請求の範囲第５項に記載のプログラム可能論理列。 - （７）各第２のラインがそれぞれ共働する３状態バッフ
ァにプログラム可能に電気的に接続されており、かつ前
記３状態バッファが共働する出力ターミナルとプログラ
ム可能に電気的に接続された出力リード線を有するとと
もに、入力ターミナルに接続された３状態制御ラインを
有することを特徴とする特許請求の範囲第５項に記載の
プログラム可能論理列。 - （８）それぞれ入力信号を伝達する正の整数ｎ個のライ
ンからなるライン群と、 それぞれ前記ｎ本のラインにプログラム可能に電気的に
接続されている前記ｎより小さい正の整数ｍ個の入力リ
ード線を有する複数のＡＮＤゲートからなる第１ＡＮＤ
ゲート群と、 それぞれ前記第１ＡＮＤゲート群の１個のＡＮＤゲート
の出力リード線に接続された複数の入力リード線を有す
る複数のＡＮＤゲートからなる第２ＡＮＤゲート群と、 前記第２ＡＮＤゲート群の各ＡＮＤゲートの出力リード
線にそれぞれ接続された複数の入力リード線を有する複
数のＯＲゲートからなるＯＲゲート群 とからなり、かつ 前記第１ＡＮＤゲート群の各ＡＮＤゲートがそれぞれ前
記第２ＡＮＤゲート群の少なくとも２個のＡＮＤゲート
に接続されていることを特徴とするプログラム可能論理
列。 - （９）それぞれ入力信号を伝達する正の整数ｎ個のライ
ンからなるライン群と、 それぞれ前記ｎ本のラインにプログラム可能に電気的に
接続されている前記ｎより小さい正の整数ｍ個の入力リ
ード線を有する複数のＡＮＤゲートからなる第１ＡＮＤ
ゲート群と、 それぞれ前記第１ＡＮＤゲート群の１個のＡＮＤゲート
の出力リード線にプログラム可能に電気的に接続された
複数の入力リード線を有する複数のＡＮＤゲートからな
る第２ＡＮＤゲート群と、前記第２ＡＮＤゲート群の各
ＡＮＤゲートの出力リード線にそれぞれ接続された複数
の入力リード線を有する複数のＯＲゲートからなるＯＲ
ゲート群 とからなり、かつ 前記第１ＡＮＤゲート群の各ＡＮＤゲートがそれぞれ前
記第２ＡＮＤゲート群の少なくとも２個のＡＮＤゲート
にプログラム可能に電気的に接続されていることを特徴
とするプログラム可能論理列。 - （１０）入力信号を伝達するための複数のラインと、 複数の中間信号用ラインと、 それぞれ共働する前記中間信号用ラインによって伝達さ
れる複数の中間信号を、前記入力信号の論理積に対応し
て供給するための手段と、 それぞれ１個の前記中間信号用ラインに接続された入力
リード線を有する複数のＯＲゲートからなる第１ＯＲゲ
ート群と、 前記第１ＯＲゲート群の各ＯＲゲートの出力リード線に
それぞれ接続された複数の入力リード線を有する複数の
ＯＲゲートからなる第２ＯＲゲート群 とからなり、かつ前記第１ＯＲゲート群の各ＯＲゲート
がそれぞれ前記第２ＯＲゲート群の少なくとも２個のＯ
Ｒゲートに接続されていることを特徴とするプログラム
可能論理列。 - （１１）入力信号を伝達するための複数のラインと、 複数の中間信号用ラインと、 それぞれ共働する前記中間信号用ラインによって伝達さ
れる複数の中間信号を前記入力信号の論理積に対応して
供給するための手段と、 それぞれ１個の前記中間信号用ラインにプログラム可能
に電気的に接続された入力リード線を有する複数のＯＲ
ゲートからなる第１ＯＲゲート群と、 前記第１ＯＲゲート群の各ＯＲゲートの出力リード線に
それぞれプログラム可能に電気的に接続された複数の入
力リード線を有する複数のＯＲゲートからなる第２ＯＲ
ゲート群 とからなり、かつ前記第１ＯＲゲート群の各ＯＲゲート
がそれぞれ前記第２ＯＲゲート群の少なくとも２個のＯ
Ｒゲートにプログラム可能に電気的に接続されているこ
とを特徴とするプログラム可能論理列。 - （１２）入力信号を伝達するための複数の入力ラインと
、 前記入力信号の論理積に対応する複数の中間信号を供給
する手段と、 前記中間信号の論理和に対応して１組の出力信号を供給
するための手段と、 前記出力信号を受信するように接続された複数の出力タ
ーミナルと、 ２個の前記出力ターミナルにそれぞれプログラム可能に
電気的に接続された入力リード線を有し、かつそれぞれ
１個の前記入力信号を供給する複数のバッファ とからなることを特徴とするプログラム可能論理列。 - （１３）共働する出力信号を記憶するように接続された
複数のフリップフロップを備え、前記各フリップフロッ
プが、それぞれ出力ターミナルに接続されており、かつ
記憶した前記出力信号の論理反転信号を共働する各バッ
ファにプログラム可能に電気的に供給することを特徴と
する特許請求の範囲第１２項に記載のプログラム可能論
理列。 - （１４）入力信号を伝達するための複数の入力ラインと
、 前記入力信号の論理積に対応する複数の中間信号を供給
する手段と、 前記中間信号の論理和に対応して複数の出力信号を供給
するための手段と、 入力ターミナルと、 前記入力ターミナルに接続された３状態制御ラインを有
し、１個の前記出力信号を受信するように接続された入
力リード線を有する３状態バッファと、 １個の前記入力ラインに接続された出力リード線を有し
、前記入力ターミナルにプログラム可能に電気的に接続
され、かつ１個の前記出力信号を受信するようにプログ
ラム可能に電気的に接続されたバッファ入力リード線を
有するバッファとからなることを特徴とするプログラム
可能論理列。 - （１５）１個の出力信号を受信するように接続された入
力リード線を有し、かつ入力ターミナルに接続された３
状態制御ラインを有する複数の３状態バッファを更に備
えることを特徴とする特許請求の範囲第１４項に記載の
プログラム可能論理列。 - （１６）入力信号を伝達するための複数の入力ラインと
、 前記入力信号の論理積に対応する複数の中間信号を供給
する手段と、 前記中間信号の論理和に対応して複数の出力信号を供給
するための手段と、 入力ターミナルと、 前記入力ターミナルにプログラム可能に電気的に接続さ
れた３状態制御ラインを有し、前記出力信号を受信する
ようにプログラム可能に電気的に接続された入力リード
線を有する３状態バッファと、 １個の前記入力ラインに接続された出力リード線を有し
、前記入力ターミナルにプログラム可能に電気的に接続
され、かつ１個の前記出力信号を受信するようにプログ
ラム可能に電気的に接続されたバッファ入力リード線を
有するバッファとからなることを特徴とするプログラム
可能論理列。 - （１７）入力信号を伝達するための複数の入力ラインと
、 前記入力信号の論理積に対応する複数の中間信号を供給
する手段と、 前記中間信号の論理和に対応して複数の出力信号を供給
するための手段と、 入力ターミナルと、 １個の前記出力信号を記憶するように接続され、かつ前
記入力ターミナルに接続されたクロック入力リード線を
有するフリップフロップと、 １個の前記入力ラインに接続された出力リード線を有し
、前記入力ターミナルにプログラム可能に電気的に接続
され、かつ前記出力信号を受信するようにプログラム可
能に電気的に接続されたバッファ入力リード線を有する
バッファ とからなることを特徴とするプログラム可能論理列。 - （１８）共働する１個の出力信号を記憶するように接続
され、かつ入力ターミナルに接続されたクロック入力リ
ード線を有する複数のフリップフロップを更に備えるこ
とを特徴とする特許請求の範囲第１７項に記載のプログ
ラム可能論理列。 - （１９）入力信号を伝達するための複数の入力ラインと
、 前記入力信号の論理積に対応する複数の中間信号を供給
する手段と、 前記中間信号の論理和に対応して複数の出力信号を供給
するための手段と、 入力ターミナルと、 １個の前記出力信号を記憶するように接続され、かつ前
記入力ターミナルにプログラム可能に電気的に接続され
たクロック入力リード線を有するフリップフロップと、 １個の前記入力ラインに接続された出力リード線を有し
、前記入力ターミナルにプログラム可能に電気的に接続
され、かつ１個の前記出力信号を受信するようにプログ
ラム可能に電気的に接続されたバッファ入力リード線を
有するバッファとからなることを特徴とするプログラム
可能論理列。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US765038 | 1985-08-12 | ||
| US06/765,038 US4758746A (en) | 1985-08-12 | 1985-08-12 | Programmable logic array with added array of gates and added output routing flexibility |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6239913A true JPS6239913A (ja) | 1987-02-20 |
| JP2617447B2 JP2617447B2 (ja) | 1997-06-04 |
Family
ID=25072469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61075409A Expired - Lifetime JP2617447B2 (ja) | 1985-08-12 | 1986-04-01 | プログラム可能論理列 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4758746A (ja) |
| EP (1) | EP0213971B1 (ja) |
| JP (1) | JP2617447B2 (ja) |
| DE (2) | DE213971T1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04234222A (ja) * | 1990-08-09 | 1992-08-21 | Hyundai Electron Ind Co Ltd | プログラマブルロジック素子の入力／出力マクロセル |
| JP2007144526A (ja) * | 2005-11-24 | 2007-06-14 | Ｎｅｘｔ Ｉ＆Ｄ株式会社 | ツイストドリル |
Families Citing this family (124)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5151623A (en) * | 1985-03-29 | 1992-09-29 | Advanced Micro Devices, Inc. | Programmable logic device with multiple, flexible asynchronous programmable logic blocks interconnected by a high speed switch matrix |
| US5225719A (en) * | 1985-03-29 | 1993-07-06 | Advanced Micro Devices, Inc. | Family of multiple segmented programmable logic blocks interconnected by a high speed centralized switch matrix |
| US4763020B1 (en) * | 1985-09-06 | 1997-07-08 | Ricoh Kk | Programmable logic device having plural programmable function cells |
| US4876640A (en) * | 1986-02-07 | 1989-10-24 | Advanced Micro Devices, Inc. | Logic controller having programmable logic "and" array using a programmable gray-code counter |
| US5477165A (en) * | 1986-09-19 | 1995-12-19 | Actel Corporation | Programmable logic module and architecture for field programmable gate array device |
| US5367208A (en) | 1986-09-19 | 1994-11-22 | Actel Corporation | Reconfigurable programmable interconnect architecture |
| JPS6482819A (en) * | 1987-09-25 | 1989-03-28 | Toshiba Corp | Programmable logic array |
| DE3871889T2 (de) * | 1987-10-02 | 1992-12-24 | Kawasaki Steel Co | Programmierbare eingangs-/ausgangsschaltung. |
| DE3875909T2 (de) * | 1987-11-20 | 1993-05-13 | Kawasaki Steel Co | Programmierbare logische vorrichtung. |
| US4847612A (en) * | 1988-01-13 | 1989-07-11 | Plug Logic, Inc. | Programmable logic device |
| US4912342A (en) * | 1988-05-05 | 1990-03-27 | Altera Corporation | Programmable logic device with array blocks with programmable clocking |
| US4871930A (en) * | 1988-05-05 | 1989-10-03 | Altera Corporation | Programmable logic device with array blocks connected via programmable interconnect |
| JP2548301B2 (ja) * | 1988-05-25 | 1996-10-30 | 富士通株式会社 | プログラマブル論理回路装置 |
| US4965472A (en) * | 1988-08-11 | 1990-10-23 | Cypress Semiconductor Corp. | Programmable high speed state machine with sequencing capabilities |
| US4879481A (en) * | 1988-09-02 | 1989-11-07 | Cypress Semiconductor Corporation | Dual I/O macrocell for high speed synchronous state machine |
| US5023484A (en) * | 1988-09-02 | 1991-06-11 | Cypress Semiconductor Corporation | Architecture of high speed synchronous state machine |
| US4894563A (en) * | 1988-10-11 | 1990-01-16 | Atmel Corporation | Output macrocell for programmable logic device |
| US4914322A (en) * | 1988-12-16 | 1990-04-03 | Advanced Micro Devices, Inc. | Polarity option control logic for use with a register of a programmable logic array macrocell |
| US5081375A (en) * | 1989-01-19 | 1992-01-14 | National Semiconductor Corp. | Method for operating a multiple page programmable logic device |
| US5021689A (en) * | 1989-01-19 | 1991-06-04 | National Semiconductor Corp. | Multiple page programmable logic architecture |
| US4942319A (en) * | 1989-01-19 | 1990-07-17 | National Semiconductor Corp. | Multiple page programmable logic architecture |
| JP2566005B2 (ja) * | 1989-03-03 | 1996-12-25 | 株式会社東芝 | 入力切換装置 |
| US5047672A (en) * | 1989-03-31 | 1991-09-10 | Texas Instruments Incorporated | ECL/TTL conversion circuit and translation programmable array logic |
| US5489857A (en) * | 1992-08-03 | 1996-02-06 | Advanced Micro Devices, Inc. | Flexible synchronous/asynchronous cell structure for a high density programmable logic device |
| US5457409A (en) * | 1992-08-03 | 1995-10-10 | Advanced Micro Devices, Inc. | Architecture of a multiple array high density programmable logic device with a plurality of programmable switch matrices |
| US5027011A (en) * | 1989-10-31 | 1991-06-25 | Sgs-Thomson Microelectronics, Inc. | Input row drivers for programmable logic devices |
| US5028821A (en) * | 1990-03-01 | 1991-07-02 | Plus Logic, Inc. | Programmable logic device with programmable inverters at input/output pads |
| US5204555A (en) * | 1990-04-05 | 1993-04-20 | Gazelle Microcircuits, Inc. | Logic array having high frequency internal clocking |
| US5198705A (en) * | 1990-05-11 | 1993-03-30 | Actel Corporation | Logic module with configurable combinational and sequential blocks |
| US5245226A (en) * | 1991-02-25 | 1993-09-14 | Lattice Semiconductor Corporation | Output logic macrocell |
| US5122685A (en) * | 1991-03-06 | 1992-06-16 | Quicklogic Corporation | Programmable application specific integrated circuit and logic cell therefor |
| US5416367A (en) * | 1991-03-06 | 1995-05-16 | Quicklogic Corporation | Programmable application specific integrated circuit and logic cell therefor |
| US5338982A (en) * | 1991-03-29 | 1994-08-16 | Kawasaki Steel Corporation | Programmable logic device |
| US5121006A (en) * | 1991-04-22 | 1992-06-09 | Altera Corporation | Registered logic macrocell with product term allocation and adjacent product term stealing |
| US5220214A (en) * | 1991-04-22 | 1993-06-15 | Altera Corporation | Registered logic macrocell with product term allocation and adjacent product term stealing |
| US5384499A (en) * | 1991-04-25 | 1995-01-24 | Altera Corporation | High-density erasable programmable logic device architecture using multiplexer interconnections |
| US5268598A (en) * | 1991-04-25 | 1993-12-07 | Altera Corporation | High-density erasable programmable logic device architecture using multiplexer interconnections |
| US5861760A (en) * | 1991-04-25 | 1999-01-19 | Altera Corporation | Programmable logic device macrocell with improved capability |
| US5204556A (en) * | 1991-05-06 | 1993-04-20 | Lattice Semiconductor Corporation | Programmable interconnect structure for logic blocks |
| US5191243A (en) * | 1991-05-06 | 1993-03-02 | Lattice Semiconductor Corporation | Output logic macrocell with enhanced functional capabilities |
| US5130574A (en) * | 1991-05-06 | 1992-07-14 | Lattice Semiconductor Corporation | Programmable logic device providing product term sharing and steering to the outputs of the programmable logic device |
| US5153462A (en) * | 1991-05-21 | 1992-10-06 | Advanced Micro Devices, Inc. | Programmable logic device incorporating voltage comparator |
| US5189320A (en) * | 1991-09-23 | 1993-02-23 | Atmel Corporation | Programmable logic device with multiple shared logic arrays |
| US5250859A (en) * | 1991-09-27 | 1993-10-05 | Kaplinsky Cecil H | Low power multifunction logic array |
| US5359242A (en) * | 1993-01-21 | 1994-10-25 | Altera Corporation | Programmable logic with carry-in/carry-out between logic blocks |
| US5231312A (en) * | 1992-03-12 | 1993-07-27 | Atmel Corporation | Integrated logic circuit with functionally flexible input/output macrocells |
| US5235221A (en) * | 1992-04-08 | 1993-08-10 | Micron Technology, Inc. | Field programmable logic array with speed optimized architecture |
| US5287017A (en) * | 1992-05-15 | 1994-02-15 | Micron Technology, Inc. | Programmable logic device macrocell with two OR array inputs |
| US5220215A (en) * | 1992-05-15 | 1993-06-15 | Micron Technology, Inc. | Field programmable logic array with two or planes |
| US5331227A (en) * | 1992-05-15 | 1994-07-19 | Micron Semiconductor, Inc. | Programmable logic device macrocell with an exclusive feedback line and an exclusive external input line |
| US5300830A (en) * | 1992-05-15 | 1994-04-05 | Micron Semiconductor, Inc. | Programmable logic device macrocell with an exclusive feedback and exclusive external input lines for registered and combinatorial modes using a dedicated product term for control |
| US5384500A (en) * | 1992-05-15 | 1995-01-24 | Micron Semiconductor, Inc. | Programmable logic device macrocell with an exclusive feedback and an exclusive external input line for a combinatorial mode and accommodating two separate programmable or planes |
| US5298803A (en) * | 1992-07-15 | 1994-03-29 | Micron Semiconductor, Inc. | Programmable logic device having low power microcells with selectable registered and combinatorial output signals |
| US5386154A (en) * | 1992-07-23 | 1995-01-31 | Xilinx, Inc. | Compact logic cell for field programmable gate array chip |
| US5331226A (en) * | 1992-07-23 | 1994-07-19 | Xilinx, Inc. | Logic cell for field programmable gate array having optional input inverters |
| US5365125A (en) * | 1992-07-23 | 1994-11-15 | Xilinx, Inc. | Logic cell for field programmable gate array having optional internal feedback and optional cascade |
| US5646547A (en) * | 1994-04-28 | 1997-07-08 | Xilinx, Inc. | Logic cell which can be configured as a latch without static one's problem |
| DE4224804C1 (de) * | 1992-07-27 | 1994-01-13 | Siemens Ag | Programmierbare logische Schaltungsanordnung |
| JPH08501911A (ja) * | 1992-07-29 | 1996-02-27 | ザイリンクス， インコーポレイテッド | オプションの入力インバータを具備するフィールドプログラマブルゲートアレイ用ロジックセル |
| DE69304471T2 (de) * | 1992-08-03 | 1997-03-20 | Advanced Micro Devices Inc | Programmierbare logische Vorrichtung |
| US5309046A (en) * | 1992-09-30 | 1994-05-03 | Intel Corporation | Apparatus and method for product term allocation in programmable logic |
| US5341045A (en) * | 1992-11-06 | 1994-08-23 | Intel Corporation | Programmable input buffer |
| US5357153A (en) * | 1993-01-28 | 1994-10-18 | Xilinx, Inc. | Macrocell with product-term cascade and improved flip flop utilization |
| US5324998A (en) * | 1993-02-10 | 1994-06-28 | Micron Semiconductor, Inc. | Zero power reprogrammable flash cell for a programmable logic device |
| US5315177A (en) * | 1993-03-12 | 1994-05-24 | Micron Semiconductor, Inc. | One time programmable fully-testable programmable logic device with zero power and anti-fuse cell architecture |
| JPH06276086A (ja) * | 1993-03-18 | 1994-09-30 | Fuji Xerox Co Ltd | フィールドプログラマブルゲートアレイ |
| US5362999A (en) * | 1993-03-18 | 1994-11-08 | Xilinx, Inc. | EPLD chip with hybrid architecture optimized for both speed and flexibility |
| US5311080A (en) * | 1993-03-26 | 1994-05-10 | At&T Bell Laboratories | Field programmable gate array with direct input/output connection |
| US5350954A (en) * | 1993-03-29 | 1994-09-27 | Altera Corporation | Macrocell with flexible product term allocation |
| US5473266A (en) * | 1993-04-19 | 1995-12-05 | Altera Corporation | Programmable logic device having fast programmable logic array blocks and a central global interconnect array |
| DE69315060D1 (de) * | 1993-04-29 | 1997-12-11 | Ibm | Schaltung zum Hoch- und Herunterlegen mit Primäreingang für die Prüfbarkeit logischer Netzwerke |
| US5497107A (en) * | 1993-05-13 | 1996-03-05 | Texas Instruments Incorporated | Multiple, selectable PLAS having shared inputs and outputs |
| US5381058A (en) * | 1993-05-21 | 1995-01-10 | At&T Corp. | FPGA having PFU with programmable output driver inputs |
| US5399922A (en) * | 1993-07-02 | 1995-03-21 | Altera Corporation | Macrocell comprised of two look-up tables and two flip-flops |
| US5410194A (en) * | 1993-08-11 | 1995-04-25 | Xilinx, Inc. | Asynchronous or synchronous load multifunction flip-flop |
| US5506517A (en) * | 1993-09-01 | 1996-04-09 | Lattice Semiconductor Corporation | Output enable structure and method for a programmable logic device |
| US5467029A (en) * | 1993-10-28 | 1995-11-14 | Cypress Semiconductor Corp. | OR array architecture for a programmable logic device |
| US5414376A (en) * | 1993-12-28 | 1995-05-09 | Micron Semiconductor, Inc. | Programmable logic device macrocell having exclusive lines for feedback and external input, and a node which is selectively shared for registered output and external input |
| US5504439A (en) * | 1994-04-01 | 1996-04-02 | Xilinx, Inc. | I/O interface cell for use with optional pad |
| US5600267A (en) * | 1994-06-24 | 1997-02-04 | Cypress Semiconductor Corporation | Apparatus for a programmable CML to CMOS translator for power/speed adjustment |
| JP2001520812A (ja) * | 1994-09-26 | 2001-10-30 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 組合されたプログラム可能論理アレーとアレー論理 |
| US5568066A (en) * | 1994-11-17 | 1996-10-22 | Advanced Micro Devices, Inc. | Sense amplifier and or gate for a high density programmable logic device |
| US5602494A (en) * | 1995-03-09 | 1997-02-11 | Honeywell Inc. | Bi-directional programmable I/O cell |
| US5489856A (en) * | 1995-03-24 | 1996-02-06 | The United States Of America As Represented By The Director Of The National Security Agency | Laser-programmable clocked-logic integrated-circuit |
| US5625301A (en) * | 1995-05-18 | 1997-04-29 | Actel Corporation | Flexible FPGA input/output architecture |
| US5969539A (en) * | 1995-05-26 | 1999-10-19 | Xilinx, Inc. | Product term exporting mechanism and method improvement in an EPLD having high speed product term allocation structure |
| US5563529A (en) * | 1995-05-26 | 1996-10-08 | Xilinx, Inc. | High speed product term allocation structure supporting logic iteration after committing device pin locations |
| US5521529A (en) * | 1995-06-02 | 1996-05-28 | Advanced Micro Devices, Inc. | Very high-density complex programmable logic devices with a multi-tiered hierarchical switch matrix and optimized flexible logic allocation |
| US6531890B1 (en) | 1995-06-02 | 2003-03-11 | Lattice Semiconductor Corporation | Programmable optimized-distribution logic allocator for a high-density complex PLD |
| US5617041A (en) * | 1995-06-02 | 1997-04-01 | Xilinx, Inc. | Method and apparatus for reducing coupling switching noise in interconnect array matrix |
| US5781030A (en) * | 1995-06-02 | 1998-07-14 | Advanced Micro Devices, Inc. | Programmable uniform symmetrical distribution logic allocator for a high-density complex PLD |
| US5818254A (en) * | 1995-06-02 | 1998-10-06 | Advanced Micro Devices, Inc. | Multi-tiered hierarchical high speed switch matrix structure for very high-density complex programmable logic devices |
| US6028446A (en) * | 1995-06-06 | 2000-02-22 | Advanced Micro Devices, Inc. | Flexible synchronous and asynchronous circuits for a very high density programmable logic device |
| US5723984A (en) * | 1996-06-07 | 1998-03-03 | Advanced Micro Devices, Inc. | Field programmable gate array (FPGA) with interconnect encoding |
| EP0830735B1 (en) * | 1995-06-09 | 2000-11-08 | Advanced Micro Devices, Inc. | Field programmable gate array (fpga) with interconnect encoding |
| US5610536A (en) * | 1995-09-26 | 1997-03-11 | Xilinx, Inc. | Macrocell architecture with high speed product terms |
| US5600264A (en) * | 1995-10-16 | 1997-02-04 | Xilinx, Inc. | Programmable single buffered six pass transistor configuration |
| US5773994A (en) * | 1995-12-15 | 1998-06-30 | Cypress Semiconductor Corp. | Method and apparatus for implementing an internal tri-state bus within a programmable logic circuit |
| US5848285A (en) * | 1995-12-26 | 1998-12-08 | Cypress Semiconductor Corporation | Macrocell having a dual purpose input register for use in a logic device |
| US5917337A (en) * | 1995-12-29 | 1999-06-29 | Cypress Semiconductor Corp. | Programmable I/O cell with data conversion capability |
| US5786710A (en) * | 1995-12-29 | 1998-07-28 | Cypress Semiconductor Corp. | Programmable I/O cell with data conversion capability |
| US5760719A (en) * | 1995-12-29 | 1998-06-02 | Cypress Semiconductor Corp. | Programmable I/O cell with data conversion capability |
| US5869982A (en) * | 1995-12-29 | 1999-02-09 | Cypress Semiconductor Corp. | Programmable I/O cell with data conversion capability |
| US5811989A (en) * | 1995-12-29 | 1998-09-22 | Cypress Semiconductor Corp. | Programmable I/O cell with data conversion capability |
| US5686844A (en) * | 1996-05-24 | 1997-11-11 | Microchip Technology Incorporated | Integrated circuit pins configurable as a clock input pin and as a digital I/O pin or as a device reset pin and as a digital I/O pin and method therefor |
| US5900742A (en) * | 1996-06-21 | 1999-05-04 | Quicklogic Corporation | Interface cell for a programmable integrated circuit employing antifuses |
| US5936426A (en) * | 1997-02-03 | 1999-08-10 | Actel Corporation | Logic function module for field programmable array |
| GB2330992A (en) * | 1997-11-03 | 1999-05-05 | Nokia Mobile Phones Ltd | Channel estimation in a variable data rate communication system |
| US6069488A (en) * | 1997-11-14 | 2000-05-30 | Xilinx, Inc. | Programmable logic device with versatile exclusive or architecture |
| US6255847B1 (en) * | 1998-05-21 | 2001-07-03 | Lattice Semiconductor Corporation | Programmable logic device |
| US6229336B1 (en) | 1998-05-21 | 2001-05-08 | Lattice Semiconductor Corporation | Programmable integrated circuit device with slew control and skew control |
| US6212591B1 (en) | 1999-04-02 | 2001-04-03 | Cradle Technologies | Configurable I/O circuitry defining virtual ports |
| US6259273B1 (en) * | 1999-06-15 | 2001-07-10 | Ict Acquisition Corp. | Programmable logic device with mixed mode programmable logic array |
| US6246258B1 (en) | 1999-06-21 | 2001-06-12 | Xilinx, Inc. | Realizing analog-to-digital converter on a digital programmable integrated circuit |
| JP2002340978A (ja) * | 2001-05-10 | 2002-11-27 | Canon Inc | 出力制御回路および出力制御方法 |
| US6765408B2 (en) * | 2002-02-11 | 2004-07-20 | Lattice Semiconductor Corporation | Device and method with generic logic blocks |
| US7796464B1 (en) | 2003-06-27 | 2010-09-14 | Cypress Semiconductor Corporation | Synchronous memory with a shadow-cycle counter |
| US7893772B1 (en) | 2007-12-03 | 2011-02-22 | Cypress Semiconductor Corporation | System and method of loading a programmable counter |
| US8661394B1 (en) | 2008-09-24 | 2014-02-25 | Iowa State University Research Foundation, Inc. | Depth-optimal mapping of logic chains in reconfigurable fabrics |
| US8438522B1 (en) | 2008-09-24 | 2013-05-07 | Iowa State University Research Foundation, Inc. | Logic element architecture for generic logic chains in programmable devices |
| US8242802B2 (en) * | 2009-04-14 | 2012-08-14 | Via Technologies, Inc. | Location-based bus termination for multi-core processors |
| KR102569408B1 (ko) | 2015-07-27 | 2023-08-22 | 파워 다운 세미컨덕터 아이엔씨 | 공진 구동 회로를 이용한 저전력 디코더 |
| TWI661676B (zh) * | 2018-08-01 | 2019-06-01 | 新唐科技股份有限公司 | 可程式陣列邏輯 |
| US11784648B2 (en) | 2021-06-02 | 2023-10-10 | Power Down Semiconductor, Inc. | Low power interconnect using resonant drive circuitry |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57114269A (en) * | 1980-12-29 | 1982-07-16 | Ibm | Method of designing multibus circuit |
| US4422072A (en) * | 1981-07-30 | 1983-12-20 | Signetics Corporation | Field programmable logic array circuit |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3818252A (en) * | 1971-12-20 | 1974-06-18 | Hitachi Ltd | Universal logical integrated circuit |
| US3936812A (en) * | 1974-12-30 | 1976-02-03 | Ibm Corporation | Segmented parallel rail paths for input/output signals |
| US4124899A (en) * | 1977-05-23 | 1978-11-07 | Monolithic Memories, Inc. | Programmable array logic circuit |
| FR2401561A1 (fr) * | 1977-08-26 | 1979-03-23 | Baranik Jury | Matrice de commutation et dispositif de commande programmee de mecanismes a organes d'execution electriques et electromecaniques incorporant ladite matrice |
| JPS5483341A (en) * | 1977-12-15 | 1979-07-03 | Nec Corp | Digital integrated circuit |
| US4177452A (en) * | 1978-06-05 | 1979-12-04 | International Business Machines Corporation | Electrically programmable logic array |
| JPS55154832A (en) * | 1979-05-22 | 1980-12-02 | Mitsubishi Electric Corp | Programmable logic circuit |
| JPS57824A (en) * | 1980-05-31 | 1982-01-05 | Matsushita Electric Works Ltd | Breaker with arc gas barrier |
| FR2493641A1 (fr) * | 1980-11-03 | 1982-05-07 | Efcis | Reseau logique integre a programmation electrique simplifiee |
| US4506341A (en) * | 1982-06-10 | 1985-03-19 | International Business Machines Corporation | Interlaced programmable logic array having shared elements |
| US4488230A (en) * | 1982-12-08 | 1984-12-11 | At&T Bell Laboratories | Programmed logic array with external signals introduced between its AND plane and its OR plane |
| US4577190A (en) * | 1983-04-11 | 1986-03-18 | At&T Bell Laboratories | Programmed logic array with auxiliary pull-up means to increase precharging speed |
| US4642487A (en) * | 1984-09-26 | 1987-02-10 | Xilinx, Inc. | Special interconnect for configurable logic array |
-
1985
- 1985-08-12 US US06/765,038 patent/US4758746A/en not_active Expired - Lifetime
-
1986
- 1986-04-01 JP JP61075409A patent/JP2617447B2/ja not_active Expired - Lifetime
- 1986-05-22 EP EP86401085A patent/EP0213971B1/en not_active Expired - Lifetime
- 1986-05-22 DE DE198686401085T patent/DE213971T1/de active Pending
- 1986-05-22 DE DE8686401085T patent/DE3687383T2/de not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57114269A (en) * | 1980-12-29 | 1982-07-16 | Ibm | Method of designing multibus circuit |
| US4422072A (en) * | 1981-07-30 | 1983-12-20 | Signetics Corporation | Field programmable logic array circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04234222A (ja) * | 1990-08-09 | 1992-08-21 | Hyundai Electron Ind Co Ltd | プログラマブルロジック素子の入力／出力マクロセル |
| JP2007144526A (ja) * | 2005-11-24 | 2007-06-14 | Ｎｅｘｔ Ｉ＆Ｄ株式会社 | ツイストドリル |
Also Published As
| Publication number | Publication date |
|---|---|
| DE213971T1 (de) | 1988-04-28 |
| EP0213971B1 (en) | 1992-12-30 |
| DE3687383D1 (de) | 1993-02-11 |
| JP2617447B2 (ja) | 1997-06-04 |
| EP0213971A3 (en) | 1988-12-14 |
| DE3687383T2 (de) | 1993-04-29 |
| US4758746A (en) | 1988-07-19 |
| EP0213971A2 (en) | 1987-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6239913A (ja) | プログラム可能論理列 | |
| JP3005644B2 (ja) | プログラマブル論理装置用入力回路及びプログラマブル論理装置で使用するための論理回路並びにプログラマブル論理装置 | |
| US4124899A (en) | Programmable array logic circuit | |
| US5812479A (en) | Programmable logic array integrated circuits | |
| US5260611A (en) | Programmable logic array having local and long distance conductors | |
| US5255203A (en) | Interconnect structure for programmable logic device | |
| US5302866A (en) | Input circuit block and method for PLDs with register clock enable selection | |
| US4727268A (en) | Logic circuitry having two programmable interconnection arrays | |
| JPH07504797A (ja) | 論理積項の縦続接続および改良したフリップフロップ利用を伴うマクロセル | |
| EP0707721A1 (en) | Programmable logic device with regional and universal signal routing | |
| JPS6013332B2 (ja) | 可変持続の論理配列 | |
| US6897679B2 (en) | Programmable logic array integrated circuits | |
| US4894563A (en) | Output macrocell for programmable logic device | |
| US5298803A (en) | Programmable logic device having low power microcells with selectable registered and combinatorial output signals | |
| JP2540794B2 (ja) | プログラマブルロジツクアレイ回路 | |
| US4431926A (en) | Counter controlled signal generator | |
| US6759870B2 (en) | Programmable logic array integrated circuits | |
| US6198305B1 (en) | Reduced area product-term array | |
| JPS5857825A (ja) | Ｐｌａ回路 | |
| GB2121631A (en) | Flip-flop circuit | |
| US6263482B1 (en) | Programmable logic device having macrocells with selectable product-term inversion | |
| JPH025126A (ja) | トランジスタマトリクスシフタ | |
| US6204685B1 (en) | Dual-function method and circuit for programmable device | |
| CA1139375A (en) | Programmable array logic circuit | |
| JPS5856527A (ja) | 論理回路 |