JP3005644B2 - プログラマブル論理装置用入力回路及びプログラマブル論理装置で使用するための論理回路並びにプログラマブル論理装置 - Google Patents

プログラマブル論理装置用入力回路及びプログラマブル論理装置で使用するための論理回路並びにプログラマブル論理装置

Info

Publication number
JP3005644B2
JP3005644B2 JP2292207A JP29220790A JP3005644B2 JP 3005644 B2 JP3005644 B2 JP 3005644B2 JP 2292207 A JP2292207 A JP 2292207A JP 29220790 A JP29220790 A JP 29220790A JP 3005644 B2 JP3005644 B2 JP 3005644B2
Authority
JP
Japan
Prior art keywords
output
input
logic
pin
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2292207A
Other languages
English (en)
Other versions
JPH03171922A (ja
Inventor
ランディ・チャールズ・スティール
Original Assignee
エスティーマイクロエレクトロニクス・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エスティーマイクロエレクトロニクス・インコーポレイテッド filed Critical エスティーマイクロエレクトロニクス・インコーポレイテッド
Publication of JPH03171922A publication Critical patent/JPH03171922A/ja
Application granted granted Critical
Publication of JP3005644B2 publication Critical patent/JP3005644B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731—Optimisation thereof
    • H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
    • H03K19/17716—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays with synchronous operation, i.e. using clock signals, e.g. of I/O or coupling register

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、集積回路装置に関し、特にプログラマブ
ル論理装置で有用な入出力回路に関する。
〔従来の技術〕
プログラマブル論理装置は、その柔軟性のため電子工
業ではいよいよ大衆的になって来ている。これ等の装置
はユーザに広く変化に富んだ論理機能を行うための標準
部品を構成させる。単一の標準装置は多くの異なる方法
で構成できるので、特に製品の容積が極端に大きくない
場合は、システムでこのような装置を使用する全コスト
は注文設計部品の費用よりかなり低いものとすることが
できる。
或る大衆型のプログラマブル論理装置は簡単なプログ
ラマブル論理アレイ（PLA）から発展した。これ等の装
置はAND−ORアレイを含む。このようなアレイでは幾つ
かの列信号ラインが論理積（product term）信号ライン
の幾つか又は全部と接続されるような方法で、複数の列
入力ラインが複数の論理積出力ラインと交差する。これ
は、各交差点で２つの信号ライン間を接続させる能力の
ために、水平及び垂直に重複した信号ラインの矩形グリ
ッドとして一般に実施される。列信号ラインは全て１方
向に定まり、一方論理積信号ラインは列ラインと直角に
定まる。
一般に、列信号ラインは装置への全ての入力信号に対
する真値及び反転値を表すのに設けられる。列信号ライ
ンの論理積信号ラインへの接続はアレイのAND機能を提
供する。論理積信号ラインのグループは論理和接続され
てアレイのOR機能を提供する。論理和接続された論理積
信号ラインの各グループは出力論理ブロックに接続さ
れ、この出力論理ブロックは入出力ピンに出力信号を供
給する。これ等の出力論理ブロックは度々出力論理マク
ロセル（OLMC）と云われる。
代表的なプログラマブル論理装置は幾つかの専用入力
ピンを有し、これ等はアレイへの入力信号を供給するの
にだけ使用される。出力論理マクロセルに接続された入
出力ピンは代表的に関連する出力論理マイクロセルによ
り駆動される出力ピン又は付加的入力ピンとして機能す
るようにプログラムされる。入出力ピンが入力ピンとし
て機能するようにプログラムされるとき、関連する出力
論理マクロセルは使用されない。出力論理マクロセルは
代表的に組合わせ及び連続ロジックの両方を含み、それ
等のいずれかはそれが出力信号を供給するようにプログ
ラムされるとき入出力ピンを駆動するのに使用できる。
出力論理マクロセルの機能は当業者には周知の如く装置
プログラム時間で決められる。
また、多くのプログラマブル論理装置はマルチ機能入
力ピンを含む。これ等のピンはデータ入力ピンとして使
用でき、この場合それ等は入力ピンと同じ機能をする。
また、それ等は種々の制御機能を行うようにプログラム
出来、装置クロック信号（連続回路を駆動するのに使用
される）、入力ラッチイネーブル及び出力イネーブルの
ような信号を供給するのに使用される。残りの装置の場
合のように、これ等のマルチ機能入力ピンは装置プログ
ラム時間に選択した機能を行うようにプログラムされ、
そのプログラムされた情報は代表的にEEPROM又は同様の
不揮発性記憶装置に記憶される。
AND−ORアレイへの付加的入力は出力論理マクロセル
からの帰還信号により供給できる。出力論理マクロセル
がこの方法で機能するようにプログラムされるとき、出
力信号が発生されてアレイの列に印加される。この帰還
信号は関連する入出力ピンに印加してもよいし、印加し
なくてもよい。このような出力論理マクロセルに対する
プログラム機能は度々隠れた（buried）論理機能と云わ
れる。
〔発明が解決しようとする課題〕
アレイに提供できる列の数々物理的な制限がある。ア
レイに真及び反転信号を供給する単一の列駆動器は代表
的に各出力論理マクロセルに接続される。セルが隠れた
出力信号を供給するようにプログラムされるならば、斯
る出力信号はこの列駆動器に供給される。関連する入出
力ピンが入力ピンとして機能するようにプログラムされ
るならば、それは同じ列駆動器に接続され、出力論理マ
クロセルは使用されない。
プログラマブル論理装置では、装置の入出力ピンの全
部を使用するように常に所望されるが、度々困難であ
る。隠れた出力を供給し、入力ピンを使用して制御信号
を供給すると、入力及び出力として使用するのに有効な
ピンの数が制限される。関連する出力論理マクロセルを
使用しないので、入力に入出力ピンを使用することは資
源を浪費する。装置の全ての入力及び入出力ピンを出来
る限り完全に使用させる回路及び装置設計が所望され
る。
従って、この発明の目的は入出力信号ピンに接続さ
れ、プログラマブル論理回路でAND−ORアレイ入力をよ
り良く利用をさせる回路を提供することである。
更にこの発明の目的は関連する入力ピンが制御機能に
使用されるとき、マルチ機能入力ピンのためのアレイ列
駆動器が利用できるような回路を提供することである。
また、この発明の目的は入力用の関連する入出力ピン
を使用しながら出力論理回路に帰還信号を発生するよう
に使用させるような回路を提供することである。
〔課題を解決するための手段〕
従って、この発明によれば、プログラマブル論理装置
のマルチ機能入力ピンは選択回路に接続され、この選択
回路は装置プログラム時間にプログラムされる。１個以
上の出力論理マクロセルにより発生された出力信号は斯
る選択回路に供給される。選択回路はアレイの列を駆動
するのに使用する信号を発生する。入力ピンが制御信号
を発生するのに使用されるならば、入力ピンはアレイに
接続されず、出力回路はそれが発生した出力信号又は関
連する入出力ピンから得られた入力信号でそのアレイの
列を駆動できる。
この発明の新規な技術は特許請求の範囲に述べてい
る。しかしながら、この発明自身、好ましい使用のモー
ド及びその目的、利点は添付図面と関連して読むとき例
示の実施例の以下の詳細な説明を参照することにより最
もよく理解できるであろう。
〔実施例〕
第１図において、プログラマブル論理装置10はAND−O
Rアレイ12を含む。第１図に示すように、図面中で列信
号ラインは垂直に走り、論理積信号ラインは水平に走
る。説明を簡略化するため、第１図は少数の列信号ライ
ン及び論理積信号ラインのみを示す。当業者にはわかる
ように、この発明により構成された実際のプログラマブ
ル論理装置は非常に多数の列信号ライン及び論理積信号
ラインを有する。
入力信号ピン14,16,18,20は関連する列駆動器22,24,2
6,28に夫々接続される。各列駆動器22,24,26,28はその
入力に対応する真信号及び反転信号を発生する。これ等
の信号はアレイ12の分離した列に供給される。例えば、
列駆動器22は信号ライン30に真信号を発生し、信号ライ
ン32に反転信号を発生する。信号ライン30,32は夫々列
ライン34及び36に接続されている。当業者には周知の如
く、１つの入力信号のみが各列信号ラインに供給され、
そしてAND−ORアレイ12の任意の所定の列信号ラインと
任意又は全ての論理積信号ラインが接続されるようにな
る。入力信号ピン16,18,20に接続された残りの列駆動器
24,26,28の各々は、同様の方法でAND−ORアレイ12への
入力を発生する。
ORゲート38,40,42,44は幾つかの論理積信号ラインの
論理的OR機能を呈する。例えば、ORゲート40は４つの論
理積信号ライン46の論理和をとる。これはAND−ORアレ
イ12のOR機能を呈する。４つの論理積信号ライン46のみ
が各ORゲートに接続されているのを示しているけれど
も、実際の装置では多数の論理積信号ラインが各ORゲー
トに接続される。
ORゲート38,40,42,44の出力端は出力論理マクロセル
（OLMC）48,50,52,54に夫々接続される。各OLMCは出力
バッファ56を駆動し、これをイネーブル又はディセーブ
ルするためのバッファイネーブル信号ライン58を備えて
いる。種々の出力バッファ56はOLMCと関連する入出力ピ
ン60,62,64,66を駆動するのに使用される。入力信号ラ
イン68はまた各入出力ピンに接続され、斯るピンが入力
として使用されるとき入出力ピン及び関連するOLMC間に
信号路を呈する。
各OLMC48,50,52,54は関連する列駆動器70,72,74,76に
出力信号を発生する。上述の如く、各列駆動器70−76は
AND−ORアレイ12に対して真入力及び反転入力を出力す
る。
入力ピン78はAND−ORアレイ12に対する入力信号か又
はOLMC48−54に対するクロック信号を発生するのに使用
されるマルチ機能ピンである。信号ライン80は入力ピン
78を選択回路82及びバッファ84に接続するのに使用され
る。第２図と関連してより詳細に説明されるように、入
力ピン78が入力ピンとして機能するようにプログラムさ
れるとき、選択回路82は信号ライン80を列駆動器86と接
続する。入力ピン78がクロツク信号を発生するようにプ
ログラムされるとき、選択回路82は信号ライン80に現れ
る全ての信号を無視する。代わりに、バッファ84はOLMC
48,50,52,54の各々にクロック信号ライン88のクロック
信号を供給する。ピン78が入力ピンとして使用されると
き、OLMC48,50,52,54の各々はクロック使用ライン88に
現れる信号を無視するようにプログラムされる。また、
バッファ84は入力に拘わらず、固定値を発生するように
プログラム出来る。
ピン100はまたマルチ機能ピンである。ピン100はAND
−ORアレイ12に対する入力信号を発生するかまたは入力
ピン14−20に現れる信号をラッチするためのラッチイネ
ーブル（LE）信号を発生するようにプログラムできる。
ピン100が入力ピンとして機能するようにプログラムさ
れるとき、信号ラッチ102は入力ピン100を選択回路104
に接続する。接続回路104は信号ラツチ102上の信号を列
駆動器106に供給し、この列駆動器106は入力ピン100に
現れる信号をAND−ORアレイ12に供給する。
ピン100がラッチイネーブル信号として機能するよう
にプログラムされるとき、選択回路104は信号ラッチ102
に現れる全ての信号を無視する。代わりに、バッファ10
8を使用して信号ラツチ110にラッチイネーブル信号を発
生する。信号ライン110は入力ラッチ112に接続され、こ
の入力ラッチ112を使用して、ピン100の信号が適当な値
を持つとき、入力ピン14−20で利用できる信号の現在値
をラッチする。ピン100が入力ピンとして使用されると
き、入力ラツチ112はバッファ108の出力を無視するよう
にプログラムされ、入力ピン14−20の信号は直接関連す
る列駆動器22−28に転送される。
上述の如く更に信号ライン80,102に接続されている選
択回路82,104は、隣接のOLMCの出力側に接続される。従
って、選択回路82は３入力を有する。すなわち１つは信
号ライン80に現れる入力、他の２つはOLMC48及び50によ
る各入力である。これらの入力のうち選択された入力は
列駆動器86に供給出来、この供給された入力は装置プロ
グラム時間で選択される。望むなら、選択回路82は列駆
動器86への入力を供給しないようにプログラムできる。
OLMCは関連する列駆動器及び隣接の選択回路に直接幾つ
かの可能な出力のうちの１つを供給するようにプログラ
ム出来る。これはAND−ORアレイ12に供給される入力出
力の組合わせを広く変化にとんだものとする。例えば、
入力ピン78がクロック信号を供給するのに使用されるな
らば、OLMC48は隠れた出力帰還信号を列駆動器70に供給
し、且つクロック信号を選択回路82を介して列駆動器86
に供給することにより入出力ピン60を入力として使用す
るようにプログラムできる。
第２図に、出力論理マクロセル及び選択回路の好まし
い実施例の詳細を示す。OLMC50のみを詳細に示すが、残
りのOLMCも同じ方法で機能する。
選択回路82は３入力のマルチプレクサ120を含む。プ
ログラムラッチ122は列駆動器86に接続されるマルチプ
レクサ120への入力ラインを選択するのに使用されるプ
ログラムビットを含む。３入力ラインがマルチプレクサ
120に接続されるので、２プログラムビットがプログラ
ムラッチ122によって発生されねばならない。プログラ
ムラッチ122により発生される４ビットの組合わせは、
列駆動器86に供給される３入力の１つ又はそのように供
給される非入力（すなわち、予め定めた値）を生じる。
出力論理マクロセル50はORゲート40の出力側に接続さ
れた組合わせ論理回路124を含む。当業者には周知の如
く、種々の組合わせ論理機能は、プログラムラッチ及び
マルチプレクサの使用により組合わせ論理回路124で決
められる。少なくとも１つの組合わせ論理信号ライン12
6が設けられ、好ましくは、例えば図に示すようにＤ型
フリップフロップであるフリップフロップ128の入力側
に接続される。フリップフロップ128は第１図に示すよ
うに信号ライン88に供給されるクロック入力信号を有
し、かつ信号ライン130に供給されるＱ出力を有する。
所望なら、フリップフロップ128の前の反転出力が発生
されて他の論理要素に供給されるが、これは第２図では
示されてない。
組合わせ論理回路124及びフリップフロップ128からの
各出力はマルチプレクサ132及び134に供給される。マル
チプレクサ132はプログラムラッチ136で制御され、出力
信号を発生してマルチプレクサ120に供給する。マルチ
プレクサ134はプログラムラッチ138で制御され、出力信
号を発生して列駆動器72に供給する。
組合わせ論理回路124及びＤ型フリップフロツプ128か
らの各出力はまたマルチプレクサ140に供給され、この
マルチプレクサ140はプログラムラッチ142で制御され
る。マルチプレクサ140は出力信号を発生して出力バッ
ファ56に供給し、フリップフロップ128からの連続出力
信号又は組合わせ論理回路124からの非連続信号のいず
れかが選択される。出力バッファ制御回路144によりバ
ッファイネーブル信号がライン58を介して出力バッファ
56に供給される。出力イネーブル信号（図示せず）を供
給するのにマルチ機能入力が使用されるならば、斯る信
号は出力バッファ制御回路144に供給されてライン58に
バッファイネーブル信号を発生する。
上述の如く、入出力ピン62は出力ピン又は入力ピンの
いずれかとして機能するように決めることができる。入
出力ピン62が入力ピンとして使用されるならば、出力バ
ッファ制御回路144に含まれるプログラムラッチはバッ
ファイネーブル信号をライン58に印加し、出力バッファ
56と永久にディセーブルする。それから入出力ピン62を
OLMC50と接続するのに信号ライン68が使用される。
入出力ピン62が入力ピンとして機能するように決めら
れるとき、それをアレイへの列駆動器に接続する必要が
ある。これは信号ライン68をマルチプレクサ132及びマ
ルチプレクサ134の両方に接続することにより達成され
る。これは入力ピン62の信号を列駆動器72又は列駆動器
86のいずれかを駆動するのに使用させる。信号ライン68
はまた信号ライン146に接続され、この信号ライン146は
OLMC50からの出力信号を発生する。信号ライン146は他
のOLMC（図示せず）に接続され、それを介して列駆動器
に接続できる。信号ライン148は他のOLMCからの入力信
号を有し、このOLMCは信号ライン146が接続されたもの
であってもよいし、そうでなくてもよい。信号ライン14
8はマルチプレクサ132及びマルチプレクサ134の両方に
接続される。信号ライン148は他のOLMCを介して斯る他
のOLMCと関連する入出力ピンに接続される。他のOLMCか
らの出力信号ライン146に類似する出力ラインはOLMC50
内の信号ライン148に供給される信号を発生する。
当業者には分かるように、広く変化に富んだ信号の組
合わせが列駆動器72及び86に適用できる。これは入力ピ
ン又は出力ピンのいずれかとして入力ピン62の使用に組
合わせられる。例えば、信号ライン80はマルチプレクサ
120を介して列駆動器86に接続され、出力ピン62は組合
わせ論理回路124からの出力により駆動され、他のOLMC
の入出力ピンは入力ピンとして使用し、信号ライン148
及びマルチプレクサ134を介して列駆動器72に接続でき
る。他の例として、信号ライン80の信号はクロック信号
として使用され、ピン62は入力ピンとして使用し、信号
ライン68及びマルチプレクサ134を介して列駆動器72に
接続でき、隠れた出力信号はフリップフロップ128の出
力によって発生され、マルチプレクサ132及びマルチプ
レクサ120を介して列駆動器86に供給できる。
２つのマルチ機能入力ピンのみを説明したけれども、
実際の装置は４つ以上のマルチ機能入力ピンを持つこと
ができる。当業者には明らかなように、任意の型の制御
機能は上述したものと同じ方法で処理できる。
ここに述べた選択回路を使用すると、有効な列駆動器
の利用を増大させる。また、その関連する入出力ピンが
装置に入力信号を供給するのに使用される間出力論理マ
クロセルを隠れた出力に使用させる。プログラマブル論
理装置で有効な限定された数の入出力ピンの利用を増大
させると、斯る装置を論力動作を行うようにプログラム
させることができ、この論理動作は多数の入出力ピンを
有するプログラマブル論理装置であらかじめ行われるの
みである。このような増大した利用はプログラマブル論
理装置を含むシステムにとって総合的に減少したシステ
ムコストに寄与する。
この発明を特に好ましい実施例を示して説明して来た
けれども、この発明の要旨を逸脱することなく、形及び
詳細の種々の変化をなし得ることが当業者には理解でき
るであろう。
【図面の簡単な説明】
第１図はこの発明によるプログラム論理装置の一部を示
す図、第２図はこの発明による出力論理マクロセル及び
関連する選択回路のブロック図である。 図において、10はプログラマブル論理装置、14,16,18,2
0は入力信号ピン、22,24,26,28,70,72,74,76,86,106は
列駆動器、48,50,52,54は出力論理マクロセル、60,62,6
4,66は入出力ピン、78,100は入力ピン、52,104は選択回
路である。
フロントページの続き (56)参考文献 特開 昭61−216520（ＪＰ，Ａ) 特表 昭63−503270（ＪＰ，Ａ) 米国特許4912345（ＵＳ，Ａ) ”特集最新ＩＣの紹介と活用法７”, エレクトロニクスライフ、日本放送出版 協会、昭和60年12月１日、1985年12月号 （通巻640号）．Ｐ．53−57 (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 19/173 - 19/177

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】AND−ORアレイ及び複数の出力回路ブロッ
    クを有するプログラマブル論理装置用入力回路であっ
    て、 上記AND−ORアレイに接続された出力端を有する列駆動
    器と、 この列駆動器に接続された出力端、入力ピン及び少なく
    とも第１の出力回路ブロックの出力端に接続された入力
    端を有するマルチプレクサと を備え、上記マルチプレクサの入力端の１つは、上記プ
    ログラマブル論理装置がプログラムされるとき上記マル
    チプレクサで記憶されたプログラム情報に従って上記マ
    ルチプレクサの出力端に接続され、上記マルチプレクサ
    に接続された上記第１の出力回路ブロックの出力は、該
    出力回路ブロックに接続されたピンへ入力として供給さ
    れる信号、上記出力回路ブロックにより発生された組合
    わせ論理信号又は上記出力回路ブロックにより発生され
    た連続信号の１つを含むプログラマブル論理装置用入力
    回路。
  2. 【請求項２】上記マルチプレクサは第１および第２の出
    力回路ブロックの出力端及び入力ピンに接続された入力
    端を有する請求項１記載のプログラマブル論理装置用入
    力回路。
  3. 【請求項３】上記入力ピンはまた該入力ピンが入力信号
    の代わりに制御信号を供給するのに使用できるような別
    なバッファに接続される請求項１記載のプログラマブル
    論理装置用入力回路。
  4. 【請求項４】上記マルチプレクサに接続された上記第１
    の出力回路ブロックの出力は、該出力回路ブロックに接
    続されたピンへ入力として供給される信号、上記出力回
    路ブロックにより発生された組合わせ論理信号、上記出
    力回路ブロックにより発生された連続信号、又は上記出
    力回路ブロックに隣接し且つ上記マルチプレクサに直接
    接続されていない第２の出力回路ブロックから供給され
    る出力信号の１つを含む請求項１記載のプログラマブル
    論理装置用入力回路。
  5. 【請求項５】AND−ORアレイを有するプログラマブル論
    理装置で使用するための論理回路であって、 上記AND−ORアレイに接続された列駆動器と、 この列駆動器に接続された選択器と、 この選択器に接続された装置入力ピンと、 上記AND−ORアレイに接続された装置入力端、装置入出
    力ピンに接続された入力端、上記装置入出力ピンにバッ
    フアを介して接続された出力端及び上記選択器の入力端
    に接続された出力端を有する出力論理ブロックと を備え、上記出力論理ブロックは上記選択器の入力端に
    接続された出力端を備えた第２の選択器を含み、この第
    ２の選択器は、装置入出力ピン、上記出力論理ブロック
    内の組合わせ論理回路の出力端及び出力論理ブロック内
    のクロック論理装置の出力端に接続された入力端を有す
    るプログラマブル論理装置で使用するための論理装置。
  6. 【請求項６】更に、上記AND−ORアレイに接続された入
    力端、第２の装置入出力ピンに接続された入力端、上記
    第２の装置入出力ピンにバッフアを介して接続された出
    力端及び上記選択器の入力端に接続された出力端を有す
    る第２の出力論理ブロックを備えた請求項５記載のプロ
    グラマブル論理装置で使用するための論理回路。
  7. 【請求項７】上記第２の選択器はまた第２の出力論理ブ
    ロックを介して第２の装置入出力ピンに接続された入力
    端を有する請求項５記載のプログラマブル論理装置で使
    用するための論理回路。
  8. 【請求項８】AND−ORアレイと、 列駆動器を介して上記AND−ORアレイに接続された複数
    の専用装置入力ピンと、 上記AND−ORアレイに接続された入力端及びそれと対応
    する装置入出力ピンに接続された入力端及び出力端を有
    する複数の出力論理ブロックと、 上記AND−ORアレイに接続されている列駆動器に接続さ
    れた出力端及び出力論理ブロックに接続された少なくと
    も１つの入力端を有する入力選択器と、 この入力選択器の入力端及び制御機能を行う別な入力バ
    ッフアに接続された入力ピンと を備え、 少なくとも１つの出力論理ブロックは、更に、上記出力
    論理ブロック内の組合わせ論理回路の出力、上記出力論
    理ブロック内のクロック装置からの出力及び対応する装
    置出力ピンに現れる信号から選択された信号を上記入力
    選択器に供給する選択手段を含むプログラマブル論理装
    置。
  9. 【請求項９】上記選択手段はマルチプレクサを有する請
    求項８記載のプログラマブル論理装置。
  10. 【請求項１０】上記選択手段は、上記入力選択器に直接
    接続されていない出力論理ブロックに対応する装置入出
    力ピンに現れる信号を更に選択して供給する請求項８記
    載のプログラマブル論理装置。
JP2292207A 1989-10-31 1990-10-31 プログラマブル論理装置用入力回路及びプログラマブル論理装置で使用するための論理回路並びにプログラマブル論理装置 Expired - Fee Related JP3005644B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US429,311 1982-09-30
US07/429,311 US5027011A (en) 1989-10-31 1989-10-31 Input row drivers for programmable logic devices

Publications (2)

Publication Number Publication Date
JPH03171922A JPH03171922A (ja) 1991-07-25
JP3005644B2 true JP3005644B2 (ja) 2000-01-31

Family

ID=23702700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2292207A Expired - Fee Related JP3005644B2 (ja) 1989-10-31 1990-10-31 プログラマブル論理装置用入力回路及びプログラマブル論理装置で使用するための論理回路並びにプログラマブル論理装置

Country Status (5)

Country Link
US (1) US5027011A (ja)
EP (1) EP0426283B1 (ja)
JP (1) JP3005644B2 (ja)
KR (1) KR100187299B1 (ja)
DE (1) DE69031861T2 (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220214A (en) * 1991-04-22 1993-06-15 Altera Corporation Registered logic macrocell with product term allocation and adjacent product term stealing
US5861760A (en) 1991-04-25 1999-01-19 Altera Corporation Programmable logic device macrocell with improved capability
US5412260A (en) * 1991-05-03 1995-05-02 Lattice Semiconductor Corporation Multiplexed control pins for in-system programming and boundary scan state machines in a high density programmable logic device
US5237218A (en) * 1991-05-03 1993-08-17 Lattice Semiconductor Corporation Structure and method for multiplexing pins for in-system programming
DE69227144T2 (de) * 1991-05-10 1999-03-18 Toshiba Kawasaki Kk Programmierbare logische Einheit
US5260610A (en) * 1991-09-03 1993-11-09 Altera Corporation Programmable logic element interconnections for programmable logic array integrated circuits
US5436575A (en) * 1991-09-03 1995-07-25 Altera Corporation Programmable logic array integrated circuits
US20020130681A1 (en) 1991-09-03 2002-09-19 Cliff Richard G. Programmable logic array integrated circuits
US5371422A (en) * 1991-09-03 1994-12-06 Altera Corporation Programmable logic device having multiplexers and demultiplexers randomly connected to global conductors for interconnections between logic elements
US5883850A (en) * 1991-09-03 1999-03-16 Altera Corporation Programmable logic array integrated circuits
US6759870B2 (en) 1991-09-03 2004-07-06 Altera Corporation Programmable logic array integrated circuits
US5331227A (en) * 1992-05-15 1994-07-19 Micron Semiconductor, Inc. Programmable logic device macrocell with an exclusive feedback line and an exclusive external input line
US5287017A (en) * 1992-05-15 1994-02-15 Micron Technology, Inc. Programmable logic device macrocell with two OR array inputs
US5300830A (en) * 1992-05-15 1994-04-05 Micron Semiconductor, Inc. Programmable logic device macrocell with an exclusive feedback and exclusive external input lines for registered and combinatorial modes using a dedicated product term for control
US5384500A (en) * 1992-05-15 1995-01-24 Micron Semiconductor, Inc. Programmable logic device macrocell with an exclusive feedback and an exclusive external input line for a combinatorial mode and accommodating two separate programmable or planes
US5369772A (en) * 1992-05-21 1994-11-29 Compaq Computer Corporation Method of maximizing data pin usage utilizing post-buffer feedback
GB2267613B (en) * 1992-06-02 1996-01-03 Plessey Semiconductors Ltd Programmable logic cell
US5298803A (en) * 1992-07-15 1994-03-29 Micron Semiconductor, Inc. Programmable logic device having low power microcells with selectable registered and combinatorial output signals
US6002268A (en) * 1993-01-08 1999-12-14 Dynachip Corporation FPGA with conductors segmented by active repeaters
US6130550A (en) * 1993-01-08 2000-10-10 Dynalogic Scaleable padframe interface circuit for FPGA yielding improved routability and faster chip layout
US5357153A (en) * 1993-01-28 1994-10-18 Xilinx, Inc. Macrocell with product-term cascade and improved flip flop utilization
US5483178A (en) * 1993-03-29 1996-01-09 Altera Corporation Programmable logic device with logic block outputs coupled to adjacent logic block output multiplexers
US5350954A (en) * 1993-03-29 1994-09-27 Altera Corporation Macrocell with flexible product term allocation
US5477166A (en) * 1993-04-22 1995-12-19 Benchmarq Microelectronics Programmable output device with integrated circuit
US5561773A (en) * 1993-04-30 1996-10-01 Unisys Corporation Programmable, multi-purpose virtual pin multiplier
US5399922A (en) * 1993-07-02 1995-03-21 Altera Corporation Macrocell comprised of two look-up tables and two flip-flops
US5386156A (en) * 1993-08-27 1995-01-31 At&T Corp. Programmable function unit with programmable fast ripple logic
US5414376A (en) * 1993-12-28 1995-05-09 Micron Semiconductor, Inc. Programmable logic device macrocell having exclusive lines for feedback and external input, and a node which is selectively shared for registered output and external input
US5528169A (en) * 1995-04-26 1996-06-18 Xilinx, Inc. Method and structure for providing a flip flop circuit with a configurable data input path
US5625301A (en) * 1995-05-18 1997-04-29 Actel Corporation Flexible FPGA input/output architecture
US5563529A (en) * 1995-05-26 1996-10-08 Xilinx, Inc. High speed product term allocation structure supporting logic iteration after committing device pin locations
US5969539A (en) * 1995-05-26 1999-10-19 Xilinx, Inc. Product term exporting mechanism and method improvement in an EPLD having high speed product term allocation structure
US6028446A (en) * 1995-06-06 2000-02-22 Advanced Micro Devices, Inc. Flexible synchronous and asynchronous circuits for a very high density programmable logic device
US5970255A (en) 1995-10-16 1999-10-19 Altera Corporation System for coupling programmable logic device to external circuitry which selects a logic standard and uses buffers to modify output and input signals accordingly
US5684744A (en) * 1995-12-11 1997-11-04 Hewlett-Packard Company Configurable multifunction flip-flop
US5848285A (en) * 1995-12-26 1998-12-08 Cypress Semiconductor Corporation Macrocell having a dual purpose input register for use in a logic device
US5760719A (en) * 1995-12-29 1998-06-02 Cypress Semiconductor Corp. Programmable I/O cell with data conversion capability
US5917337A (en) * 1995-12-29 1999-06-29 Cypress Semiconductor Corp. Programmable I/O cell with data conversion capability
US5811989A (en) * 1995-12-29 1998-09-22 Cypress Semiconductor Corp. Programmable I/O cell with data conversion capability
US5869982A (en) * 1995-12-29 1999-02-09 Cypress Semiconductor Corp. Programmable I/O cell with data conversion capability
US5786710A (en) * 1995-12-29 1998-07-28 Cypress Semiconductor Corp. Programmable I/O cell with data conversion capability
US5959466A (en) 1997-01-31 1999-09-28 Actel Corporation Field programmable gate array with mask programmed input and output buffers
US6150837A (en) * 1997-02-28 2000-11-21 Actel Corporation Enhanced field programmable gate array
US6020759A (en) 1997-03-21 2000-02-01 Altera Corporation Programmable logic array device with random access memory configurable as product terms
US6144573A (en) * 1998-06-26 2000-11-07 Altera Corporation Programmable logic devices with improved content addressable memory capabilities
US6453382B1 (en) 1998-11-05 2002-09-17 Altera Corporation Content addressable memory encoded outputs
US6271679B1 (en) 1999-03-24 2001-08-07 Altera Corporation I/O cell configuration for multiple I/O standards
US6836151B1 (en) 1999-03-24 2004-12-28 Altera Corporation I/O cell configuration for multiple I/O standards
US6246258B1 (en) 1999-06-21 2001-06-12 Xilinx, Inc. Realizing analog-to-digital converter on a digital programmable integrated circuit
DE19959405B4 (de) * 1999-12-09 2005-12-22 Rohde & Schwarz Gmbh & Co. Kg Umkonfigurierbare Geräteschnittstelle
US6720796B1 (en) 2001-05-06 2004-04-13 Altera Corporation Multiple size memories in a programmable logic device
JP2003338750A (ja) 2002-05-20 2003-11-28 Nec Electronics Corp 汎用ロジックセル、これを用いた汎用ロジックセルアレイ、及びこの汎用ロジックセルアレイを用いたａｓｉｃ
US7111110B1 (en) 2002-12-10 2006-09-19 Altera Corporation Versatile RAM for programmable logic device
US7796464B1 (en) 2003-06-27 2010-09-14 Cypress Semiconductor Corporation Synchronous memory with a shadow-cycle counter
DE102007005631A1 (de) 2007-02-05 2008-08-07 Webasto Ag Heizgerät und Verfahren zu dessen Betrieb
US7893772B1 (en) 2007-12-03 2011-02-22 Cypress Semiconductor Corporation System and method of loading a programmable counter
US11104020B2 (en) 2016-03-04 2021-08-31 Harry's, Inc. Razor handle and method of manufacture

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912345A (en) 1988-12-29 1990-03-27 Sgs-Thomson Microelectronics, Inc. Programmable summing functions for programmable logic devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4896296A (en) * 1985-03-04 1990-01-23 Lattice Semiconductor Corporation Programmable logic device configurable input/output cell
US4761768A (en) * 1985-03-04 1988-08-02 Lattice Semiconductor Corporation Programmable logic device
US4742252A (en) * 1985-03-29 1988-05-03 Advanced Micro Devices, Inc. Multiple array customizable logic device
US4758746A (en) * 1985-08-12 1988-07-19 Monolithic Memories, Inc. Programmable logic array with added array of gates and added output routing flexibility
US4763020B1 (en) * 1985-09-06 1997-07-08 Ricoh Kk Programmable logic device having plural programmable function cells
US4789951A (en) * 1986-05-16 1988-12-06 Advanced Micro Devices, Inc. Programmable array logic cell
US4879481A (en) * 1988-09-02 1989-11-07 Cypress Semiconductor Corporation Dual I/O macrocell for high speed synchronous state machine

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912345A (en) 1988-12-29 1990-03-27 Sgs-Thomson Microelectronics, Inc. Programmable summing functions for programmable logic devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"特集最新ＩＣの紹介と活用法７"，エレクトロニクスライフ、日本放送出版協会、昭和６０年１２月１日、１９８５年１２月号（通巻６４０号）．Ｐ．５３−５７

Also Published As

Publication number Publication date
JPH03171922A (ja) 1991-07-25
US5027011A (en) 1991-06-25
EP0426283B1 (en) 1997-12-29
DE69031861T2 (de) 1998-04-16
KR100187299B1 (ko) 1999-04-15
DE69031861D1 (de) 1998-02-05
EP0426283A2 (en) 1991-05-08
KR910008963A (ko) 1991-05-31
EP0426283A3 (en) 1991-09-18

Similar Documents

Publication Publication Date Title
JP3005644B2 (ja) プログラマブル論理装置用入力回路及びプログラマブル論理装置で使用するための論理回路並びにプログラマブル論理装置
EP0602421B1 (en) Low power, high performance programmable logic arrays
EP0607657B1 (en) Programmable logic device and method of operation
EP0340891B1 (en) Programmable logic device with programmable word line connections
US6633181B1 (en) Multi-scale programmable array
JP3539997B2 (ja) 複数の入力を有するルックアップテーブルを実現するために要求されるプログラム可能なアーキテクチャエレメントの数を減じるための方法、およびルックアップテーブルアーキテクチャ
US5027315A (en) Programmable logic array using internally generated dynamic logic signals as selection signals for controlling its functions
US5909125A (en) FPGA using RAM control signal lines as routing or logic resources after configuration
US4506341A (en) Interlaced programmable logic array having shared elements
EP0379071B1 (en) Multiple page programmable logic architecture
EP1577789A2 (en) Reconfigurable circuit with connection unit
JPS6239913A (ja) プログラム可能論理列
US6873182B2 (en) Programmable logic devices having enhanced cascade functions to provide increased flexibility
US5302866A (en) Input circuit block and method for PLDs with register clock enable selection
US5053646A (en) Programmable logic device having expanded logic capability
US5497107A (en) Multiple, selectable PLAS having shared inputs and outputs
US4525641A (en) Flip-flop programmer using cascaded logic arrays
US5298803A (en) Programmable logic device having low power microcells with selectable registered and combinatorial output signals
EP0177280B1 (en) Dynamically controllable output logic circuit
US4177455A (en) Electrically configurable high-low decoder
US5329181A (en) Complementary macrocell feedback circuit
US6703862B1 (en) Efficient loadable registers in programmable logic devices
US6198305B1 (en) Reduced area product-term array
US4771405A (en) Hidden control bits in a control register
US6263482B1 (en) Programmable logic device having macrocells with selectable product-term inversion

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees