KR910008963A - 프로그램이 가능한 논리 장치를 위한 입력 열 구동기 - Google Patents

프로그램이 가능한 논리 장치를 위한 입력 열 구동기 Download PDF

Info

Publication number
KR910008963A
KR910008963A KR1019900017740A KR900017740A KR910008963A KR 910008963 A KR910008963 A KR 910008963A KR 1019900017740 A KR1019900017740 A KR 1019900017740A KR 900017740 A KR900017740 A KR 900017740A KR 910008963 A KR910008963 A KR 910008963A
Authority
KR
South Korea
Prior art keywords
output
input
circuit
logic
coupled
Prior art date
Application number
KR1019900017740A
Other languages
English (en)
Other versions
KR100187299B1 (ko
Inventor
찰스 스티일 랜디
Original Assignee
다니엘 쿼지색
에스지에스-톰슨 마이크로일렉트로닉스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니엘 쿼지색, 에스지에스-톰슨 마이크로일렉트로닉스, 인코포레이티드 filed Critical 다니엘 쿼지색
Publication of KR910008963A publication Critical patent/KR910008963A/ko
Application granted granted Critical
Publication of KR100187299B1 publication Critical patent/KR100187299B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731—Optimisation thereof
    • H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
    • H03K19/17716—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays with synchronous operation, i.e. using clock signals, e.g. of I/O or coupling register

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

프로그램이 가능한 논리 장치를 위한 입력 열 구동기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 프로그램가능 논리 장치의 일부분의 도면.

Claims (14)

  1. AND-OR어레이와 다수의 출력 회로 블록들을 가지는 프로그램이 가능한 논리장치를 위한 입력 회로에 있어서, 상기 어레이에 연결된 출력을 가지는 열 구동기 버퍼와, 상기 열 구동기 버퍼에 연결된 출력을 가지며 그리고 적어도 하나 이상의 출력 회로 블록의 출력과 입력핀에 연격된 입력들을 가지는 선택회로로 구성되고, 상기 선택 회로 입력들중의 하나는 상기 장치가 프로그램될때 상기 선택회로에 기억된 프로그램 정보에 따라서 상기 선택회로 출력에 연결됨을 특징으로 하는 AND-OR 어레이와 다수의 출력 회로 블록들을 가지는 프로그램이 가능한 논리 장치를 위한 입력회로.
  2. 제1항에 있어서, 상기 선책 회로는 2개의 출력 회로 블록들과 상기 입력핀에 연결된 입력들을 가짐을 특징으로 하는 AND-OR 어레이와 다수의 출력 회로 블록들을 가지는 프로그램이 가능한 논리 장치를 위한 입력회로.
  3. 제1항에 있어서, 상기 입력핀은 또한 교대로 위치한 버퍼에 연결되어 상기 입력핀이 입력 신호 대신에 제어 신호를 제공함을 특징으로 하는 AND-OR 어레이와 다수의 출력 회로 블록들을 가지는 프로그램이 가능한 논리 장치를 위한 입력회로.
  4. 제1항에 있어서, 상기 선택 회로에 연결된 출력 논리 블록의 출력은, 상기 출력 논리 블록에 연결된 핀에 입력으로써 제공된 신호와, 상기 출력 논리 블록에 의해 발생된 조합 논리 신호나 또는 상기 출력 논리 블록에 의해 발생된 연속 논리 신호들 중에서 하나의 신호를 포함함을 특징으로 하는 AND-OR 어레이와 다수의 논리 회로 블록들을 가지는 프로그램이 가능한 논리 장치를 위한 입력회로.
  5. 제4항에 있어서, 상기 선택 회로에 연결된 출력 논리 블록의 출력은 대신에 상기 선택 회로에 직접 연결안된 다른 출력 논리 블록으로부터 공급된 출력 신호를 포함함을 특징으로 하는 AND-OR 어레이와 다수의 출력 회로 블록들을 가지는 프로그램이 가능한 논리 창치를 위한 입력회로.
  6. AND-OR 어레이를 가지는 프로그램이 가능한 논리 장치에 사용하기 위한 회로에 있어서, 상기 어레이에 연결된 열 구동기와, 상기 열 구동기에 연결된 선택기와, 상기 선택기에 연결된 장치의 입력핀과 상기 어레이에 연결된 입력핀과, 장치의 입력/출력핀에 연결된 입력과, 장치의 입력/출력핀에 연결된 출력과, 상기 선택기의 입력에 연결된 출력을 가지는 출력 논리 블록으로 구성됨을 특징으로 하는AND-OR 어레이를 가지는 프로그램이 가능한 논리 창치를 위한 입력회로.
  7. 제6항에 있어서, 상기 논리 회로는 상기 어레이에 연결된 입력과 제2장치의 입력/출력핀에 연결된 입력과, 상기 제2의 장치의 입력/출력핀에 연결된 출력과, 선택기의 상기 입력에 연결된 출력을 가지는 제2출력 논리 블록을 구성함을 특징으로 하는AND-OR 어레이를 가지는 프로그램이 가능한 논리 장치에 사용하기 위한 논리 회로.
  8. 제6항에 있어서, 상기 출력 논리 회로는 상기 선택기의 입력에 연결된 출력을 제공하는 제2 선택기를 포함하며, 상기 제2선택기는 상기 장치의 입력/출력핀과, 상기 출력 논리 회로내의 조합 논리 회로의 출력과, 상기 출력 논리 회로내의 클럭된 논리 장치의 출력에 연결되는 입력들을 가짐을 특징으로 하는 AND-OR 어레이를 가지는 프로그램이 가능한 논리 장치에 사용하기 위한 논리 회로.
  9. 제8항에 있어서, 상기 제2 선택기는 또한 제2 출력 논리 블록을 통해 제 2 장치의 입력/출력핀에 연결된 입력을 가짐을 특징으로 하는 AND-OR 어레이를 가지는 프로그램이 가능한 논리 장치에 사용하기 위한 논리 회로.
  10. 프로그램이 가능한 논리장치에 있어서, AND-OR 어레이와 열 버퍼들을 통해 상기 어레이에 연결된 다수의 전용 장치의 입력핀들과, 상기 어레이에 연결된 입력들을 가지며 그리고 그들에 대응하는 장치의 입력/출력핀들에 연결된 입력들과 출력들을 가지는 다수의 출력 논리 블록들과, 상기 어레이에 연결된 열 구동기에 연결된 출력을 가지며 그리고 상기 출력 논리 블록에 연겨롤딘 적어도 하나 이상의 입력을 가지는 입력 선택기와, 제어 기능들을 수행하기 위하여 교대로 위치한 입력 버퍼에 그리고 상기 입력 선택기의 입력에 연결된 입력핀을 구성함을 특징으로 하는 프로그램이 가능한 논리 장치.
  11. 제10항에 있어서, 상기 출력 논리 블록들의 각각은 어레이에 연결된 열 구동기에 출력을 또한 포함함을 특징으로 하는 프로그램이 가능한 논리 장치.
  12. 제10항에 있어서, 적어도 하나 이이상의 출력 논리 블록은 상기 출력논리 블록내의 조합 논리 회로의 출력과, 상기 출력 논리 블록내의 클럭딘 장치로부터의 출력과, 이에 대응하는 장치의 입력/출력 핀상에 출현한 신호들로 부터 선택된 신호를 상기 입력 선택기에 제공하기 위한 선택 수단을 또한 포함함을 특징으로 하는 프로그램이 가능한 논리장치.
  13. 제12항에 있어서, 상기 선택 수단은 멀티플렉서를 포함함을 특징으로 하는 프로그램이 가능한 논리 장치.
  14. 제12항에 있어서, 상기 선택 수단은 상기 입력 선택기에 적접 연결되지 않는 출력 논리 블록에 대응하는 장치의 입력/출력 핀상에 출현한 신호의 다른 가능한 선택을 가지는 신호를 제공함을 특징으로 하는 프로그램이 가능한 논리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900017740A 1989-10-31 1990-10-31 프로그램이 가능한 논리장치를 위한 입력 열 구동기 KR100187299B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US7429311 1989-10-31
US07/429,311 US5027011A (en) 1989-10-31 1989-10-31 Input row drivers for programmable logic devices
US07429311 1989-10-31

Publications (2)

Publication Number Publication Date
KR910008963A true KR910008963A (ko) 1991-05-31
KR100187299B1 KR100187299B1 (ko) 1999-04-15

Family

ID=23702700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900017740A KR100187299B1 (ko) 1989-10-31 1990-10-31 프로그램이 가능한 논리장치를 위한 입력 열 구동기

Country Status (5)

Country Link
US (1) US5027011A (ko)
EP (1) EP0426283B1 (ko)
JP (1) JP3005644B2 (ko)
KR (1) KR100187299B1 (ko)
DE (1) DE69031861T2 (ko)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220214A (en) * 1991-04-22 1993-06-15 Altera Corporation Registered logic macrocell with product term allocation and adjacent product term stealing
US5861760A (en) 1991-04-25 1999-01-19 Altera Corporation Programmable logic device macrocell with improved capability
US5237218A (en) * 1991-05-03 1993-08-17 Lattice Semiconductor Corporation Structure and method for multiplexing pins for in-system programming
US5412260A (en) * 1991-05-03 1995-05-02 Lattice Semiconductor Corporation Multiplexed control pins for in-system programming and boundary scan state machines in a high density programmable logic device
DE69227144T2 (de) * 1991-05-10 1999-03-18 Toshiba Kawasaki Kk Programmierbare logische Einheit
US5260610A (en) * 1991-09-03 1993-11-09 Altera Corporation Programmable logic element interconnections for programmable logic array integrated circuits
US20020130681A1 (en) 1991-09-03 2002-09-19 Cliff Richard G. Programmable logic array integrated circuits
US6759870B2 (en) 1991-09-03 2004-07-06 Altera Corporation Programmable logic array integrated circuits
US5371422A (en) * 1991-09-03 1994-12-06 Altera Corporation Programmable logic device having multiplexers and demultiplexers randomly connected to global conductors for interconnections between logic elements
US5883850A (en) * 1991-09-03 1999-03-16 Altera Corporation Programmable logic array integrated circuits
US5436575A (en) * 1991-09-03 1995-07-25 Altera Corporation Programmable logic array integrated circuits
US5287017A (en) * 1992-05-15 1994-02-15 Micron Technology, Inc. Programmable logic device macrocell with two OR array inputs
US5300830A (en) * 1992-05-15 1994-04-05 Micron Semiconductor, Inc. Programmable logic device macrocell with an exclusive feedback and exclusive external input lines for registered and combinatorial modes using a dedicated product term for control
US5384500A (en) * 1992-05-15 1995-01-24 Micron Semiconductor, Inc. Programmable logic device macrocell with an exclusive feedback and an exclusive external input line for a combinatorial mode and accommodating two separate programmable or planes
US5331227A (en) * 1992-05-15 1994-07-19 Micron Semiconductor, Inc. Programmable logic device macrocell with an exclusive feedback line and an exclusive external input line
US5369772A (en) * 1992-05-21 1994-11-29 Compaq Computer Corporation Method of maximizing data pin usage utilizing post-buffer feedback
GB2267613B (en) * 1992-06-02 1996-01-03 Plessey Semiconductors Ltd Programmable logic cell
US5298803A (en) * 1992-07-15 1994-03-29 Micron Semiconductor, Inc. Programmable logic device having low power microcells with selectable registered and combinatorial output signals
US6002268A (en) * 1993-01-08 1999-12-14 Dynachip Corporation FPGA with conductors segmented by active repeaters
US6130550A (en) * 1993-01-08 2000-10-10 Dynalogic Scaleable padframe interface circuit for FPGA yielding improved routability and faster chip layout
US5357153A (en) * 1993-01-28 1994-10-18 Xilinx, Inc. Macrocell with product-term cascade and improved flip flop utilization
US5350954A (en) * 1993-03-29 1994-09-27 Altera Corporation Macrocell with flexible product term allocation
US5483178A (en) * 1993-03-29 1996-01-09 Altera Corporation Programmable logic device with logic block outputs coupled to adjacent logic block output multiplexers
US5477166A (en) * 1993-04-22 1995-12-19 Benchmarq Microelectronics Programmable output device with integrated circuit
US5561773A (en) * 1993-04-30 1996-10-01 Unisys Corporation Programmable, multi-purpose virtual pin multiplier
US5399922A (en) * 1993-07-02 1995-03-21 Altera Corporation Macrocell comprised of two look-up tables and two flip-flops
US5386156A (en) * 1993-08-27 1995-01-31 At&T Corp. Programmable function unit with programmable fast ripple logic
US5414376A (en) * 1993-12-28 1995-05-09 Micron Semiconductor, Inc. Programmable logic device macrocell having exclusive lines for feedback and external input, and a node which is selectively shared for registered output and external input
US5528169A (en) * 1995-04-26 1996-06-18 Xilinx, Inc. Method and structure for providing a flip flop circuit with a configurable data input path
US5625301A (en) * 1995-05-18 1997-04-29 Actel Corporation Flexible FPGA input/output architecture
US5969539A (en) * 1995-05-26 1999-10-19 Xilinx, Inc. Product term exporting mechanism and method improvement in an EPLD having high speed product term allocation structure
US5563529A (en) * 1995-05-26 1996-10-08 Xilinx, Inc. High speed product term allocation structure supporting logic iteration after committing device pin locations
US6028446A (en) * 1995-06-06 2000-02-22 Advanced Micro Devices, Inc. Flexible synchronous and asynchronous circuits for a very high density programmable logic device
US5970255A (en) 1995-10-16 1999-10-19 Altera Corporation System for coupling programmable logic device to external circuitry which selects a logic standard and uses buffers to modify output and input signals accordingly
US5684744A (en) * 1995-12-11 1997-11-04 Hewlett-Packard Company Configurable multifunction flip-flop
US5848285A (en) * 1995-12-26 1998-12-08 Cypress Semiconductor Corporation Macrocell having a dual purpose input register for use in a logic device
US5869982A (en) * 1995-12-29 1999-02-09 Cypress Semiconductor Corp. Programmable I/O cell with data conversion capability
US5917337A (en) * 1995-12-29 1999-06-29 Cypress Semiconductor Corp. Programmable I/O cell with data conversion capability
US5811989A (en) * 1995-12-29 1998-09-22 Cypress Semiconductor Corp. Programmable I/O cell with data conversion capability
US5760719A (en) * 1995-12-29 1998-06-02 Cypress Semiconductor Corp. Programmable I/O cell with data conversion capability
US5786710A (en) * 1995-12-29 1998-07-28 Cypress Semiconductor Corp. Programmable I/O cell with data conversion capability
US5959466A (en) 1997-01-31 1999-09-28 Actel Corporation Field programmable gate array with mask programmed input and output buffers
US6150837A (en) * 1997-02-28 2000-11-21 Actel Corporation Enhanced field programmable gate array
US6020759A (en) 1997-03-21 2000-02-01 Altera Corporation Programmable logic array device with random access memory configurable as product terms
US6144573A (en) 1998-06-26 2000-11-07 Altera Corporation Programmable logic devices with improved content addressable memory capabilities
US6453382B1 (en) 1998-11-05 2002-09-17 Altera Corporation Content addressable memory encoded outputs
US6271679B1 (en) 1999-03-24 2001-08-07 Altera Corporation I/O cell configuration for multiple I/O standards
US6836151B1 (en) 1999-03-24 2004-12-28 Altera Corporation I/O cell configuration for multiple I/O standards
US6246258B1 (en) 1999-06-21 2001-06-12 Xilinx, Inc. Realizing analog-to-digital converter on a digital programmable integrated circuit
DE19959405B4 (de) * 1999-12-09 2005-12-22 Rohde & Schwarz Gmbh & Co. Kg Umkonfigurierbare Geräteschnittstelle
US6720796B1 (en) 2001-05-06 2004-04-13 Altera Corporation Multiple size memories in a programmable logic device
JP2003338750A (ja) 2002-05-20 2003-11-28 Nec Electronics Corp 汎用ロジックセル、これを用いた汎用ロジックセルアレイ、及びこの汎用ロジックセルアレイを用いたａｓｉｃ
US7111110B1 (en) 2002-12-10 2006-09-19 Altera Corporation Versatile RAM for programmable logic device
US7796464B1 (en) 2003-06-27 2010-09-14 Cypress Semiconductor Corporation Synchronous memory with a shadow-cycle counter
DE102007005631A1 (de) 2007-02-05 2008-08-07 Webasto Ag Heizgerät und Verfahren zu dessen Betrieb
US7893772B1 (en) 2007-12-03 2011-02-22 Cypress Semiconductor Corporation System and method of loading a programmable counter
US11104020B2 (en) 2016-03-04 2021-08-31 Harry's, Inc. Razor handle and method of manufacture

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4896296A (en) * 1985-03-04 1990-01-23 Lattice Semiconductor Corporation Programmable logic device configurable input/output cell
US4761768A (en) * 1985-03-04 1988-08-02 Lattice Semiconductor Corporation Programmable logic device
US4742252A (en) * 1985-03-29 1988-05-03 Advanced Micro Devices, Inc. Multiple array customizable logic device
US4758746A (en) * 1985-08-12 1988-07-19 Monolithic Memories, Inc. Programmable logic array with added array of gates and added output routing flexibility
US4763020B1 (en) * 1985-09-06 1997-07-08 Ricoh Kk Programmable logic device having plural programmable function cells
US4789951A (en) * 1986-05-16 1988-12-06 Advanced Micro Devices, Inc. Programmable array logic cell
US4879481A (en) * 1988-09-02 1989-11-07 Cypress Semiconductor Corporation Dual I/O macrocell for high speed synchronous state machine
US4912345A (en) * 1988-12-29 1990-03-27 Sgs-Thomson Microelectronics, Inc. Programmable summing functions for programmable logic devices

Also Published As

Publication number Publication date
EP0426283A2 (en) 1991-05-08
EP0426283A3 (en) 1991-09-18
KR100187299B1 (ko) 1999-04-15
JPH03171922A (ja) 1991-07-25
EP0426283B1 (en) 1997-12-29
US5027011A (en) 1991-06-25
JP3005644B2 (ja) 2000-01-31
DE69031861D1 (de) 1998-02-05
DE69031861T2 (de) 1998-04-16

Similar Documents

Publication Publication Date Title
KR910008963A (ko) 프로그램이 가능한 논리 장치를 위한 입력 열 구동기
KR900012145A (ko) 다중 페이지 프로그램 가능한 논리 어레이 회로
KR890012233A (ko) 데이타 처리 시스템과 이를 이용한 비디오 처리 시스템
KR840000852A (ko) 2차원 어드레스 장치
KR960704264A (ko) 영역 및 범용 신호 루팅을 갖는 프로그램가능 논리 디바이스(programmable logic device with regional and universal signal routing)
KR890009092A (ko) 프로그램 가능 논리소자
KR910010529A (ko) 시프트 레지스터 장치
KR890007126A (ko) 프로그램 가능 입력/출력 회로
KR950001534A (ko) 주사 체인내에 비주사가능한 부분의 상태를 포함하기 위한 방법 및 장치
KR910006986A (ko) 기능선택회로
EP0347908A3 (en) Test facilitating circuit of logic circuit
KR920021995A (ko) Ic 시험장치
KR970022355A (ko) 집적 회로내의 입출력 장치
US6661812B1 (en) Bidirectional bus for use as an interconnect routing resource
EP0875900A3 (en) Method and apparatus for split shift register addressing
KR910020722A (ko) 집적 반도체 메모리
KR950003997A (ko) 메모리 맵방식 입출력영역의 자동인식 장치
KR970012174A (ko) 아비트레이션 회로
JPS5823473A (ja) 多用途集積回路
KR880013033A (ko) 멀티 시프트레지스터 구동회로
KR960024432A (ko) 바운더리 스캔의 2직렬 시프트 레지스터
KR970049430A (ko) 다기능 쉬프터/로테이터
SU627449A1 (ru) Устройство дл управлени стендовыми испытани ми
KR910012912A (ko) Risc의 cpu용 쉬프터
KR19990021749A (ko) 연산논리 장치의 전가산기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041227

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee