JPH06276086A - フィールドプログラマブルゲートアレイ - Google Patents

フィールドプログラマブルゲートアレイ

Info

Publication number
JPH06276086A
JPH06276086A JP5059083A JP5908393A JPH06276086A JP H06276086 A JPH06276086 A JP H06276086A JP 5059083 A JP5059083 A JP 5059083A JP 5908393 A JP5908393 A JP 5908393A JP H06276086 A JPH06276086 A JP H06276086A
Authority
JP
Japan
Prior art keywords
bit
logic elements
signal
programmable gate
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5059083A
Other languages
English (en)
Inventor
Tetsuo Kawada
哲郎 河田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP5059083A priority Critical patent/JPH06276086A/ja
Priority to US08/214,135 priority patent/US5448186A/en
Publication of JPH06276086A publication Critical patent/JPH06276086A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17724—Structural details of logic blocks
    • H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables

Abstract

(57)【要約】 【目的】 ロジックエレメントの使用効率が高い加算器
や論理演算器の構成を可能にするフィールドプログラマ
ブルゲートアレイを提供すること。 【構成】 複数のロジックエレメント１を２次元的に配
置し、上下左右に隣接するロジックエレメントを接続す
る接続線を設けると共に、上下左右に１つおきのロジッ
クエレメントを接続する接続線を設ける。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ユーザによる機能の定
義あるいは再定義が可能なフィールドプログラマブルゲ
ートアレイに関するものである。
【０００２】
【従来の技術】フィールドプログラマブルゲートアレイ
は複数のロジックエレメントを有しており、隣接するロ
ジックエレメント間を配線することにより所望の論理機
能を得ている（たとえば、Ｆｒｅｄｅｒｉｃｋ Ｆｕｒ
ｔｅｋ ｅｔ ａｌ．，“ＬＡＢＹＲＩＮＴＨ：Ａ Ｈ
ｏｍｏｇｅｎｅｏｕｓ ＣｏｍｐｕｔａｔｉｏｎａｌＭ
ｅｄｉｕｍ”，ＩＥＥＥ １９９０ Ｃｕｓｔｏｍ Ｉ
ｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅ
ｎｃｅ Ｐｒｏｃｅｅｄｉｎｇｓ， ｐｐ３１．１．１
−３１．１．４，１９９０、及び、Ｔａｐｉｏ Ｋｏｒ
ｐｉｈａｒｊｕ ｅｔ ａｌ，“ＴＵＴＣＡ ｃｏｎｆ
ｉｇｕｒａｂｌｅ ｌｏｇｉｃ ｃｅｌｌ ａｒｒａｙ
ａｒｃｈｉｔｅｃｔｕｒｅ”， １９９１ ＩＥＥＥ
Ｉｎｔｅｒｎａｔｉｏｎａｌ ＡＳＩＣ Ｃｏｎｆｅ
ｒｅｎｃｅ Ｐｒｏｃｅｅｄｉｎｇｓ， Ｐ３−３．１
−Ｐ３−３．４，１９９１参照）。
【０００３】従来、フィールドプログラマブルゲートア
レイのロジックエレメント間の配線に“ローカル”な信
号線のみを用いる場合、お互いに離れた位置にあるロジ
ックエレメント間を配線することが困難であるため、柔
軟性がないという問題点があった。ここで、“ローカ
ル”という意味は最も近接するロジックエレメント間の
接続を行なう際に用いるものという意味である。なお、
“ローカル”な信号線は、他の“グローバル”な信号線
（例えば、クロック信号線）やその外お互いに離れた位
置にあるロジックエレメント間を直接に結ぶ信号線に比
べて、より小さい負荷容量と配線遅延を伴うものであ
る。
【０００４】図８は、上記した二つの文献に記載されて
いる従来型フィールドプログラマブルゲートアレイに共
通する“ローカル”な信号線の形態を示すものである。
【０００５】図８において、５０はロジックエレメント
である。図９は、ロジックエレメントの内部構成を示す
図である。ロジックエレメント５０は、上下左右に隣接
する４つのロジックエレメントからそれぞれ１本の信号
線を介して信号５１−ａ，５１−ｂ，５１−ｃ，５１−
ｄを入力し、それぞれ１本の信号線を介して信号５３−
ａ，５３−ｂ，５３−ｃ，５３−ｄを出力する。ロジッ
クエレメント５０は、図９に示すように、５２−ａ，５
２−ｂ，５２−ｃ，５２−ｄの四つの回路から成る。各
回路５２−ａ，５２−ｂ，５２−ｃ，５２−ｄは、ロジ
ックエレメント５０への４つの信号５１−ａ，５１−
ｂ，５１−ｃ，５１−ｄを入力し、それぞれ上方向の信
号５３−ａ、下方向の信号５３−ｂ、左方向の信号５３
−ｃ、右方向の信号５３−ｄを出力する。
【０００６】
【発明が解決しようとする課題】ここで、上述したフィ
ールドプログラマブルゲートアレイを使用して各種の回
路を構成する場合について、荷重平均回路と加算器を例
に挙げて説明する。
【０００７】図１０に荷重平均回路、図１１に加算器の
構成を示す。図１０及び図１１において、１００は遅延
回路、１０１は加算器、１０２は除算器、１０３は全加
算器、１０４は半加算器である。
【０００８】図１０からも判るように、各加算器１００
に対する２入力が同一方向から入力され出力が反対方向
に出ていくという信号の流れは、回路の物理的配置、パ
イプライン処理の観点から理にかなっており、最も自然
である。
【０００９】いま、図８に示される従来のフィールドプ
ログラマブルゲートアレイを用いて、ｎビットの加算器
を構成することを考える。ここで、１つのロジックエレ
メントが１ビット全加算器の機能を持つとする。
【００１０】図１２は、従来のフィールドプログラマブ
ルゲートアレイを用いて、ｎビットの加算器を構成した
場合の１ビット分の接続関係を示すものである。図１２
において、５０−ａ，５０−ｂ，５０−ｃ，５０−ｄは
いずれもロジックエレメント、５５はｎビットの加算器
のうち１ビット分の部分回路である。ロジックエレメン
ト５０−ａ及び５０−ｂはそれぞれ入力Ａi 、Ｂi を蓄
えており、右方向に出力する。ロジックエレメント５０
−ｃは、左方向からの入力をそのまま下方向に出力する
と同時に、下方向からの入力（キャリアウト信号Ｃ
Ｏi ）をそのまま上方向へ出力する。ロジックエレメン
ト５０−ｄは、上方向からの入力Ａi 、左方向からの入
力Ｂi 、下方向からの入力ＣＩi を入力して、それらを
加算し、和Ｓi を右方向へ、また、キャリアウト信号Ｃ
Ｏi を上方向に出力する。
【００１１】以上で説明した構成において、ｎビットの
加算器は４×ｎ個のロジックエレメントを要する。ま
た、ビットパラレルな論理演算器についても全く同様で
あり、ｎビットの論理演算器は４×ｎ個のロジックエレ
メントを要する。
【００１２】従来型フィールドプログラマブルゲートア
レイを用いた場合に生ずる問題は、このようなｎビット
の加算器や論理演算器を構成する場合、ロジックエレメ
ントの使用効率が悪いということである。
【００１３】そこで、本発明の課題は、ロジックエレメ
ントの使用効率が高い加算器や論理演算器の構成を可能
にするフィールドプログラマブルゲートアレイを提供す
ることにある。
【００１４】
【課題を解決するための手段】本発明のフィールドプロ
グラマブルゲートアレイは、規則的に配列されたロジッ
クエレメントと、隣接する前記ロジックエレメントを相
互に接続する第１の配線群と、隣接していない前記ロジ
ックエレメントを相互に接続する第２の配線群と、を有
することを特徴とする。
【００１５】
【作用】本発明においては、隣接するロジックエレメン
ト間だけではなく、隣接していないロジックエレメント
間も相互に接続するようにしたので、単に信号を通過さ
せるためだけに使用されるロジックエレメントの数が減
少する。これにより、ロジックエレメントの使用効率が
向上し、従来より少ない数のロジックエレメントで同一
機能を実現することができる。
【００１６】
【実施例】以下、図面を参照しながら実施例に基づいて
本発明の特徴を具体的に説明する。
【００１７】図１は、第１の実施例のプログラマブルゲ
ートアレイの信号線の接続を表す。また、図２は第１の
実施例のプログラマブルゲートアレイのロジックエレメ
ントのブロック図である。
【００１８】図において、１はロジックエレメント、２
−ａ〜２−ｄはそれぞれ上下左右に接するロジックエレ
メントからの入力信号、２−ｅ〜２−ｈはそれぞれ１つ
おきに上下左右に接するロジックエレメントからの入力
信号、３−ａ〜３−ｈはそれぞれ信号４−ａ〜４−ｈを
出力する回路、４−ａ〜４−ｄはそれぞれ上下左右に接
するロジックエレメントへの出力信号、４−ｅ〜４−ｈ
はそれぞれ１つおきに上下左右に接するロジックエレメ
ントへの出力信号である。回路３−ａ〜３−ｈはそれぞ
れ入力信号２−ａ〜２−ｈを入力し、組み合わせ回路ま
たは順序回路を含む。
【００１９】また、回路３−ａ〜３−ｈは、ハードウェ
ア量を減らすために部分的に共通化を計ることも可能で
ある。この場合のロジックエレメント１の構成を図３に
示す。図３において、２０は８−４のセレクタ、２１〜
２４は１６ビットのＲＡＭ、２５〜２８は２−１のセレ
クタ、２９は１ビットのラッチ、３０〜３３は５−１の
セレクタ、３４は２５ビットのレジスタ、３５は４−２
のセレクタである。
【００２０】８−４のセレクタ２０は、５ビットの制御
信号を２５ビットのレジス３４から入力して、入力２−
ａ，２−ｂ，２−ｃ，２−ｄ，２−ｅ，２−ｆ，２−
ｇ，２−ｈの内４つを選択して出力する。１６ビットＲ
ＡＭ２１〜２４は、４ビットの入力をアドレスとして１
ビットを読み出して出力する。２−１セレクタ２５〜２
８は、２５ビットレジスタ３４からそれぞれ１ビットの
選択信号を入力して、１６ビットＲＡＭ２１〜２４の出
力、あるいは、１ビットのラッチ２９の出力のいずれか
を選択して出力する。１ビットのラッチ２９は、４−２
セレクタ３５の出力の１ビットを入力し、クロック入力
信号ＣＬＫと４−２セレクタの出力の１ビットの入力イ
ネーブル信号ＥＮの制御により、入力をラッチする。５
−１セレクタ３０〜３３は、１６ビットＲＡＭ２１〜２
４の出力及び１ビットラッチ２９の出力を入力し、１ビ
ットを選択して出力する。この選択は、２５ビットレジ
スタ３４より入力される３ビットの選択信号により制御
される。２５ビットレジスタ３４は、ロジックエレメン
ト内の制御信号を出力する。４−２セレクタ３５は、１
６ビットＲＡＭ２１〜２４の出力を入力し、１ビットを
選択して出力する。この選択は、２５ビットレジスタ３
４より入力される４ビットの選択信号により制御され
る。１６ビットＲＡＭ２１〜２４及び２５ビットレジス
タ３４のデータ書き込みは、図３に示されていない手段
により行なわれる。
【００２１】上述した本発明の第１の実施例のフィール
ドプログラマブルゲートアレイを用いてｎビットの加算
器を構成した場合、１ビット分の接続関係は図４のよう
になる。図４において、１−ａ、１−ｂ、１−ｃはいず
れもロジックエレメント、７は１ビット分の部分回路で
ある。ロジックエレメント１−ａは加算器の入力Ａiを
蓄えており、ロジックエレメント１−ｃにこれを出力す
る。ロジックエレメント１−ｂは加算器の入力Ｂi を蓄
えており、ロジックエレメント１−ｃにこれを出力す
る。ロジックエレメント１−ｃは、左方向からＡi とＢ
i 、下方向からＣＩi をそれぞれ入力する。また、ロジ
ックエレメント１−ｃは右方向へ和Ｓi 、上方向へキャ
リアウト信号ＣＯi を出力する。従って、従来は４×ｎ
個のロジックエレメントが必要であったビットパラレル
なｎビットの加算器を、３×ｎ個のロジックエレメント
で構成することができ、ロジックエレメントの数を減ら
すことができる。
【００２２】次に、本発明の第２の実施例を述べる。図
５は、第２の実施例のプログラマブルゲートアレイの信
号線の接続を表す。図５において２はロジックエレメン
トである。第２の実施例では、任意のロジックエレメン
トは隣接する４つのロジックエレメントと右上及び左下
に位置するロジックエレメントと入出力信号線を介して
接続されている。このような斜め方向に伸延する信号線
による各ロジックエレメント間の接続は、フィールドプ
ログラマブルゲートアレイ上に並列型乗算器等を構成す
るのに都合が良い。以下、その理由を説明する。
【００２３】図６は、図５のフィールドプログラマブル
ゲートアレイ上に４ビット×４ビットの並列型乗算器を
構成した図である。図６（ａ）は、一つのロジックエレ
メント２に対する入出力信号を示す説明図、同図（ｂ）
は各ロジックエレメント間の接続関係を示すブロック
図、同図（ｃ）は各ロジックエレメント２−１〜２−２
０の配置を示す説明図である。
【００２４】この乗算器は、２進数Ａ（ａ３，ａ２，ａ
１，ａ０）とＢ（ｂ３，ｂ２，ｂ１，ｂ０）を入力し、
積Ｐ（ｐ７，ｐ６，ｐ５，ｐ４，ｐ３，ｐ２，ｐ１，ｐ
０）を出力する。ロジックエレメント２において、右へ
向かう入力信号をＴｉ，出力信号をＴｏ、左へ向かう入
力信号をＵｉ，出力信号をＵｏ、上へ向かう入力信号を
Ｖｉ，出力信号をＶｏ、下へ向かう入力信号をＷｉ，出
力信号をＷｏ、右上へ向かう入力信号をＸｉ，出力信号
をＸｏ、左下へ向かう入力信号をＹｉ，出力信号をＹｏ
とする。
【００２５】このとき、次のような入力信号を各ロジッ
クエレメント２−１〜２−２０に入力する。ロジックエ
レメント２−１７，２−１８，２−１９，２−２０のそ
れぞれのＸｉ信号線にａ３，ａ２，ａ１，ａ０を入力す
る。ロジックエレメント２−１，２−５，２−９，２−
１３のそれぞれのＴｉ信号線にｂ３，ｂ２，ｂ１，ｂ０
を入力する。ロジックエレメント２−１，２−２，２−
３，２−４，２−５，２−９，２−１３，２−１７のそ
れぞれのＷｉ信号線に値０を入力する。
【００２６】また、出力信号として、ロジックエレメン
ト２−１７，２−１８，２−１９，２−２０，２−１
６，２−１２，２−８，２−４のそれぞれのＷｏ信号線
からｐ７，ｐ６，ｐ５，ｐ４，ｐ３，ｐ２，ｐ１，ｐ０
を得る。
【００２７】各ロジックエレメント上に実現すべき機能
を以下に示す。
【００２８】ｉ）ロジックエレメント２−１〜２−１６ Ｘｏ←Ｘｉ， Ｔｏ←Ｔｉ， Ｗｏ←Ｗｉ＃Ｙｉ＃（Ｘｉ＊Ｔｉ）， Ｙｏ←Ｗｉ＊Ｙｉ＋Ｗｉ＊Ｘｉ＊Ｔｉ＋Ｙｉ＊Ｘｉ＊Ｔ
ｉ ｉｉ）ロジックエレメント２−１７〜２−２０ Ｘｏ←Ｘｉ， Ｔｏ←Ｔｉ， Ｗｏ←Ｗｉ＃Ｙｉ＃（Ｘｉ＊Ｔｉ）， Ｕｏ←Ｗｉ＊Ｙｉ＋Ｗｉ＊Ｘｉ＊Ｔｉ＋Ｙｉ＊Ｘｉ＊Ｔ
ｉ ただし、記号＃、記号＊、記号＋は、それぞれ排他的論
理和、論理積、論理和を表す。
【００２９】図７は、図５のフィールドプログラマブル
ゲートアレイのロジックエレメント２の内部構成であ
る。図７において、３６は６−４のセレクタ、２１〜２
４は１６ビットのＲＡＭ、２５〜２８は２−１のセレク
タ、２９は１ビットのラッチ、３０，３１は５−１のセ
レクタ、３７は１８ビットのレジスタ、３５は４−２の
セレクタである。
【００３０】６−４のセレクタ３６は、４ビットの制御
信号を１８ビットのレジスタ３７から入力して、入力Ｔ
ｉ，Ｕｉ，Ｖｉ，Ｗｉ，Ｘｉ，Ｙｉの内４つを選択して
出力する。１６ビットＲＡＭ２１〜２４は、４ビットの
入力をアドレスとして１ビットを読み出して出力する。
２−１セレクタ２５〜２８は、１８ビットレジスタ３７
からそれぞれ１ビットの選択信号を入力して、１６ビッ
トＲＡＭ２１〜２４の出力あるいは１ビットのラッチ２
９の出力のいずれかを選択して出力する。１ビットのラ
ッチ２９は、４−２セレクタ３５の出力の１ビットを入
力し、クロック入力信号ＣＬＫと４−２セレクタ３５の
出力の１ビットの入力イネーブル信号ＥＮの制御によ
り、入力をラッチする。５−１セレクタ３０〜３１は、
１６ビットＲＡＭ２１〜２４の出力及び１ビットラッチ
２９の出力を入力し１ビットを選択して出力する。この
選択は、１８ビットレジスタ３７より入力される３ビッ
トの選択信号により制御される。１８ビットレジスタ３
７は、ロジックエレメント内の制御信号を出力する。４
−２セレクタ３５は、１６ビットＲＡＭ２１〜２４の出
力を入力し、１ビットを選択して出力する。この選択
は、１８ビットレジスタ３７より入力される４ビットの
選択信号により制御される。１６ビットＲＡＭ２１〜２
４及び１８ビットレジスタ３７のデータ書き込みは、図
７に示されていない手段により行なわれる。
【００３１】
【発明の効果】以上で説明したように本発明によれば、
フィールドプログラマブルゲートアレイ上にビットパラ
レルな演算器を構成する場合、より少ないロジックエレ
メントしか要さないというメリットがある。また、演算
器のサイズが小さくなるため信号伝搬による遅延が少な
く高速な演算器が構成できるというメリットがある。
【図面の簡単な説明】
【図１】 本発明の第１の実施例のフィールドプログラ
マブルゲートアレイにおけるロジックエレメント間の信
号線の接続を表す図である。
【図２】 図１に示されるフィールドプログラマブルゲ
ートアレイにおいて使用されるロジックエレメント内部
の構成を表す図である。
【図３】 ロジックエレメント内部の別の構成を表す図
である。
【図４】 本発明に係わるフィールドプログラマブルゲ
ートアレイを用いてビットパラレルな加算器を構成した
場合の１ビット分の構成を表す図である。
【図５】 本発明の第２の実施例のフィールドプログラ
マブルゲートアレイにおけるロジックエレメント間の信
号線の接続を表す図である。
【図６】 本発明の第２の実施例のフィールドプログラ
マブルゲートアレイ上に４ビット×４ビットの並列型乗
算器を構成した図である。
【図７】 本発明の第２の実施例のフィールドプログラ
マブルゲートアレイの内部構成を表す図である。
【図８】 従来のフィールドプログラマブルゲートアレ
イのロジックエレメント間の信号線の接続を表す図であ
る。
【図９】 従来のフィールドプログラマブルゲートアレ
イのロジックエレメント内部の構成を表す図である。
【図１０】 加重平均回路の構成を表す図である。
【図１１】 ８ビット加算器の構成を表す図である。
【図１２】 従来のフィールドプログラマブルゲートア
レイを用いてビットパラレルな加算器を構成した場合の
１ビット分の構成を表す図である。
【符号の説明】 １，１ａ，１ｂ，１ｃ…ロジックエレメント、２−１〜
２−２０…ロジックエレメント、２ａ〜２ｄ…入力信
号、２ｅ〜２ｈ…入力信号、３ａ〜３ｈ…出力回路、４
ａ〜４ｈ…出力信号、２０…８−４セレクタ、２１〜２
４…ＲＡＭ、２５〜２８…２−１セレクタ、２９…ラッ
チ、３０〜３３…５−１セレクタ、３４…レジスタ、３
５…４−２セレクタ、２６…６−４セレクタ、３７…レ
ジスタ、５０，５０ａ〜５０ｄ…ロジックエレメント、
５１ａ〜５１ｄ…信号線、５２ａ〜５２ｄ…回路、５３
ａ〜５３ｄ…信号線、５５…部分回路、１００…遅延回
路、１０１…加算器、１０２…除算器、１０３…全加算
器、１０４…半加算器

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 規則的に配列されたロジックエレメント
    と、 隣接する前記ロジックエレメントを相互に接続する第１
    の配線群と、 隣接していない前記ロジックエレメントを相互に接続す
    る第２の配線群と、 を有するフィールドプログラマブルゲートアレイ。
JP5059083A 1993-03-18 1993-03-18 フィールドプログラマブルゲートアレイ Pending JPH06276086A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5059083A JPH06276086A (ja) 1993-03-18 1993-03-18 フィールドプログラマブルゲートアレイ
US08/214,135 US5448186A (en) 1993-03-18 1994-03-16 Field-programmable gate array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5059083A JPH06276086A (ja) 1993-03-18 1993-03-18 フィールドプログラマブルゲートアレイ

Publications (1)

Publication Number Publication Date
JPH06276086A true JPH06276086A (ja) 1994-09-30

Family

ID=13103104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5059083A Pending JPH06276086A (ja) 1993-03-18 1993-03-18 フィールドプログラマブルゲートアレイ

Country Status (2)

Country Link
US (1) US5448186A (ja)
JP (1) JPH06276086A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003533931A (ja) * 2000-05-18 2003-11-11 ザイリンクス インコーポレイテッド 乗算器をｆｐｇａに組込むための方法および装置
WO2005008893A1 (ja) * 2003-07-16 2005-01-27 Innotech Corporation 半導体集積回路

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5609096A (en) * 1993-12-17 1997-03-11 Goldstar Co., Ltd. Vegetable freshness keeping device having a sensor
US5689195A (en) 1995-05-17 1997-11-18 Altera Corporation Programmable logic array integrated circuit devices
US5537057A (en) * 1995-02-14 1996-07-16 Altera Corporation Programmable logic array device with grouped logic regions and three types of conductors
US5701091A (en) * 1995-05-02 1997-12-23 Xilinx, Inc. Routing resources for hierarchical FPGA
US5909126A (en) 1995-05-17 1999-06-01 Altera Corporation Programmable logic array integrated circuit devices with interleaved logic array blocks
US5614840A (en) * 1995-05-17 1997-03-25 Altera Corporation Programmable logic array integrated circuits with segmented, selectively connectable, long interconnection conductors
GB2300946B (en) * 1995-05-17 1999-10-20 Altera Corp Tri-statable input/output circuitry for programmable logic
US5963049A (en) 1995-05-17 1999-10-05 Altera Corporation Programmable logic array integrated circuit architectures
US5570039A (en) * 1995-07-27 1996-10-29 Lucent Technologies Inc. Programmable function unit as parallel multiplier cell
US5943242A (en) * 1995-11-17 1999-08-24 Pact Gmbh Dynamically reconfigurable data processing system
JP3486725B2 (ja) * 1995-11-28 2004-01-13 株式会社ルネサステクノロジ 可変論理集積回路
US7266725B2 (en) 2001-09-03 2007-09-04 Pact Xpp Technologies Ag Method for debugging reconfigurable architectures
US5694058A (en) * 1996-03-20 1997-12-02 Altera Corporation Programmable logic array integrated circuits with improved interconnection conductor utilization
US5872463A (en) * 1996-04-04 1999-02-16 Altera Corporation Routing in programmable logic devices using shared distributed programmable logic connectors
US5835998A (en) * 1996-04-04 1998-11-10 Altera Corporation Logic cell for programmable logic devices
US5764076A (en) * 1996-06-26 1998-06-09 Xilinx, Inc. Circuit for partially reprogramming an operational programmable logic device
US5880597A (en) * 1996-09-18 1999-03-09 Altera Corporation Interleaved interconnect for programmable logic array devices
US5999016A (en) * 1996-10-10 1999-12-07 Altera Corporation Architectures for programmable logic devices
US6300794B1 (en) 1996-10-10 2001-10-09 Altera Corporation Programmable logic device with hierarchical interconnection resources
US5977793A (en) * 1996-10-10 1999-11-02 Altera Corporation Programmable logic device with hierarchical interconnection resources
DE19651075A1 (de) 1996-12-09 1998-06-10 Pact Inf Tech Gmbh Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen
DE19654593A1 (de) * 1996-12-20 1998-07-02 Pact Inf Tech Gmbh Umkonfigurierungs-Verfahren für programmierbare Bausteine zur Laufzeit
US6338106B1 (en) 1996-12-20 2002-01-08 Pact Gmbh I/O and memory bus system for DFPS and units with two or multi-dimensional programmable cell architectures
DE19654595A1 (de) 1996-12-20 1998-07-02 Pact Inf Tech Gmbh I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen
EP1329816B1 (de) 1996-12-27 2011-06-22 Richter, Thomas Verfahren zum selbständigen dynamischen Umladen von Datenflussprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o.dgl.)
DE19654846A1 (de) * 1996-12-27 1998-07-09 Pact Inf Tech Gmbh Verfahren zum selbständigen dynamischen Umladen von Datenflußprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o. dgl.)
DE19704044A1 (de) * 1997-02-04 1998-08-13 Pact Inf Tech Gmbh Verfahren zur automatischen Adressgenerierung von Bausteinen innerhalb Clustern aus einer Vielzahl dieser Bausteine
US6542998B1 (en) 1997-02-08 2003-04-01 Pact Gmbh Method of self-synchronization of configurable elements of a programmable module
DE19704728A1 (de) 1997-02-08 1998-08-13 Pact Inf Tech Gmbh Verfahren zur Selbstsynchronisation von konfigurierbaren Elementen eines programmierbaren Bausteines
DE19704742A1 (de) 1997-02-11 1998-09-24 Pact Inf Tech Gmbh Internes Bussystem für DFPs, sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen, zur Bewältigung großer Datenmengen mit hohem Vernetzungsaufwand
US7148722B1 (en) 1997-02-20 2006-12-12 Altera Corporation PCI-compatible programmable logic devices
US6127844A (en) 1997-02-20 2000-10-03 Altera Corporation PCI-compatible programmable logic devices
US5999015A (en) * 1997-02-20 1999-12-07 Altera Corporation Logic region resources for programmable logic devices
US5982195A (en) * 1997-02-20 1999-11-09 Altera Corporation Programmable logic device architectures
US6184710B1 (en) 1997-03-20 2001-02-06 Altera Corporation Programmable logic array devices with enhanced interconnectivity between adjacent logic regions
US8686549B2 (en) 2001-09-03 2014-04-01 Martin Vorbach Reconfigurable elements
US6130555A (en) * 1997-10-13 2000-10-10 Altera Corporation Driver circuitry for programmable logic devices
US6084427A (en) 1998-05-19 2000-07-04 Altera Corporation Programmable logic devices with enhanced multiplexing capabilities
US6107825A (en) * 1997-10-16 2000-08-22 Altera Corporation Input/output circuitry for programmable logic devices
US6121790A (en) * 1997-10-16 2000-09-19 Altera Corporation Programmable logic device with enhanced multiplexing capabilities in interconnect resources
US6107824A (en) * 1997-10-16 2000-08-22 Altera Corporation Circuitry and methods for internal interconnection of programmable logic devices
DE19861088A1 (de) 1997-12-22 2000-02-10 Pact Inf Tech Gmbh Verfahren zur Reparatur von integrierten Schaltkreisen
GB9727414D0 (en) * 1997-12-29 1998-02-25 Imperial College Logic circuit
DE19807872A1 (de) 1998-02-25 1999-08-26 Pact Inf Tech Gmbh Verfahren zur Verwaltung von Konfigurationsdaten in Datenflußprozessoren sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstruktur (FPGAs, DPGAs, o. dgl.
EP0978944B1 (en) * 1998-07-06 2002-01-02 Hewlett-Packard Company, A Delaware Corporation Wiring of cells in logic arrays
US6507216B1 (en) 1998-11-18 2003-01-14 Altera Corporation Efficient arrangement of interconnection resources on programmable logic devices
US6215326B1 (en) 1998-11-18 2001-04-10 Altera Corporation Programmable logic device architecture with super-regions having logic regions and a memory region
US6323680B1 (en) 1999-03-04 2001-11-27 Altera Corporation Programmable logic device configured to accommodate multiplication
US6407576B1 (en) * 1999-03-04 2002-06-18 Altera Corporation Interconnection and input/output resources for programmable logic integrated circuit devices
US6359468B1 (en) 1999-03-04 2002-03-19 Altera Corporation Programmable logic device with carry look-ahead
JP2003505753A (ja) 1999-06-10 2003-02-12 ペーアーツェーテー インフォルマツィオーンステヒノロギー ゲゼルシャフト ミット ベシュレンクテル ハフツング セル構造におけるシーケンス分割方法
DE50115584D1 (de) 2000-06-13 2010-09-16 Krass Maren Pipeline ct-protokolle und -kommunikation
US8058899B2 (en) 2000-10-06 2011-11-15 Martin Vorbach Logic cell array and bus system
ATE437476T1 (de) 2000-10-06 2009-08-15 Pact Xpp Technologies Ag Zellenanordnung mit segmentierter zwischenzellstruktur
US6990555B2 (en) * 2001-01-09 2006-01-24 Pact Xpp Technologies Ag Method of hierarchical caching of configuration data having dataflow processors and modules having two- or multidimensional programmable cell structure (FPGAs, DPGAs, etc.)
US9037807B2 (en) 2001-03-05 2015-05-19 Pact Xpp Technologies Ag Processor arrangement on a chip including data processing, memory, and interface elements
US7581076B2 (en) 2001-03-05 2009-08-25 Pact Xpp Technologies Ag Methods and devices for treating and/or processing data
US7844796B2 (en) 2001-03-05 2010-11-30 Martin Vorbach Data processing device and method
US7444531B2 (en) 2001-03-05 2008-10-28 Pact Xpp Technologies Ag Methods and devices for treating and processing data
US7210129B2 (en) 2001-08-16 2007-04-24 Pact Xpp Technologies Ag Method for translating programs for reconfigurable architectures
AU2002347560A1 (en) 2001-06-20 2003-01-02 Pact Xpp Technologies Ag Data processing method
US7996827B2 (en) 2001-08-16 2011-08-09 Martin Vorbach Method for the translation of programs for reconfigurable architectures
US7434191B2 (en) 2001-09-03 2008-10-07 Pact Xpp Technologies Ag Router
US8686475B2 (en) 2001-09-19 2014-04-01 Pact Xpp Technologies Ag Reconfigurable elements
US7577822B2 (en) 2001-12-14 2009-08-18 Pact Xpp Technologies Ag Parallel task operation in processor and reconfigurable coprocessor configured based on information in link list including termination information for synchronization
WO2003060747A2 (de) 2002-01-19 2003-07-24 Pact Xpp Technologies Ag Reconfigurierbarer prozessor
AU2003214003A1 (en) 2002-02-18 2003-09-09 Pact Xpp Technologies Ag Bus systems and method for reconfiguration
EP1488523B1 (en) * 2002-03-18 2010-02-17 Nxp B.V. Implementation of wide multiplexers in reconfigurable logic
US8914590B2 (en) 2002-08-07 2014-12-16 Pact Xpp Technologies Ag Data processing method and device
US7657861B2 (en) 2002-08-07 2010-02-02 Pact Xpp Technologies Ag Method and device for processing data
AU2003286131A1 (en) 2002-08-07 2004-03-19 Pact Xpp Technologies Ag Method and device for processing data
EP1537486A1 (de) 2002-09-06 2005-06-08 PACT XPP Technologies AG Rekonfigurierbare sequenzerstruktur
EP1676208A2 (en) 2003-08-28 2006-07-05 PACT XPP Technologies AG Data processing device and method
JP2005252099A (ja) * 2004-03-05 2005-09-15 Sharp Corp 高周波用半導体装置
EP1974265A1 (de) 2006-01-18 2008-10-01 PACT XPP Technologies AG Hardwaredefinitionsverfahren
US11097440B2 (en) 2015-11-05 2021-08-24 United States Of America As Represented By The Administrator Of Nasa Cutting mechanism for carbon nanotube yarns, tapes, sheets and polymer composites thereof
US10513080B2 (en) 2015-11-06 2019-12-24 United States Of America As Represented By The Administrator Of Nasa Method for the free form fabrication of articles out of electrically conductive filaments using localized heating
US10500836B2 (en) 2015-11-06 2019-12-10 United States Of America As Represented By The Administrator Of Nasa Adhesion test station in an extrusion apparatus and methods for using the same
US10894353B2 (en) 2015-11-09 2021-01-19 United States Of America As Represented By The Administrator Of Nasa Devices and methods for additive manufacturing using flexible filaments

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758746A (en) * 1985-08-12 1988-07-19 Monolithic Memories, Inc. Programmable logic array with added array of gates and added output routing flexibility
US4937475B1 (en) * 1988-09-19 1994-03-29 Massachusetts Inst Technology Laser programmable integrated circuit
US5260611A (en) * 1991-09-03 1993-11-09 Altera Corporation Programmable logic array having local and long distance conductors
US5317698A (en) * 1992-08-18 1994-05-31 Actel Corporation FPGA architecture including direct logic function circuit to I/O interconnections
US5341044A (en) * 1993-04-19 1994-08-23 Altera Corporation Flexible configuration logic array block for programmable logic devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003533931A (ja) * 2000-05-18 2003-11-11 ザイリンクス インコーポレイテッド 乗算器をｆｐｇａに組込むための方法および装置
WO2005008893A1 (ja) * 2003-07-16 2005-01-27 Innotech Corporation 半導体集積回路

Also Published As

Publication number Publication date
US5448186A (en) 1995-09-05

Similar Documents

Publication Publication Date Title
JPH06276086A (ja) フィールドプログラマブルゲートアレイ
US4829460A (en) Barrel shifter
US4825401A (en) Functional dividable multiplier array circuit for multiplication of full words or simultaneous multiplication of two half words
US4852048A (en) Single instruction multiple data (SIMD) cellular array processing apparatus employing a common bus where a first number of bits manifest a first bus portion and a second number of bits manifest a second bus portion
US6288570B1 (en) Logic structure and circuit for fast carry
US4831519A (en) Cellular array processor with variable nesting depth vector control by selective enabling of left and right neighboring processor cells
US4916657A (en) Single instruction multiple data (SIMD) cellular array processing apparatus employing multiple state logic for coupling to data buses
EP0667059A1 (en) Logic structure and circuit for fast carry
JPH09231182A (ja) データ処理装置及びデータ処理方法
Di Claudio et al. A systolic redundant residue arithmetic error correction circuit
JPS63202105A (ja) 発振器
US4970676A (en) Digital word-serial multiplier circuitry
US4852038A (en) Logarithmic calculating apparatus
JP2766133B2 (ja) パラレル・シリアル・データ変換回路
US6108803A (en) Memory cell circuit for executing specific tests on memory cells that have been designated by address data
JP3515170B2 (ja) 実数または複素数用の乗算器
JPH0683787A (ja) 並列プロセッサ
US20040105336A1 (en) Range selectable address decoder and frame memory device for processing graphic data at high speed using the same
US8122074B2 (en) Digital electronic binary rotator and reverser
US5153849A (en) Multiplier having an optimum arrangement of anding circuits and adding circuits
US5376973A (en) Image memory device
JP3937418B2 (ja) 記憶装置および記憶読み出し制御方法
JPH04177453A (ja) アドレス変換装置
Dascalu et al. Hardware version for two-dimensional cellular automata
KR940004476B1 (ko) 디지탈 필터의 연산 처리 회로