DE3784407T2 - Flipflop-schaltung. - Google Patents

Description

Hintergrund der Erfindung
• Die vorliegende Erfindung betrifft eine Flipflop- Schaltung und insbesonders eine Flipflop-Schaltung, die eine kurze Verzögerungszeit für den Signaldurchlauf aufweist.
• Konventionelle Flipflop-Schaltungen werden jetzt mit Bezug auf die Fig. 1 bis 3 der zugehörigen Zeichnungen beschrieben; es zeigen:
• Fig. 1 ein Schaltbild, das ein konventionelle Flipflop- Schaltung darstellt;
• Fig. 2 ein Zeitdiagramm zur Erklärung der Arbeitsweise der Schaltung in Fig.1; und
• Fig. 3 ein Schaltbild, das eine andere konventionelle Flipflop-Schaltung darstellt.
• Fig. 1 zeigt eine statische Flipflop-Schaltung in einer konventionellen Technik. In Fig.1 besteht die Flipflop- Schaltung aus zwei Invertern 21 und 22 und zwei Schaltern 23 und 24. In dieser Flipflop-Schaltung wird der Schalter 23 in Reaktion auf ein Eingangssignal an einem Übernahmeeingangsanschluß 26 aktiviert, um ein Signal an einem Dateneingangsanschluß 25 einzulesen, und der Schalter 24 wird in Reaktion auf ein Eingangssignal an einen Halteeingangsanschluß 27 aktiviert, um die Daten zu halten.
• Fig. 2 zeigt die Arbeitsweise der in Fig.1 dargestellten Schaltung. Da die Flipflop-Schaltung in Fig. 1 mit dem Halten der Daten unter Verwendung der zwei Inverter 21 und 22 eine statische Operation ausführt, werden die Verzögerungszeiten TD1 und TD2 der zwei Inverter zur Zeit der Schaltoperation addiert, wobei sie eine Gesamtverzögerungszeit, wie in einem Zeitdiagramm in Fig. 2 dargestellt, vergrößern.
• Fig. 3 zeigt als anderes koventionelles Beispiel eine dynamische Flipflop-Schaltung. Gemäß Fig. 3 besteht die Flipflop-Schaltung aus einem Inverter 31 und einem Schalter 32. In der Flipflop-Schaltung wird der Schalter 32 in Reaktion auf ein Eingangssignal an einem Übernahmeeingangsanschluß 35 aktiviert, um ein Signal an einem Dateneingangsanschluß 34 einzulesen, und die Information wird durch einen an den Eingang des Inverters 31 angeschlossenen Kondensator 37 gehalten. Die gehaltene Information wird dann durch die nächste Flipflop-Schaltung durch einen Schalter 33 gehalten, der in Reaktion auf ein Eingangssignal an einem Eingangsanschluß 36 aktiviert wird.
• Eine Gesamtverzögerungszeit der Flipflop-Schaltung mit obiger Anordnung wird durch die Verzögerungszeit des Inverters 31 bestimmt. Bei einer niedrigen Frequenz kann jedoch ein Informationsverlust auftreten, da die durch den Kondensator 37 gehaltene Information bei der niedrigen Frequenz entladen wird. Demzufolge kann bei einer niedrigen Frequenz nicht gearbeitet werden.
• In der U.S Patentbeschreibung Nr. 4,506,167, die am 19. März 1985 erteilt wurde, ist eine Hochgeschwindigkeits- Speicherlogikschaltung vorgeschlagen, die aus einem Paar von Invertern und Rückkopplungsschaltern zum Sperren der Inverter besteht. Ein Paar von Eingangsschaltvorrichtungen erlaubt Daten den Zugang zu dem Speicher wenn der Speicher deaktiviert ist.
• Es ist eine Aufgabe der vorliegenden Erfindung, eine statische Flipflop-Schaltung zu schaffen, in der die oben beschriebenen konventionellen Nachteile eliminiert sind und in der die Arbeitsgeschwindigkeit durch die Verkürzung der Verzögerungszeit erhöht ist.
• In einer Ausführungsform der zu beschreibenden Erfindung wird eine Flipflop-Schaltung bereitgestellt, die umfaßt:
• ein erstes Paar von Eingangsanschlüssen, um ein entsprechendes erstes Paar von Eingangsdatensignalen zu empfangen;
• ein zweites Paar von Eingangsanschlüssen, um ein entsprechendes zweites Paar von Eingangsdatensignalen zu empfangen, wobei dieses Paar das Komplement zu dem ersten Paar der Eingangsdatensignale ist;
• erste und zweite Ausgangsanschlüsse;
• ein NOR-Gatter dessen Ausgangsanschluß mit dem ersten Ausgangsanschluß verbunden ist, ein NAND-Gatter dessen Ausgangsanschluß mit dem zweiten Ausgangsanschluß verbunden ist, zwei Paare von Übernahmeschaltern, die entsprechend zwischen dem ersten Paar von Eingangsanschlüssen und zwei Eingangsanschlüssen des NOR-Gatters eingefügt sind, und zwischen dem zweiten Paar von Eingangsanschlüssen des NAND- Gatters, wobei die zwei Paare von Übernahmeschaltern durch ein ein- und auszuschaltendes Übernahmesignal gesteuert werden, und zwei Paare von Halteschaltern, die entsprechend zwischen den zwei Eingangsanschlüssen des NOR-Gatters und dem Ausgangsanschluß des NAND-Gatters und zwischen den zwei Eingangsanschlüssen des NAND-Gatters und dem Ausgangsanschluß des NOR-Gatters eingefügt sind, wobei die zwei Paare von Halteschaltern durch ein synchron ein- und auszuschaltendes Haltesignal gesteuert werden.
• Eine Ausführungsform der Erfindung wird jetzt beispielhaft mit Bezug auf Fig. 4 der anliegenden Zeichnungen beschrieben, in denen
• Fig. 4 ein Schaltbild einer grundlegenden Anordnung einer Flipflop-Schaltung zeigt.
• Die Flipflop-Schaltung in Fig.4 empfängt ein Paar von Eingangsdatensignalen SIN-a und SIN-b und ein Paar komplementärer Eingangsdatensignale -a und , und gibt Ausgangsdaten Q und aus.
• In Fig. 4 dienen Eingangsanschllüsse 7a und 7b dem Empfang der entsprechendem Eingangsdatensignale SIN-a und SIN-b, und sind über die Schalter 3a und 3b mit den zwei Eingangsanschlüssen eines NOR-Gatters 13 verbunden. Eingangsanschlüsse 8a und 8b dienen dem Empfang der entsprechenden Eingangsdatensignale und , und sind über die Schalter 4a und 4b mit den zwei Eingangsanschlüssen eines NAND-Gatters 14 verbunden. Die Schalter 3a, 3b, 4a und 4b werden durch ein synchron ein-und auszuschaltendes Übernahmesignal SL gesteuert. Die zwei Eingangsanschlüsse des NOR-Gatters 13 sind gemeinsam über die Schalter 5a und 5b mit dem Ausgangsanschluß des NAND-Gatters 14 verbunden. Die zwei Eingangsanschlüsse des NAND-Gatters 14 sind gemeinsam über die Schalter 6a und 6b mit dem Ausgangsanschluß des NOR- Gatters 13 verbunden. Die Schalter 5a, 5b, 6a und 6b werden durch ein synchron ein-und auszuschaltendes Haltesignal SH gesteuert.
• Gemäß der Flipflop-Schaltung können durch Anlegen der entsprechenden Eingangsdatensignale SIN-a und SIN-b an die Eingangsanschlüsse 7a und 7b und durch Anlegen der Eingangsdatensignale , an die entsprechenden Eingangsanschlüsse 8a und 8b, die entsprechenden NAND und NOR Ausgangssignale an den AuSgangssanschlüssen 11 und 12 erhalten werden.
• Eine Verzögerungszeit der Flipflop-Schaltung gemäß der vorliegenden Erfindung ist durch die eines einzelnen Inverters trotz seiner statischen Betriebsweise bestimmt. Damit können Probleme, wie der Verlust von Information gelöst werden, und der Betrieb bei einer niedrigen Frequenz kann ausgeführt werden, während ein zuverlässiger Betrieb bei hoher Geschwindigkeit realisiert ist.

Claims (1)

1. Flipflop-Schaltung mit:

einem ersten Paar von Eingangsanschlüssen, um ein entsprechendes erstes Paar von Eingangsdatensignalen zu empfangen;

einem zweiten Paar von Eingangsanschlüssen, um ein entsprechendes zweites Paar von Eingangsdatensignalen zu empfangen, wobei dieses Paar das Komplement zu dem ersten Paar der Eingangsdatensignale ist;

ersten und zweiten Ausgangsanschlüssen;

einem NOR-Gatter, dessen Ausgangsanschluß mit dem ersten Ausgangsanschluß verbunden ist;

einem NAND-Gatter, dessen Ausgangsanschluß mit dem zweiten Ausgangsanschluß verbunden ist;

zwei Paaren von Übernahmeschaltern, die entsprechend zwischen dem ersten Paar von Eingangsanschlüssen und zwei Eingangsanschlüssen des NOR-Gatters eingefügt sind, und zwischen dem zweiten Paar von Eingangsanschlüssen und zwei Eingangsanschlüssen des NAND-Gatters, wobei die zwei Paare von Übernahmeschaltern durch ein ein- und auszuschaltendes Übernahmesignal gesteuert werden; und

zwei Paaren von Halteschaltern, die entsprechend zwischen den zwei Eingangsanschlüssen des NOR-Gatters und dem Ausgangsanschluß des NAND-Gatters und zwischen den zwei Eingangsanschlüssen des NAND-Gatters und dem Ausgangsanschluß des NOR-Gatters eingefügt sind, wobei die zwei Paare von Halteschaltern durch ein synchron ein- und auszuschaltendes Haltesignal gesteuert werden.