DE2134385A1 - Maskier verfahren für Halbleiteranordnungen - Google Patents

Maskier verfahren für Halbleiteranordnungen

Info

Publication number
DE2134385A1
DE2134385A1 DE19712134385 DE2134385A DE2134385A1 DE 2134385 A1 DE2134385 A1 DE 2134385A1 DE 19712134385 DE19712134385 DE 19712134385 DE 2134385 A DE2134385 A DE 2134385A DE 2134385 A1 DE2134385 A1 DE 2134385A1
Authority
DE
Germany
Prior art keywords
layer
silicon
opening
openings
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712134385
Other languages
German (de)
English (en)
Inventor
Michael Karl Portland Oreg. Dickman (V.StA.). M
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE2134385A1 publication Critical patent/DE2134385A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes

Landscapes

  • Bipolar Transistors (AREA)
  • Weting (AREA)
DE19712134385 1970-07-10 1971-07-09 Maskier verfahren für Halbleiteranordnungen Pending DE2134385A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US5381370A 1970-07-10 1970-07-10

Publications (1)

Publication Number Publication Date
DE2134385A1 true DE2134385A1 (de) 1972-02-03

Family

ID=21986720

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712134385 Pending DE2134385A1 (de) 1970-07-10 1971-07-09 Maskier verfahren für Halbleiteranordnungen

Country Status (4)

Country Link
BE (1) BE769785A (enExample)
DE (1) DE2134385A1 (enExample)
FR (1) FR2145352A1 (enExample)
NL (1) NL7109327A (enExample)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2425756A1 (de) * 1973-05-29 1975-01-09 Texas Instruments Inc Verfahren zur selektiven maskierung einer substratoberflaeche waehrend der herstellung einer halbleitervorrichtung
FR2382770A1 (fr) * 1977-01-26 1978-09-29 Mostek Corp Procede de formation de tres petites ouvertures de contact dans un dispositif de circuit integre

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2425756A1 (de) * 1973-05-29 1975-01-09 Texas Instruments Inc Verfahren zur selektiven maskierung einer substratoberflaeche waehrend der herstellung einer halbleitervorrichtung
DE2425756C2 (de) * 1973-05-29 1987-01-29 Texas Instruments Inc., Dallas, Tex. Verfahren zur Herstellung einer Halbleitervorrichtung
FR2382770A1 (fr) * 1977-01-26 1978-09-29 Mostek Corp Procede de formation de tres petites ouvertures de contact dans un dispositif de circuit integre

Also Published As

Publication number Publication date
BE769785A (fr) 1972-01-10
NL7109327A (enExample) 1972-01-12
FR2145352A1 (en) 1973-02-23

Similar Documents

Publication Publication Date Title
DE69122436T2 (de) Verfahren zum Herstellen einer Stufe in einer integrierten Schaltung
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE2424338C2 (de) Verfahren zum Aufbringen von Mustern dünner Filme auf einem Substrat
DE2153103B2 (de) Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE3851125T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit Schaltungsmaterial gefüllter Rille.
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE2511925A1 (de) Verfahren zum herstellen einer vielzahl von halbleiterbauteilen
DE69315278T2 (de) Anschlussflächen-Struktur einer integrierten Schaltung und Verfahren zu ihrer Herstellung
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2149766A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1764378C3 (de) Integrierte Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE69622339T2 (de) Verfahren zum herstellen einer einrichtung, bei der ein substrat mit halbleiterelement und leiterbahnen auf ein trägersubstrat mit metallisierung aufgeklebt wird
DE2020531C2 (de) Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren
DE2451486A1 (de) Verfahren zum herstellen kleinster oeffnungen in integrierten schaltungen
DE2703618A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE2134385A1 (de) Maskier verfahren für Halbleiteranordnungen
DE1929084C3 (de) Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes
DE2331393A1 (de) Verfahren zum herstellen von torelektroden aus silicium und aluminium bei feldeffekttransistoren
DE2453528C2 (de) Maskierungsverfahren
DE2425756C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2140023A1 (de) Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung