DE2131218C3 - Ladungsgekoppelte Halbleitervorrichtung - Google Patents

Ladungsgekoppelte Halbleitervorrichtung

Info

Publication number
DE2131218C3
DE2131218C3 DE2131218A DE2131218A DE2131218C3 DE 2131218 C3 DE2131218 C3 DE 2131218C3 DE 2131218 A DE2131218 A DE 2131218A DE 2131218 A DE2131218 A DE 2131218A DE 2131218 C3 DE2131218 C3 DE 2131218C3
Authority
DE
Germany
Prior art keywords
semiconductor device
insulating layer
charge
storage
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2131218A
Other languages
English (en)
Other versions
DE2131218A1 (de
DE2131218B2 (de
Inventor
George Elwood Murray Hill N.J. Smith
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2131218A1 publication Critical patent/DE2131218A1/de
Publication of DE2131218B2 publication Critical patent/DE2131218B2/de
Application granted granted Critical
Publication of DE2131218C3 publication Critical patent/DE2131218C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/35—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices with charge storage in a depletion layer, e.g. charge coupled devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G11C19/186—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET using only one transistor per capacitor, e.g. bucket brigade shift register
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/04—Shift registers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/1057—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components comprising charge coupled devices [CCD] or charge injection devices [CID]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung bezieht sich auf eine ladungsgekoppelte Halbleitervorrichtung gemäß dem Oberbegriff des Patentanspruchs 1, wie sie aus der Zeitschrift »The Bell System Technical Journal«, April 1970, Seiten 587 bis 600. bekannt ist.
Die bekannte, mit einer 3phasigen Taktspannung gesteuerte ladungsgekoppelte Halbleitervorrichtung stellt ein Schieberegister dar, welches einen Halbleiterkörper mit einer Vielzahl diskreter Speicherplätze sowie eine Taktsignalquelle zur sequentiellen Übertragung bzw. Verschiebung der gespeioiferten Ladungsträger in aufeinanderfolgenden Speicherplätzen aufweist. Jeder Speicherplatz wird durch einen MIS-Kondensator gebildet, wobei sämtliche dieser Kondensatoren in integrierter Schaltkreistechnik ausgebildet sind, d. h. einen gemeinsamen Halbleiterkörper und eine gemeinsame Isolierschicht mit darauf aufgebrachten diskreten Metallelektroden aufweisen. Die zu speichernden Ladungsträger können auf vielfältige Weise mit Hilfe bekannter Einschreibtechniken erzeugt werden, wobei die Anzahl der in jedem Speicherplatz gespeicherten Ladungsträger eine durch das Eingangssignal repräsentierte Information darstellt Bei Verwendung der bekannten ladungsgekoppelten Halbleitervorrichtung als digitales Bauelement kann das Eingangssignal sequentiell den Speicherplätzen zugeführt werden, wobei das Vorhandensein oder das Fehlen von Ladungsträgern in jedem Speicherplatz einer binären Eins oder einer binären Null entspricht Bei Anwendung der bekannten ladungsgekoppelten Halbleitervorrichtung als Bildwandlerelement einer Fernsehkamera stellt das Szenenlicht das Eingangssignal dar, wobei die Ladungsträgermenge in jedem Speicherplatz einer bestimmten räumlichen Lichtverteilung entspricht. In allen Anwendungsfällen ist die in jedem einzelnen Speicherplatz gespeicherte Information abhängig von einem Eingangssignal, so daß die bekannte ladungsgekoppelte Halbleitervorrichtung nicht als Festwertspeicher verwendet werden kann, bei welchem unabhängig von einem Einschaltsignal eine festgelegte Information eingespeichert ist. Derartige Festwertspeicher, welche
im englischen Sprachgebrauch als »Read-Only-Memory« bzw. abgekürzt als ROM bezeichnet werden, werden in elektronischen Datenverarbeitungsanlagen häufig benötigt, um beispielsweise einen vorbestimmten Ausgangscode zu erzeugen, der von dem Schaltsignal 5 des Festwertspeichers völlig unabhängig ist
Die Aufgabe der Erfindung besteht demgemäß darin, eine ladungsgeicoppelte Halbleitervorrichtung der eingangs erwähnten Art zu schaffen, welche als Festwertspeicher betrieben werden kann.
Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst.
Vorteilhafte Weiterbildungen der ladungsgekoppelten Halbleitervorrichtung nach Anspruch 1 ergeben sich aus den Unteransprüchen.
Bei der erfindungsgemäßen Halbleitervorrichtung ist die Speicherkapazität eines oder mehrerer Speicherplätze gegenüber den Speicherkapazitäten der übrigen Speieherplätze unterschiedlich gewänlt oder wählbar. Falls die Speicherkapazität eines oder mehrerer Speicherplätze unterschiedlich gewählt ist, handelt es sich um einen ROM-Festwertspeicher, wohingegen die unterschiedliche Wählbarkeit der Speicherkapazität eines oder mehrerer Speicherplätze dem Benutzer eine Programmiermöglichkeit gibt. Ein solcher programmierbarer Festwertspeicher wird im englischen Sprachgebrauch als »Programmable Read-Only-Memory« bzw. abgekürzt als PROM bezeichnet. Die erfindungsgemäße Halbleitervorrichtung kann sowohl in der ROM- als auch in der PROM-Version parallel oder seriell ausgelesen werden.
Die Erfindung wird anhand der Zeichnung näher erläutert. Hs zeigt
Fig. 1 eine schematische Ansicht eines Ausführungsbeispiels einer ladungsgekoppelten Halbleitervorrichtung nach der Erfindung;
Fig.2A, 2B eine Draufsicht bzw. einen Querschnitt auf bzw. duo.ii ein abgewandeltes Ausführungsbeispiel einer erfindungsgemäßen ladungsgekoppelten Halb-Ieitervorrichtung;
Fig.3 eine perspektivische Ansicht eines weiteren Ausführungsbeispiels einer erfindungsgemäßen Halbleitervorrichtung;
Fig.4 einen Längsschnitt dihch ein weiteres Ausführungsbeispiel einer erfindungsgemäßen ladungsgekoppelt^ Halbleitervorrichtung mit programmierbarem Speicherinhalt;
Fig.5 eine Strom-Sp^nnungs-Kennlinie zur Veranschaulichung einer besonderen Eigenschaft der Isolierschicht zwischen dem Speichermedium und dem Steuerelement für die Speicherkapazität bei der Halbleitervorrichtung nach F i g. 4, und
Fig.6A, 6B Energiebändermodelle der Halbleitervorrichtung nach Fig.4 für die Fälle eines geladenen und eines ungeladenen Steuerelementes für die Speicherkapazität.
Die Halbleitervorrichtung gemäß Fig. 1 enthält eine Reihe von Merkmalen der bekannten, ladungsgekoppelten Halbleitervorrichtung, wie einen Halbleitergrundkörper Ki, eine Isolierschicht 11 und metallische Steuerelektroden 12a- 12c/, 13a-13c/, 14a- Ud, die über zugeordneten Steuerleitungen 12, 13, 14 an einer Taktspannungsqueüe liegen. Durch entsprechende Vorspannung wirken die von den Steuerelektroden f>i 12a— 12c/, den darunter liegenden Teilen des Halbleitergrundkörpers 10 und der Isolierschicht 11 gebildeten MIS-Kondensatoren als Ladungsträgersenken bzw. -akkumulatoren und beinhalten daher die Speicherfunktion der Halbleitervorrichtung. Einige der Elektroden 12a bis 12c/, im dargestellten Beispielsfall die Elektroden 126 und 12c/, liegen auf einer zusätzlichen, dicken Isolierschicht 15, wodurch die Kapazität dieser M IS-Kondensatoren geringer als diejenige der MIS-Kondensatoren mit den Elektroden 12a, 12c ist. Bei Anlegen der Vorspannung an die Leitung 12 können sich unter den Elektroden 12a—12t/ Ladungsträger der einen Polarität bis zum Erreichen eines Gleichgewichtszustands mit Ladungsträgern der entgegengesetzten Polarität ansammeln. Dieser Vorgang kann durch geeignete Maßnahmen begünstigt werden. Beispielsweise läßt sich bei Beleuchtung des Halbleiterkörpers 10 ein Überschuß an freien Ladungsträgern infolge Photonenabsorption erzielen. Eine weitere Möglichkeit besteht darin, an einer Stelle Ladungsträger zu injizieren und bis zu den an der Ladungsansammlung beteiligten MIS-Kondensatoren zu verschieben, wobei die Speicherkapazität jedes MfS-Kondensators aufgefüllt wird. Ein ähnliches Ergebnis läßt sich erreiriien, wenn alle MIS-Kondensatoren in den Lawinendurchbruch gesteuert werden, so daß an jedem, von den MIS-Kondensatoren gebildeten Speicherplatz Ladungsträger injiziert werden. Eine Ladungsträgeransammlung tritt ferner infolge thermischer Vorgänge auf. Dieser letztgenannte Mechanismus ist wegen seiner Einfachheit besonders interessant und reicht bis auf solche Fälle aus, wo sehr kurze Sammlungsperiodeit erforderlich sind. Die angesammelten Ladungsträger werden anschließend in der üblichen ladungsgekoppelten Betriebsweise durch sequentielle Ansteuerung der Steuerleitungen 12, 13, 14 mit einer 3phasigen Taktspannung ausgeschoben. Das durch die angesammelten Ladungsträger unter den Elektroden 12a, 12c erzeugte Signal ist dabei größer als das durch die Ladungsträger unterhalb der Elektroden 12b, Md erzeugte Signal. Ordnet man den Signalen mit dem höheren Pegel z. B. eine binäre Eins und den Signalen mit dem kleineren Pegel z. B. eine bin?re Null zu, so ergibt sich durch diesen seriellen Auslesevorgang die Bitfolge LOLO, deren Zusammensetzung auch bei wiederholtem Auslesen stets gleichbleibt, da sie nur von der Lage der Elektroden 126,12c/ bezüglich der übrigen Elektroden abhängig ist. Im Ergebnis stellt daher die Halbleitervorrichtung nach Fig. 1 einen ROM-Festwertspeicher dar.
Bei der erläuterten seriellen Auslesung der Halbleitervorrichtung nach Fig. 1 kann der Schiebevorgang durch die unterschiedliche Kapazität der MIS-Kondensatoren gestört werden. Diese Störungen lassen sich auf ein Minimum verringern, wenn die Potentiale der zum Ausschieben benutzten Taktspannungen im Vergleich zu der für die Ladungsträgeransammlung verwendeten Vorspannung groß sind und zumindest den doppelten Wert dieser Vorspannung besitzen.
Eine weitere bevorzugte Möglichkeit zu Vermeidung der geschilderten Störungen ist in Fig. 2A dargestellt. Bei diesem Ausfülvungsbeispiel ähnelt die Anordnung der Elektroden 12a bis 12c/, 13a-13c/, 14a- 14c/ derjenigen nach Fig. 1, wobei jedoch im Unterschied dazu parallel zu den Elektroden 12a- 12c/ und den zugehörigen Steuerleitungen 12,13,14 eine streifenförmige Isolierschicht W und ein Leiterstreifen 17 verlaufen. An den otellen 12a' und 12c' in Höhe der Elektroden 12a und 12c ist die Isolierschicht W teilweise entfernt, so daß hier, wie aus Fig.2B hervorgeht, der Leiterstreifen 17 teilweise auf der unteren Isolierschicht W zu liegen kommt. Infolge
dieser Verringerung der Isolierschichtdicke an den Stellen 12a' und 12c' wirken diese Stellen als Speicherplätze, an denen sich bei Anlegen einer Vorspannung an den Leiterstreifen 17 Ladungsträger ansammeln. Die angesammelten Ladungsträger repräsentieren eine binäre Eins im Vergleich zum Fehlen von angesammelten Trägern unterhalb des Abschnitts des Leiterstreifens 17 neben den Elektroden 126, 12c/, was binären Nullen entspricht. Nach Beendigung der Ladungsträgeransammlung wird die Leitung 12 vorgespannt, wodurch sich die angesammelten Ladungen von den Speicherplätzen an den Stellen 12a', 12c' in die Speicherplätze unterhalb der Elektroden 12a, 12c verschieben. Anschließend werden die angesammelten Ladungen in gleicher Weise wie bei dem Ausführungs- n beispiel nach F i g. I durch Anlegen einer 3phasigen Taktspannung an die Steuerleitungen 12, 13, 14 ausgeschoben. Für den in F i g. 2 dargestellten Abschnitt der Halbleitervorrichtung ergibt sich auf diese Weise die Bitfolge LOLO am Ausgang. Während des Ausschiebens muß eine Ladungsübertragung zwischen der Speicherstufe 11, 17 und der dazu parallelen Ladungskopplungs- bzw. Schiebestufe 10, 11, 12a— 12c/, 13,j-13c/, 14a—14c/ vermieden werden. Hierzu kann /.. B. die Dauer des Sammelvorgangs wesentlich langer als die Dauer des Auslesevorgangs gewählt werden, so daß eine Wechselwirkung zwischen der Speicherstufe und der Schiebestufe während des Auslesevorgangs nur wenige Ladungsträger umfaßt, die keine Signalverschlechterung hervorrufen können. Alternativ hierzu kann die Vorspannung von dem Leiterstreifen 17 während des Verschiebevorgangs abgeschaltet werden, so daß sich darunter während dieses Vorgangs keine Träger ansammeln können.
Des weiteren können die Speicherplätze an den Steilen \2ar und i2c' miueis einer gesonderten Steuerelektrode von der Ladungskopplungs- bzw. Schiebestufe baulich getrennt werden, wie sich nachstehend aus Fig. 3 ergibt.
Es gibt verschiedene zweckmäßige Wege zur Herstellung der Halbleitervorrichtungen nach Fig. I und 2A, wobei vorteilhaft bekannte Halbleiterherstellungsverfahren angewendet werden. Beispielsweise kann die Isolierschicht mit der gewünschten Dicke bei den Elektroden 126, 12c/(d.h. der Gesamtdickc der Isolierschichten 11, 15 in Fig. 1 oder der Dicke der Schicht 11' in Fig.2A) niedergeschlagen und dann selektiv geätzt werden, um so die dünneren Isolierschichtbereiche zu bilden. Wahlweise kann eine zusammengesetzte Schicht, beispielsweise aus S1O2 und S13N4 niedergeschlagen werden, welche alsdann mit einem geeigneten Ätzmittel selektiv geätzt wird, um die gewünschte Struktur zu erhalten. Diese Verfahren sind an sich bekannt und bilden keinen Bestandteil der Erfindung.
Eine andere Möglichkeit zur Erzielung einer unterschiedlichen Ladungskapazität der an der Ladungsansammlung beteiligten M IS-Kondensatoren besteht in der Verwendung von Metallelektroden mit wesentlich verschiedener elektrischer Austrittsarbeit. Die entsprechende Halbleitervorrichtung ähnelt der Ausführungsform gemäß F i g. 1 mit der Ausnahme, daß die Isolierschicht unterhalb der Elektroden 12a, 126, 12c, 12c/ eine gleichförmige Dicke aufweist Die Elektroden 12a, 12c können hierbei z. B. aus Platin bestehen, die Elektroden 126, 12c können hingegen aus Wolfram bestehen. Die Differenz der elektrischen Austrittsarbeit zwischen diesen Metallen beträgt etwa 1,OVoIt, was eine leicht anzuzeigende Veränderung der Ladungsspeicherung bei normalen Vorspannungen ergibt. Im Felle des Ausführungsbeispiels gemäß Fig. 2A braucht lediglich der Leiterstreifen 17 derart unterteilt zu werden, daß die Stelle 12a'mit Platin und die Stelle 12c' mit Wolfram überdeckt ist. Da diese Stellen normalerweise gleichzeitig vorgespannt werden, kann der gemeinsame Anschluß 16 für beide Stellen VIa', 12c' verbleiben.
Eine Abwandlung der Halbleitervorrichtung gemäß Fig.2A ergibt sich aus Fig.3. Zum Zwecke der besseren Darstellung erfolgt der ladungsgekoppelte Verschiebevorgang bei dieser Halbleitervorrichtung durch eine 2phasige Taktspannung, was durch eine asymmetrische Struktur der MIS-Kondensatoren ermöglicht wird. An der Ladungsansammlung ist durch entsprechende Vorspannung jeder zweite MIS-Kondensator beteiligt. Die dargestellte Halbleitervorrichtung umfaßt wiederum einen Halbleitergrundkörper 30. eine Isolierschicht 31 sowie eine Folge von Steuerelektroden 32a, 33a, 326,336,32c, 33c, 32c/, 33</, 32e, 33e. die in abwechselnder Folge mit den Steuerleitungen 32, 33 verbunden sind. Am vorderen Abschnitt des Halbleitergrundkörpers 30 ist statt einer Isolierschicht 31 ein stetiger, in Längsrichtung verlaufender diffundierter Bereich 34, vorgesehen, welcher mit dem darunterliegenden Halbleitergrundkörper einen pn-übergang bildet. Dieser pn-übergang ist mittels einer Elektrode 35 außen kurzgeschlossen. Der pn-übergang wirkt in ähnlicher Weise wie die Sourceeiektrode eines Feldeffekttransistors mit isolierter Steuerelektrode (sog. IGFET) und führt zu einer kontinuierlichen Ladungsträgerinjektion in unmittelbarer Nachbarschaft der Elektroden 32a bis 33e, ohne jedoch mit diesen gekoppelt zu sein. Vielmehr erfolgt diese Kopplung selektiv durch Steuerelektroden 36, 37, 40. Wie mit gestrichelten Linie angedeutet ist, fehlen an den Stellen 38,39 Steiierelektroden, da an diesen Stellen z. B. binäre Nullen gespeichert sein sollen, und zwar im Gegensatz zu binären Einsen im Bereich der Steuerelektroden 36, 37, 40. Der in dem dargestellten Abschnitt der Halbleitervorrichtung gespeicherte Code besitzt somit die Bitfolge LOOLL. Sobald die Steuerelektroden 36, 37, 40 über die gemeinsame Steuerleitung 41 mit einer Vorspannung beaufschlagt werden, fließt eine Ladung von dem pn-übergang 34 der Sourceeiektrode 35 in den Bereich unterhalb der Steuerelektroden 36, 37., 40. Die mit den Steuerelektroden 32a bis 32e der Schiebestufe verbundene Steuerleitung 32 wird gleichzeitig mit der Leitung 41 vorgespannt, wodurch Ladung über die vorgespannten Steuerelektroden 36, 37, 40 in die Schiebestufe fließt Die unter den zugeordneten Steuerelektroden 32a, 326, 32c, 32c/, 32e angesammelte Ladung wird anschließend im üblichen Ladungskopplungsbetrieb durch sequentielle Beaufschlagung der Steuerleitungen 32, 33 mit einer 2phasigen Taktspannung ausgeschoben bzw. ausgelesen. Entsprechend dem genannten Code besteht das ausgelesene Binärsignal aus der Bitfolge LOOLL.
Anstelle einer einzigen, durchgehenden.Sourceeiektrode 35 können im Bedarfsfall bei der Halbleitervorrichtung nach F i g. 3 auch einzelne, diskrete pn-Übergänge an ausgewählten Stellen zusammen mit einer zugehörigen Steuerelektrode vorgesehen werden.
Die in den F i g. 1 bis 3 dargestellten Halbleitervorrichtungen arbeiten digital und können in der gezeigten Form nicht als analoge Bauelemente verwendet werden. Sie unterscheiden sich auch in charakteristischer Weise
von den eingangs beschriebenen Festwertspeichern insofern, als bei diesen Festwertspeichern die Speicherkapazität ausgewählter Speicherplätze programmier! wird, wohingegen die Wirkungsweise als Festwertspeicher bei den vorstehend erläuterten Ausführungsbeispielen auf der Aufladung lediglich bestimmter MIS-Kon^cnsatoren einer ladungsgekoppelten Schiebestufe beruht, wobei die Aufladung durch Kopplung der ausgewählten MIS-Kondensatoren mit einem sofort verfügbaren Ladungsträgervorrat erfolgt. Bei dem Ausfiihrungsbeispiel nach Fig.2A erfolgt die Aufladung der ladungsgekoppelten Schiebestufe selektiv, jedoch mit einer begrenzten Dauer. Demgegenüber ist bei dem Ausführungsbeispiel nach Fig.3 die Aufladedauer kurzer, so daß für Anwendungen mit möglichst raschem Zugriff zu den gespeicherten Festwerten die Halbleitervorrichtung nach F i g. 3 vorzuziehen ist.
Ein weiteres Austührungsbeispiei einer ertindungsgemäßen Halbleitervorrichtung ist in Fig.4 veranschaulicht, welche von dem Benutzer programmiert werden kann und damit einen PROM-Festwertspeicher darstellt. Der Halbleitergrundkörper 50 dieser Halbleitervorrichtung besteht beispielsweise aus Silicium, auf welchem eine isolierschichtenfolge 57, 59 angebracht ist. Auf der oberen Isolierschicht 59 sind die Steuerelektroden 51,52,53 einer dreiphasig gesteuerten bzw. getakteten ladungsgekoppelten Schiebestufe angebracht, wobei ebensogut auch eine andere Phasenzahl für die Taktung vorgesehen werden kann. Die obere Isolierschicht 59, welche normalerweise einen homoge- jo nen Isolator eines MIS-Kondensators darstellt, ist im Falle von F i g. 4 mit dem Speicherplatz versehen. Und zwar befindet sich an der Grenzschicht zwischen der dünneren Isolierschicht 57 und der dickeren Isolierschicht 59 in letzterer »schwimmend« eingebettet eine π Elektrode bzw. Kondensatorplatle 58, die aus Meiaü oder einem Halbleitermaterial bestehen kann und der Ladungsspeicherung dient. Die dünnere Isolierschicht 57 ist teilweise leitend, wodurch eine Übertragung von Ladung zwischen der Kondensatorplatte 58 und dem Halbleitergrundkörper 50 ermöglicht wird. Die dickere Isolierschicht 59 sollte ausreichend dick sein, um einen Abfluß größerer Ladungsmengen von den Steuerelektroden 51, 52, 53 während ihrer Ansteuerung mit der 3phasigen Taktspannung zu verhindern. «
Die teilweise leitende Isolierschicht 57 sollte das anhand der Kennlinie gemäß Fig.5 dargestellte nicht -ohmische Verhalten zeigen. Und zwar darf die gespeicherte Ladung an der Grenzfläche zwischen dem Halbleitergrundkörper 50 und der Isolierschicht 57 außer während des Auslesevorgangs nicht zu der Kondensatorplatte 58 abfließen. Wenn die Isolierschicht 57 nicht-ohmischen Typs ist, kann mit einer Feldstärke oberhalb einer Schwellwert-Feldstärke E, die als Festwertspeicher arbeitende Halbleitervorrichtung nach Fig.4 programmiert sowie gelöscht werden. Demgegenüber ertolgt das Auslesen bei einer Feldstärke unterhalb der Schwellwert-Feldstärke E\.
Der Einlesevorgang, durch welchen die »schwimmende« Kondensatorplatte 58 aufgeladen wird, ist anhand der Energiebändermodelle gemäß Fig.6A und 6B veranschaulicht Und zwar zeigt Fig.6A ein Energiebändermodell der Halbleitervorrichtung nach F i g. 4 bei Fehlen einer Ladung an der Grenzfläche zwischen dem η-leitenden Halbleitergrundkörper 50 und der Isolierschicht 57, während Fig.6B ein entsprechendes Energiebändermodell bei Vorhandensein von gespeicherter Ladung an der genannten Grenzfläche zeigt Das Vorliegen oder Nichtvorliegen von Ladung (bzw. einer Ladungsmenge) stellt die Information dar, welche in den Festwertspeicher eingelesen wird. Diese Information kann durch einen üblichen Ladungskopplungsvorgang unter die Kondensatorplatte 58 geschoben werden. Sobald sich die Ladung (bzw. im Falle mehrerer Kondensatorplatten 58 das Ladungsmuster) an Ort und Stelle befindet, wird eine verhältnismäßig hohe Spannung V\ an der Halbleitervorrichtung angelegt. Die Größe von V\ ist derart, daß bei fehlender Ladung an der Grenzfläche (Fig.6A) das elektrische Feld am Übergang zwischen der »schwimmenden« Kondensatorplatte 58 und dem Halbleitergrundkörper 50 ausreichend gering ist, um eine Leitung zu verhindern, d. h. unterhalb der Schwellwert-Feldstärke E, liegt. Sobald sich jedoch eine positive Ladung an der genannten Grenzfläche befindet, ist der Spannungsabfall an der "Isolierschicht 57 größer als der Spannungsabfall an dem Halbleitergrundkörper 50, wodurch sich an der dünnen Isolierschicht 57 eine Feldstärke einstellt, die größer als E1 ist. Diese größere Feldstärke ermöglicht eine Elektronenleitung innerhalb der dünnen Isolierschicht 57 und beläßt eine reine positive Ladung an der »schwimmenden« Kondensatorplatte 58. Die auf diese Weise effektiv isolierte Ladung verringert sich entsprechend dem zeitlichen Verlauf des Leckstroms für Feldstärken unterhalb der Schwellwert-Feldstärke £",. Die Größe der Betriebsspannungen für die Halbleitervorrichtung nach F i g. 4 wird kleiner als Vi gewählt, so dad der Leckstrom auf einem geringen Wert gehalten werden kann. Bei geeigneter Wahl der Isolierschicht 57 sowie der Taktspannung kann die Halbwertszeit der gespeicherten Ladung praktisch unbegrenzt gemacht werden. Zum Löschen der Ladung wird an die Elektrode 52 eine positive Spannung gleich oder größer als Vi angelegt, welche Majoritätsladungsträger aus dem Halbleitergrundkörper 50 anzieht, die mit den gespeicherten Ladungsträgern rekombinieren.
Die in die Kondensatorplatte 58 eingelesene Ladung bestimmt die Löcher-Speicherkapazität an der Grenzfläche zwischen dem Halbleitergrundkörper 50 und der Isolierschicht 57, so daß die Halbleitervorrichtung nach F i g. 4 sowohl analog als auch digital betrieben werden kann.
Zum Auslesen der Halbleitervorrichtung nach Fig.4 werden zunächst durch Anlegen einer Vorspannung an die Leitung 55 Ladungsträger an jedem Speicherplatz nach Maßgabe seiner Kapazität angesammelt. Und zwar wird bei einem η-leitenden Halbleitergrundkörper 50 eine negative Vorspannung an die zugeordnete Leitung 55 angelegt, wodurch sich unterhalb der Elektrode 52 Löcher bis zum Erreichen ihres thermischen Gleichgewichts sammeln können. Anschließend wird die gesammelte Ladung durch sequentielle Beaufschlagung der Steuerelektroden 51, 52, 53 mit einer 3phasigen Taktspannung ausgeschoben. Die Ansammlung von Ladungsträgern kann wiederum durch lichtinduzierte Löcher oder durch Verschiebung von injizierter Ladung mittels einer hohen negativen Spannung beschleunigt werden. Im letzteren Fall wird anschließend die Spannung verringert, um jeden Speicherplatz zu sättigen.
Die Ansammlung von Ladungsträgern kann selektiv gesteuert werden, indem ein Lichtbild auf dem Halbleitergrundkörper fokussiert und die Helligkeitsverteilung des Bildes mit dem Speicherinhalt der Halbleitervorrichtung verglichen wird. Auf diese Weise kann die erfindungsgemäße Halbleitervorrichtung als
Bildvergleicher oder zur Mustererkennung verwendet werden.
Nachstehend soll ein ausgeführtes Beispiel der Halbleitervorrichtung nach F i g. 4 beschrieben werden.
Bei dem ausgeführten Beispiel wurde für den HaIb-IcitcrgrunctkörperSilizium mit einem spezifischen Widerstand von luOhin-cm verwendet. Die dünne Isolierschicht 57 bestand aus SiO>, das auf eine Dicke von 10-100 Ä gezüchtet oder nisdergeschlagen wurde. Die Kondensatorplatten 58 bestanden aus Platin oder Silizium und hatten eine Dicke von 100—1000 A. Die Plattendicke war unkritisch, so daß ein zweckmäßiger Wert gewählt wurde. Eine dicke Kondensatorplatte 58 birgt die Gefahr dielektrischer Diskontinuitäten in der Isolierschicht 59. Die erforderliche Spannung zur Herstellung eines Leitungszustandes zwischen der Platte 58 und dem Halbleitergrundkörper 50 lag in der Größenordnung von 50 Miiiivoit pro Ängstroem isolierschichtdicke. Der der Schwellwert-Feldstärke E, gemäß F i g. 5 entsprechende Spannungsbereich liegt daher zwischen 0,5 und 50 V für den empfohlenen Bereich der Isolierschichtdicke. Als Isolierschicht 59 kann auch S1O2 mit einer Dicke in der Größenordnung von 200—10 000 A vorgesehen werden, wobei aus den vorstehend angegebenen Gründen die Dicke der Isolierschicht 59 zumindest der doppelten Dicke der Isolierschicht 57 entspricht. Falls die Isolierschichten 57, 59 aus unterschiedlichen Werkstoffen zusammengesetzt sind, beispielsweise einer Mischung aus S1O2 und S13N4, so sollte die Dicke und die dielektrische Festigkeit des Materials so gewählt werden, daß die Isolierschicht 57 zumindest die doppelte Leitfähigkeit besitzt wie die Isolierschicht 59 bei einer vorgegebenen Einschreibspannung. Die Steuerelektroden 51, 52, 53 können aus beliebigem elektrisch leitendem Material bestehen, beispielsweise aus Gold, Platin oder aus polykristallinen! Silizium. Die Kondensatorplatten 58 können ebenfalls aus einem Halbleitermaterial hergestellt sein, beispielsweise aus Silizium. In vorteilhafter Weise weisen die Kondensatorplatten 58 und die Halbleitergrundkörper 10 bzw. 50 einen unterschiedlichen Leitungstyp auf.
Für die vorstehend erläuterte Funktionsweise der erfindungsgemäßen Halbleitervorrichtung wurde davon ausgegangen, daß die Speicherwirkung auf einer Ladungsträgerverarmung beruht. Anstelle dessen kann auch eine Ladungsträgeranreicherung für die Speicherwirkung zugrunde gelegt werden, wobei isolierende Halbleiter, wie beispielsweise ZnO, ZnS. CdS, CdSe, ZnSe. BaTiO3. KTaO1 verwendet werden.
Anstelle der »schwimmenden« Kondensatorplatte 58 gemäß F i g. 4 können auch andere Bauformen vorgesehen werden. Wenn beispielsweise zwei verschiedene Isolationswerkstoffe als Doppelschicht niedergeschlagen werden, wird üblicherweise an der Grenzfläche zwischen den beiden Isolierschichten eine Ladung eingeschlossen. Diese Ladung befindet sich in tiefen Ladungsträgerfallen, welche an Ladungsträgern verarmt und mittels des vorstehend beschriebenen Wirkungsmechanismus wieder angereichert werden können. Diese Ladungsträgerfallen an der Grenzfläche können als unmittelbares Analogon zu den Kondensatorplatten 58 gemäß Fig.4 betrachtet werden. Als günstige Kombinationen von Isolierstoffen für dieses Ausführungsbeispiel haben sich SiO2-Si3N, und SiO2-AI2O3 erwiesen, wobei die letztgenannte Kombination vom Gesichtspunkt der Herstellung aus besonders zweckmäßig ist. Eine derartige Zweifachschicht läßt sich nämlich dadurch herstellen, daß Silizium und Aluminium niedergeschlagen und anschließend anodisch oxidiert werden, beispielsweise durch Plasmaanodisierung. Dieses Herstellungsverfahren erlaubt eine gute Steuerung der Grenzflächeneigenschaften. Ein ähnliches Ergebnis kaiin für eine Kombination aus Sl)Ht und AIN erwartet werden. Eine Erläuterung dieser Grenzflächenzustände sowie ihres Verarmungs- und Anreicherungsmechanismus findet sich in der Zeitschrift » RCA-Review«, Band 30, Juni 1969, Seiten 335-382.
Ein weiterer Ladungsspeichermechanismus beruht auf der Ausnutzung tiefer Ladungsträgerfallen in dem Isolierschichtkörper, was die Herstellung sehr einfacher Halbleitervorrichtungen nach der Erfindung gestattet. Hierzu ist lediglich eine homogene Isolierschicht zwischen den Steuerelektroden und dem Halbleitergrundkörper erforderlich. Vom Aufbau her bistcht dabei kein Unterschied gegenüber der bekannten, eingangs erläuterten iadungsgekoppeiien Halbleitervorrichtung mit Ausnahme der verwendeten Spannungen. Und zwar kann die bekannte ladungsgekoppelte Halbleitervorrichtung mit unterschiedlich hohen Taktspannungen betrieben werden, die jedoch alle unterhalb des Querleitungsschwellwertes der Isolierschicht liegen. Im Normalbetrieb ist eine Trägerinjektion zum oder vom Halbleitergrundkörper unerwünscht. Die Schaffung eines Vorspannungselementes zum Einprägen einer hoch genug liegenden Spannung zur Anreicherung oder Verarmung von Ladungsträgerfallen in der Isolierschicht in einer dem Speicherbetrieb angepaßten Wechselfolge führt daher zu einer Differenzierung gegenüber der bekannten ladungsgekoppelten Halbleitervorrichtung. Bei diesem Austührungsbeispiel sollte die Isolierschicht zumindest to16 tiefe Ladungsträgerfallen/cm1 aufweisen.
J5 Bei einem weiteren Ausführungsbeispiel der erfindungsgemäßen Halbleitervorrichtung, bei welchem die Speicherplatzkapazität semipermanent programmierbar ist, ist eine abgestufte Isolierschicht ähnlich wie bei den Ausführungsbeispielen gemäß F i g. 1 und 2A vorgesehen, jedoch mit der Ausnahme, daß die Isolierschicht durch Verwendung eines thermoplastischen Materials als Isoliermaterial einstellbar ist, wie es in den Zeitschriften »Journal of Applied Physics«, Dezember 1959, Seiten 1870 bis 1873 und »RCA-Review«. Band XXIII, September 1962. Seite 413 beschrieben ist. Diese Werkstoffe sind typischerweise Polymerisate, die bei niedriger Temperatur in den Glaszustand übergehen. Werden diese Werkstoffe auf ihre Plastifizierungstemperatur beim Vorliegen eines elektrischen Feldes aufgeheizt, so werden sie elektrostriktiv und ziehen sich in Richtung des elektrischen Feldes zusammen, bis die elektrostatischen Kräfte mit den Oberflächenspannungskräften im Gleichgewicht sind. Bei anschließender Abkühlung wird das Material in dem verformten Zustand eingefroren. Wird die Temperatur bei Fehlen eines elektrischen Feldes erhöht, führen die Oberflächenspannungskräfte das Material in seinen ursprünglichen Zustand zurück. Da thermoplastische Stoffe nicht besonders komprimiert werden können, bewirkt die erläuterte Striktion des Polymerisatmaterials eine Verschiebung des Materials aus dem Bereich unterhalb der Steuerelektrode. Die Funktionsweise dieses Ausführungsbeispiels ist dabei die gleiche wie die des Ausführungsbeispiels nach Fig.! mit Ausnahme des Einlese- bzw. Speicherungsvorgangs. Hierzu wird eine der gewünschten Bitfolge entsprechende Ladung zu den Steuerelektroden 12a, i2b, lic; 12c/ verschoben. Entsprechend dem vorstehend betrachteten Beispiels-
fall der Bitfolge LOLO wird an den den Elektroden 12a, 12c zugeordneten Speicherplätzen Ladung gespeichert, während sich unterhalb der Elektroden 12f>, 12<i keine Ladung befindet. Die thermoplastische Schient wird anschließend aufgeheizt, was eine Striktion des Schichtmaterials an den den Elektroden 12a, 12c zugeordneten Speicherplätzen hervorruft, während
unterhalb der Elektroden 126, 12c/ keine Striktion auftritt. Abschließend wird das thermoplastische Material abgekühlt, wodurch sich die gewünschte, abgestufte Isolierschicht ergibt. Dieses Ausführungsbeispiel läßt sich auch für analoge Speicher in entsprechender Abwandlung verwenden.
Hierzu 3 Blatt Zeichnungen

Claims (13)

Patentansprüche:
1. Ladungsgekoppelte Halbleitervorrichtung, bestehend aus einer Kette von in integrierter Schaltkreistechnik ausgebildeten Kondensatoren, insbesondere MJS-Kondensatoren, welche diskrete Speicherplätze für bewegliche, in die Halbleitervorrichtung eingebrachte Ladungsträger bilden und mit einer Taktsignalquelle zur sequentiellen Übertragung der gespeicherten Ladungsträger in aufeinan- |0 derfolgenden Speicherplätzen verbunden sind, d a durch gekennzeichnet, daß die Speicherkapazität eines oder mehrerer Speicherplätze gegenüber den Speicherkapazitäten der übrigen Speicherplätze unterschiedlich gewählt oder wählbar ist
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Isolierschichtdicke jedes mit unterschiedlicher Speicherkapazität gewählten Speicherplatzes gegenüber der Isolierschichfdieke der übrigen Speicherplätze unterschiedlich bemessen ist (F i g. 1).
3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Metallelektrode jedes mit unterschiedlicher Speicherkapazität gewählten Speicherplatzes eine gegenüber den Metallelektroden der übrigen Speicherplätze unterschiedliche elektrische Austrittsarbeit aufweist
4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Isolierschicht jedes mit unterschiedlicher Speicherkapazität gewählten Speicherplatzes ein elektrosfiktives Material enthält, dessen Dicke ggfs. einstellbar ist.
5. Halbleitervorrichtung nacfc Anspruch 1, dadurch gekennzeichnet, daß die isolierschicht jedes mit unterschiedlicher Speicherkapazität gewählten Speicherplatzes aus einer Folge von zumindest zwei Schichten (57, 59) besteht, zwischen denen eine metallische oder halbleitende Elektrode (58) angeordnet ist, wobei die an den Halbleiterkörper (50) des betreffenden Speicherplatzes angrenzende Schicht (57) teilweise leitend und dünner bemessen ist als die andere, isolierende Schicht (59) der Schichtenfolge (Fig. 4).
6. Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Dicke der isolierenden Schicht (59) zumindest den doppelten Wert der Dicke der teilweise leitenden Schicht (57) besitzt.
7. Halbleitervorrichtung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Leitfähigkeit der teilweise leitende Schicht (57) zumindest den doppelten Wert der Leitfähigkeit der isolierenden Schicht (59) besitzt.
8. Halbleitervorrichtung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß die teilweise leitende Schicht (57) aus Siliciumoxid (S1O2) und die isolierende Schicht (59) aus Siliciumnitrid (SijN.() oder Aluminiumoxid (AI2O3) besteht.
9. Halbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Dicke der teilweise leitenden Schicht(57) lObis 1000 A beträgt.
10. Halbleitervorrichtung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß die teilweise leitende Schicht (57) und die isolierende Schicht (59) aus Aluminiumnitrid (AIN) besteht.
11. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet.daß jedem mit unterschiedlicher Speicherkapazität wählbaren Speicherplatz (32a. 32b. 32C^eJnC in integrierter Schaltkreistechnik ausgebildete Kopplungseinrichtung (36, 37, 40, 41) zur Verbindung des betreffenden Speicherplatzes mit einer Ladungsträgerquelle (30,34, 35) zugeordnet ist (F ig. 3).
12. Halbleitervorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß als Ladungsträgerquelle (30, 34, 35) ein mit den Speieherplätzen integrierter Feldeffekttransistor und als Kopplungseinrichtung (36, 37, 40, 41) eine Folge von getakteten Festkörperkondensatoren vorgesehen ist, wobei die Speicherplätze (32a bis 32e; 33a bis 33e) und die Festkörperkondensatoren einen gemeinsamen Halbleiterkörper (30) und eine gemeinsame Isolierschicht (31) aufweisen.
13. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß in der Isolierschicht der mit unterschiedlicher Kapazität gewählten Speicherplätze tiefe Ladungsträgerfallen in einer Anzahl von zumindest 1016/cm3 vorgesehen sind und daß die isolierschicht mit einer im Takt der Taktsignalquelle arbeitenden Vorspannungsquelle zum periodischen Anreichern und Verarmen der Ladungsträgerfallen verbunden ist
DE2131218A 1970-06-24 1971-06-23 Ladungsgekoppelte Halbleitervorrichtung Expired DE2131218C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US4946270A 1970-06-24 1970-06-24

Publications (3)

Publication Number Publication Date
DE2131218A1 DE2131218A1 (de) 1971-12-30
DE2131218B2 DE2131218B2 (de) 1980-07-24
DE2131218C3 true DE2131218C3 (de) 1983-12-29

Family

ID=21959942

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2131218A Expired DE2131218C3 (de) 1970-06-24 1971-06-23 Ladungsgekoppelte Halbleitervorrichtung

Country Status (10)

Country Link
US (1) US3654499A (de)
JP (1) JPS5513141B1 (de)
BE (1) BE768871A (de)
CA (1) CA956729A (de)
DE (1) DE2131218C3 (de)
FR (1) FR2096457B1 (de)
GB (1) GB1356629A (de)
IT (1) IT939303B (de)
NL (1) NL7108658A (de)
SE (1) SE378927B (de)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4523290A (en) * 1974-07-22 1985-06-11 Hyatt Gilbert P Data processor architecture
US4322819A (en) * 1974-07-22 1982-03-30 Hyatt Gilbert P Memory system having servo compensation
US4371953A (en) * 1970-12-28 1983-02-01 Hyatt Gilbert P Analog read only memory
US3902186A (en) * 1970-10-28 1975-08-26 Gen Electric Surface charge transistor devices
US4347656A (en) * 1970-10-29 1982-09-07 Bell Telephone Laboratories, Incorporated Method of fabricating polysilicon electrodes
US3921195A (en) * 1970-10-29 1975-11-18 Bell Telephone Labor Inc Two and four phase charge coupled devices
US3859717A (en) * 1970-12-21 1975-01-14 Rockwell International Corp Method of manufacturing control electrodes for charge coupled circuits and the like
US5615142A (en) * 1970-12-28 1997-03-25 Hyatt; Gilbert P. Analog memory system storing and communicating frequency domain information
US4445189A (en) * 1978-03-23 1984-04-24 Hyatt Gilbert P Analog memory for storing digital information
US5339275A (en) * 1970-12-28 1994-08-16 Hyatt Gilbert P Analog memory system
US5566103A (en) * 1970-12-28 1996-10-15 Hyatt; Gilbert P. Optical system having an analog image memory, an analog refresh circuit, and analog converters
US5619445A (en) * 1970-12-28 1997-04-08 Hyatt; Gilbert P. Analog memory system having a frequency domain transform processor
FR2123592A5 (de) * 1971-01-14 1972-09-15 Commissariat Energie Atomique
US4646119A (en) * 1971-01-14 1987-02-24 Rca Corporation Charge coupled circuits
CA948331A (en) * 1971-03-16 1974-05-28 Michael F. Tompsett Charge transfer imaging devices
US3890633A (en) * 1971-04-06 1975-06-17 Rca Corp Charge-coupled circuits
US4014036A (en) * 1971-07-06 1977-03-22 Ibm Corporation Single-electrode charge-coupled random access memory cell
US4017883A (en) * 1971-07-06 1977-04-12 Ibm Corporation Single-electrode charge-coupled random access memory cell with impurity implanted gate region
US3771149A (en) * 1971-12-30 1973-11-06 Texas Instruments Inc Charge coupled optical scanner
US3806772A (en) * 1972-02-07 1974-04-23 Fairchild Camera Instr Co Charge coupled amplifier
US3755793A (en) * 1972-04-13 1973-08-28 Ibm Latent image memory with single-device cells of two types
US3829885A (en) * 1972-10-12 1974-08-13 Zaidan Hojin Handotai Kenkyu Charge coupled semiconductor memory device
US3897282A (en) * 1972-10-17 1975-07-29 Northern Electric Co Method of forming silicon gate device structures with two or more gate levels
US3826926A (en) * 1972-11-29 1974-07-30 Westinghouse Electric Corp Charge coupled device area imaging array
US3774167A (en) * 1972-12-29 1973-11-20 Gen Electric Control logic circuit for analog charge-transfer memory systems
US3898685A (en) * 1973-04-03 1975-08-05 Gen Electric Charge coupled imaging device with separate sensing and shift-out arrays
US3947698A (en) * 1973-09-17 1976-03-30 Texas Instruments Incorporated Charge coupled device multiplexer
US3908182A (en) * 1974-05-08 1975-09-23 Westinghouse Electric Corp Non-volatile memory cell
US4072977A (en) * 1974-08-13 1978-02-07 Texas Instruments Incorporated Read only memory utilizing charge coupled device structures
DE2541510A1 (de) * 1974-09-17 1976-03-25 Westinghouse Electric Corp Verarbeitungssystem fuer diskrete analogsignale
US3995260A (en) * 1975-01-31 1976-11-30 Rockwell International Corporation MNOS charge transfer device memory with offset storage locations and ratchet structure
DE2542832C3 (de) * 1975-09-25 1978-03-16 Siemens Ag, 1000 Berlin Und 8000 Muenchen Regeneriervorrichtung für Ladungsverschiebeanordnungen in Mehrlagenmetallisierung und Verfahren zum Betrieb
US4015247A (en) * 1975-12-22 1977-03-29 Baker Roger T Method for operating charge transfer memory cells
JPS5827712B2 (ja) * 1975-12-25 1983-06-10 株式会社東芝 コタイサツゾウソウチ
JPS5849035B2 (ja) * 1976-08-16 1983-11-01 株式会社東芝 電荷転送素子
US4230954A (en) * 1978-12-29 1980-10-28 International Business Machines Corporation Permanent or semipermanent charge transfer storage systems
DE3066457D1 (en) * 1979-03-26 1984-03-15 Hughes Aircraft Co Ccd read-only memory
US4903097A (en) * 1979-03-26 1990-02-20 Hughes Aircraft Company CCD read only memory
US4592130A (en) * 1979-03-26 1986-06-03 Hughes Aircraft Company Method of fabricating a CCD read only memory utilizing dual-level junction formation
US4290083A (en) * 1979-12-28 1981-09-15 Collender Robert B Stereoscopic television (unaided) on standard bandwidth-method and apparatus
US4323920A (en) * 1980-05-19 1982-04-06 Collender Robert B Stereoscopic television (unaided with lip sync) on standard bandwidth-method and apparatus
DE3174858D1 (en) * 1980-12-25 1986-07-24 Fujitsu Ltd Nonvolatile semiconductor memory device
AU540347B2 (en) * 1981-03-12 1984-11-15 Robert B. Collender Stereoscopic display from standard television signal
JPS6082432A (ja) * 1983-10-14 1985-05-10 Nissan Motor Co Ltd ドアトリムの周縁部構造
US4798958A (en) * 1984-08-20 1989-01-17 California Institute Of Technology CCD imaging sensors
US5020025A (en) * 1990-01-09 1991-05-28 Advanced Micro Devices, Inc. Capacitively coupled read-only memory
US5128734A (en) * 1990-10-02 1992-07-07 United Technologies Corporation Surface channel hact
DE69231482T2 (de) * 1991-07-11 2001-05-10 Texas Instruments Inc Für einen CCD-Bildsensor mit kleiner Bildpunktgrösse geeigneter Ladungsvervielfachungsdetektor (CMD)
US5612555A (en) * 1995-03-22 1997-03-18 Eastman Kodak Company Full frame solid-state image sensor with altered accumulation potential and method for forming same
DE19518348C1 (de) * 1995-05-18 1996-08-22 Siemens Ag Speicher mit dynamischen Speicherzellen
US6121654A (en) * 1997-10-10 2000-09-19 The Research Foundation Of State University Of New York Memory device having a crested tunnel barrier
US10084054B2 (en) 2016-06-03 2018-09-25 Alfred I. Grayzel Field effect transistor which can be biased to achieve a uniform depletion region

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2922898A (en) * 1956-03-27 1960-01-26 Sylvania Electric Prod Electronic counter
US2900531A (en) * 1957-02-28 1959-08-18 Rca Corp Field-effect transistor
NL293447A (de) * 1962-05-31
US3500142A (en) * 1967-06-05 1970-03-10 Bell Telephone Labor Inc Field effect semiconductor apparatus with memory involving entrapment of charge carriers

Also Published As

Publication number Publication date
IT939303B (it) 1973-02-10
FR2096457A1 (de) 1972-02-18
JPS5513141B1 (de) 1980-04-07
GB1356629A (en) 1974-06-12
US3654499A (en) 1972-04-04
BE768871A (fr) 1971-11-03
DE2131218A1 (de) 1971-12-30
SE378927B (de) 1975-09-15
NL7108658A (de) 1971-12-28
CA956729A (en) 1974-10-22
DE2131218B2 (de) 1980-07-24
FR2096457B1 (de) 1976-08-20

Similar Documents

Publication Publication Date Title
DE2131218C3 (de) Ladungsgekoppelte Halbleitervorrichtung
DE3032610C2 (de)
DE2107037C3 (de)
DE3121753C2 (de)
DE3002493C2 (de)
DE2939300C3 (de) Nichtflüchtiger Speicher
DE2833921C2 (de)
DE19704999C2 (de) Verfahren zum Programmieren eines nichtflüchtigen Speichers
DE2159192B2 (de) Feldeffektspeichertransistor mit isolierter Gate-Elektrode
DE2107022C3 (de)
DE2525225A1 (de) Schaltungsanordnung zur anzeige der verschiebung elektrischer ladung
DE2916884A1 (de) Programmierbare halbleiterspeicherzelle
DE2545450A1 (de) Bootstrapschaltung mit feldeffekttransistoren
DE1803035B2 (de) Permanentspeicherzelle
DE2558549C3 (de) Anordnung zur Regelung des Potentials in einem MOS-CCD-Speicher
DE2413804C2 (de) Schaltungsanordnung für eine wortorganisierte Halbleiterspeichermatrix
DE3244488C2 (de)
DE1959870C3 (de) Kapazitive Speicherschaltung
CH641587A5 (de) Bistabile kippstufe mit fixierbarem schaltzustand.
DE2622307C2 (de) Integrierte Halbleiterspeichervorrichtung
DE3312263C2 (de) Integrierte Hochspannungs-Verteiler-und Steuerschaltungsanordnung und Verfahren zur selektiven Einspeisung einer Hochspannung in Schaltungsknoten
DE2835692B2 (de) Binäres logisches ODER-Glied für programmierte logische Anordnungen
DE2359153C2 (de) Integrierte Treiberschaltung
DE3105910C2 (de)
DE2341822C3 (de) Digitales Schieberegister

Legal Events

Date Code Title Description
OD Request for examination
8226 Change of the secondary classification

Ipc: G11C 19/18

8281 Inventor (new situation)

Free format text: SMITH, GEORGE ELWOOD, MURRAY HILL, N.J., US

C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee