DE2039255A1 - Ohmsche Kontakte auf planaren Halbleiterbauelementen und Verfahren zu ihrer Herstellung - Google Patents
Ohmsche Kontakte auf planaren Halbleiterbauelementen und Verfahren zu ihrer HerstellungInfo
- Publication number
- DE2039255A1 DE2039255A1 DE19702039255 DE2039255A DE2039255A1 DE 2039255 A1 DE2039255 A1 DE 2039255A1 DE 19702039255 DE19702039255 DE 19702039255 DE 2039255 A DE2039255 A DE 2039255A DE 2039255 A1 DE2039255 A1 DE 2039255A1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- contacted
- zones
- intermediate layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
Böblingen, 4. August 19 70
si-hl
International Business Machines Corporation, Armonk, N.Y. 10504
Docket FI 968 104
Ohmsehe Kontakte auf planaren Halbleiterbauelementen und
Verfahren zu ihrer Herstellung _____
Die vorliegende Erfindung betrifft ohrasche Kontakte auf planaren
Halbleiterbauelementen, insbesondere auf solchen mit sehr dünnen Obergänge bildenden Zonen.
Mit zunehmender Verkleinerung der Transistorstrukturen mit immer
dünneren diffundierten Zonen nahmen die Schwierigkeiten bei der
Herstellung guter ohmscher Kontakte zu den verschiedenen diffundierten Transistorelektroden wesentlich zu. Eine Schwierigkeit
bei der Anbringung von ohmschen Kontakten an sehr dünnen Zonen
liegt darin, da8 das Kontaktmetall diese entweder zu stark durchdringt, wodurch Kurzschlüsse In den von diesen Zonen gebildeten übergängen entstehen können, oder daß umgekehrt das
Metall In zu geringer Konzentration in die zu kontaktierenden
Zonen gelangt und sich so untragbar hohe Kontaktwiderstände
einstellen.
Ein« weitere Schwierigkeit bei der Anbringung ohmseher Kontakte
beruht auf der Notwendigkeit/die Sl llci umober fläch« vor dem
eigentlichen Metallisierung«verfahreneschritt zu reinigen, um
möglich· restliche Oxydschicht zu entfernen, Ist di· frei-
109810/15 12
gelegte Fläche auch nur geringfügig zu groß gewählt, so ergeben
sich bei der anschließenden Metallisierung der freigelegten Fläche wiederum Kurzschlussteilen an den betreffenden Obergängen.
Diese Schwierigkeiten sind besonders ernster Natur, wenn diffundierte Emitterzonen geringer Dickenabmessung vorliegen und hierbei
wird es dann besonders kritisch, wenn die Größe der Kontakt-Öffnung
die gleichen Abmessungen besitzt wie die für die Diffusion der zu kontaktierenden Zonen selbst benutzte Naskenöffnung.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Kontaktstruktur sowie ein Verfahren zu ihrer Herstellung anzu-"
geben, die insbesondere zur einwandfreien großflächigen Kontaktierung von Halbleiterbauelementzonen sehr geringer Dicke geeignet
ist. Die Herstellung derartiger Kontakte mit verhältnismäßig guten ohmschen Eigenschaften soll ohne besondere Änderung
der bisher in der Planartechnik üblichen Verfahrensschritte auf einfache Welse durchführbar sein und zusätzlich noch die
Möglichkeit bieten, durch beschere Abstufung der für die Kontaktierung
benutzten Metallzuaamxtensetzungea zusätzlich Vorschaltwiderstände
an den jeweils zu kontaktierenden Zonen innerhalb des Halbleiterkörpers zu realisieren.
Die die genannte Aufgabe lösende Kontaktstruktur ist dadurch ) gekennzeichnet, daß zwischen der jeweils zu kontaktierenden Zone
und dem metallischen Bereich seines Kontaktes eine Zwischenschicht vorgesehen ist, daß diese Zwischenschicht im gleichen
Sinne wie die zu kontaktierende Zone dotiert 1st und fast die
gesamte Oberfläche der zu kontaktierenden Zone überdeckt.
Die Kontaktstruktur kann in zwei verschiedenen Modifikationen realisiert werden. Wünscht man einen besonders niedrigen Kontaktwiderstand,
so wird man die Zwischenschicht möglichst stark, In jedem Falle stärker als die darunterliegende zu kontaktierende
Zone dotieren. Andererseits besteht auch die Möglichkeit, durch geeignete Wahl der Dicke und der spezifischen Leitfähigkeit der
Zwischenschicht Vorwiderstände für die jeweils zu kontaktierenden
in a 8 ι ο /1 δ ι t BAD 0RIGINAL
Die Erfindung besteht In ihrer einfachsten Form darin, daß
innerhalb der für die Kontaktierung vorgesehenen Fläche vor der Aufbringung des eigentlichen Kontaktierungsmaterials eine
abglichst hochdotierte epitaktische Zwischenschicht aufgebracht
wird. Hierbei wird »an versuchen, den niedrigsten erreichbaren, von der Löslichkeit des benutzten Dotierungsmaterials abhängenden
spezifischen Widerstand zu erreichen. Die aufzubringende Zwischenschicht
kann sowohl auf mono- als auch auf polykristallinen
Halbleiterbauelementbereichen angewendet werden. Die anschliefiende
Aufbringung des Metallischen Kontaktmaterials wird mittels bekannter
Verfahrensschritte, beispielsweise durch Aufdampfen oder dergl. bewerkstelligt.
Weitere Einzelheiten der Erfindung, Insbesondere die Ausnutzung
der Kontaktxwischenschicht zur Realisierung von Widerständen geht aus der folgenden Beschreibung im Zusammenhang mit den
Figuren hervor. Zn dieses bedeuten:
Fig. 1 eine Querschnittsdarateilung eines nach der Lehre
der vorliegenden Erfindung gefertigten Halbleiter* bauelemente*;
Fig. 2A eine Querschnittsdarstellung einer Transistorstruktur
innerhalb eines etwas gröÄeren Halbleiterbauelementes
nach der Lehre der vorliegenden Erfindung
und
Fig. 2B ein Ersatzschaltbild des in Fig. 2A dargestellten
Halbleiterbauelementes.
Fig. 2 zeigt ein Halbleiterplättchen oder ein Substrat 1 aus
einkristallin·» Silicium, lessen Leitfähigkeit·typ ζ.B. als
N-leitend angenommen sei. Diese würde in bekannter durch Zugabe
Docket FI 968 104
109810/1512
BAD OBlGlNAL .·
einer passenden Dotiersubstanz, beispielsweise von Phosphorarsen oder dergl. während des Züchtungsprozesses erzeugt. Typischerweise
kann das Substrat 1 durch geeignete Dotiersubstanzen auf eine spezifische Leitfähigkeit zwischen etwa 0,01 Λ · cm und
100 «Ω * cm oder mehr gebracht werden. Der genaue Wert der spezifischen
Leitfähigkeit des Substrats 1 ist jedoch nicht besonders kritisch. Andererseits kann das Substrat auch eine zusamnengegesetzte
Struktur besitzen, wobei man von einer unteren Schicht eines gegebenen Leitfähigkeitstyps, z.B. des N-Typs ausgeht und
auf diesen eine epitaktische Schicht des gleichen Leitfähigkeitstyps aufzüchtet. Der aufgezüchtete Bereich kann einen gewünschten
™ Wert der spezifischen Leitfähigkeit aufweisen, der etwa in dem
oben genannten Bereich liegt.
Wie gezeigt, besitzt das Substrat normalerweise eine größere planare
Oberfläche, deren Größe zur Herstellung einer gewünschten. Anzahl von bestimmte Bauelementfunktionen bewirkenden Zonen
ausreicht. Die Dicke des Substrates wird aus Festigkeitsgründen
gewöhnlich in einer Stärke >-12,5 * 10 cm gewählt.
In der Figur ist zwar nur ein kleiner Bereich der gesamten Halbleiterkonfiguration
gezeigt. Es versteht sich jedoch, daß der Erfindungsgedanke in den verschiedensten Variationen über die
gesamte Oberfläche eines sehr viel größeren Halbleiterρlättchens
realisiert werden kann, wobei dann gegebenenfalls nach Fertigstellung der Gesamtkonfiguration die einzelnen Bauelemente durch
Auseinanderschneiden der Elementarbereiche gewonnen werden können.
Es wird somit zum Zwecke der Vereinfachung der Darstellung lediglich
eine einzelne diffundierte Zone 2 beschrieben, die einen dem Substrat entgegengesetzten Leitfähigkeitstyp, im vorliegenden
Falle P-Leitfähigkeit aufweist, so daß insgesamt ein PN-Übergang zustande kommt, dessen periphere Gebiete im N-leitenden Bereich
des Substrats 1 liegen. Die Zone 2 kann unter Zuhilfenahme geeigneter bekannter Diffusionsverfahren erzeugt werden, wobei
Docket FI 968 104
1 09810/1512
geeignete Oxyde als Material für die erforderlichen Masken verwendet
werden. So kann beispielsweise das Substrat 1 aus Silicium über seine gesamte Oberfläche hinweg »it einem Oxyd, beispielsweise mit thermisch gewachsenem Siliciumoxid oder Siliciumdioxyd
überzogen werden. Die benötigte Diffusionsmaske wird durch bekannte
Photoresist- und Xtzverfahrensschritte hergestellt und definiert die Fenster 4 innerhalb der Oberfläche des Plättchens
1, durch welche die Eindiffusion der Dotierstoffe erfolgen soll.
In einem anschließenden Verfahrensschritt wird diese Diffusion
durchgeführt, bei der durch die Maskenfenster 4 eine geeignete
Akzeptorsubstanz z.B. Bor in das Substrat eingeführt wird. Durch geeignete Wahl des Dotierstoffes für die Diffusion der Zone 2
kann ein beträchtlicher Bereich des spezifischen Widerstandes, z.B. von 0,001 bis 100Sl' cm in leicht reproduzierbarer Weise
realisiert werden. In typischer Weise kann die Zone 2 einen spezifischen Widerstand von etwa Ο,ΟΙιΩ.« cm für die besonderen
Belange des vorliegenden Ausführungsbeispiels besitzen.
Die spezielle Übergangstiefe der Zone 2 ist bei denjenigen Anwendungsvarianten
nicht kritisch, bei denen zusätzlich ein Widerstandselement
eingebaut werden soll. Geht die Absicht jedoch dahin, nach der Lehre der vorliegenden Erfindung verbesserte ohmsche
Kontakte auf sehr dünne Übergangsstrukturen aufzubringen,
für welchen Zweck die vorliegende Erfindung sich besonders gut
eignet und wobei Übergangstiefen in der Größenordnung von etwa
10 000 A* und weniger in Frage kommen, so sind die auftretenden
Schwierigkeiten größer, können aber nach der Lehre der vorliegenden
Erfindung durchaus überwunden werden.
Die in Fig. 1 dargestellte Struktur zoiqt ein IlaLbleiterbauelement
auf mit einem zur diffundierten V-Leitenden Zone führenden Kontakt
6 sowie mit einer pass1vierenden Schutzschicht J, die üblicherweise au· Siiielumdloxyd besteht und die, opfern gewünscht,
gleichzeitig auch als Diffuelonemaake bei der Herstellung der
diffundierten Zone dienen kann. Die !!«rute llung geschieht in der
FI 96 9 10I
109010/ I SI 2 BADORiGINAt
Regel durch thermische Erzeugung von Siliciumdioxyd auf der
Oberfläche des Siliciunsubstrats 1 mit anschließender Herstellung der Diffusions fenster, wozu meist eine Photo resis tine thode in
Verbindung mit Ätzschritten benutzt wird. Die Dicke der passivierenden
Siliciumdioxydschicht kann in einem großen Bereich variieren, die Werte können zwischen 1000 und 20 000 Xe liegen.
Für die Zwecke der vorliegenden Erfindung sind Schichtstärken in der Größenordnung von 10 000 % geeignet. Die exakte Größe
des Durchbruches 4 ist normalerweise durch den gewünschten Widerstand für die anschließend aufgebrachte epitaktische Zwischenschicht
5 bestimmt, welche auf die eindiffundierte Zone 2 aufzuzüchten ist. Wie gezeigt, überlagert die Kontaktöffnung 4
die diffundierten Zonen 2 fast völlig. Bei dem vorliegenden
2
von 100 u , z.B. über ein Quadrat von 1Ou* 1Ou erstrecken.
von 100 u , z.B. über ein Quadrat von 1Ou* 1Ou erstrecken.
Beim nächsten Verfahrensschritt wird die epitaktische Schicht 5 vom gleichen Leitfähigkeitstyp, wie sie der diffundierten Zone
eigen ist, innerhalb der Kontaktöffnung aufgezüchtet, so daß diese Schicht die freigelegte Oberfläche der Kontaktzone 2 überdeckt.
Entsprechend dem Erfindungsgedanken kann die Stärke der
aufgebrachten epitaktischen Zwischenschicht 5 über einen relativ weiten Bereich variieren und zwar etwa von 500 & bis 20 000 8.
Die Schichtstärke wird im allgemeinen durch den gewünschten Gesamtwiderstand für die epitaktische Schicht 5 in Verbindung
mit der Flächenausdehnung und dem verfügbaren spezifischen Widerstand sowie von der Eindringtiefe des anschließend aufzubringenden
metallischen Kontaktes festgelegt. FUr die Zwecke des
vorliegenden AusfUhrungsbeispieles i3t eine Dickenabmessung
der epitaktischen Schicht 5 von etwa 2500 8 oder 0,25 u ausreichend.
Zur Herstellung von diffundierten Zon«η I mit relativ
großen Tiefen, die etwa >_ 10 000 K angenommen selen, kann jedes
für Silicium bekannte epituktiich«) ZUchtungsverfahren angewendet
werden. Zur Herstellung einer epitaktischen P-leitenden dlffun-
ücjcket ff 968 101
dierten Zone 2 kann beispielsweise die Oberleitung von Siliciumtetrachlorid
in eine» Wasserstoffstrom benutzt werden, in den
ebenfalls die erforderlichen Mengen eines P-Leitfähigkeit verleihenden
Dotiermittels, beispielsweise Bor, eingegeben wird, so daß sich in der erstellten Schicht ein spezifischer Widerstand
der gewünschten GrUBe ergibt.
Geht es jedoch im Bauelementkonfiguration mit sehr flachen übergängen,
d.h. mit Schichten von etwa IO 000 & oder geringer, so
wird die epitaktische Schicht 5 vorzugsweise durch Prozesse hergestellt,
welche eine Aufheizung des Substrats auf geringere Temperaturen erfordert, d.h. auf Temperaturen die etwa bei 800°
liegen. Dies geschieht, um ein zu starkes Fortschreiten der
Diffusionsfronten während der Wärmebehandlung zu verhindern.
Ein typischer Prozeß zum epitaktischen Niederschlagen von poly-
oder monokristallinen Schichten besteht in der Reduktion von Silan (SiH.) durch pyrolytische Zersetzung bei Temperaturen, die
zwischen 500 0C und 1150 °G liegen oder durch den welter oben
beschriebenen Prozeß.Im allgemeinen wird die Niederechlagsreaktion
fortgesetzt, bis eine definierte Dicke, beispielsweise 2500 8 oder 0,25 u innerhalb der Kontaktöffnung 4 oberhalb der
exponierten Oberfläche der diffundierten Zone 2 erreicht ist.
Bei der Aufbringung der epitaktischen Schicht 5 auf ein flaches
Übergangsgebiet 2 kann eine Einlegierung der metallischen Schicht 6 in die epitaktische Schicht 5 erfolgen, um einen guten ohmschen
Kontakt zur Diffusionszone 2 sicherzustellen. Ein Vorteil der
sich bei der Benutzung einer epitaktischen Zwischenschicht 5
oberhalb eines übergangsgebietes 2 mit sehr geringer Stärke
ergibt, besteht darin» daß die epitaktische Zwischenschicht einen
größeren Grad der Durchlegierung gestattet, ohne daß sich hierbei
Gebiete mit niedrigerer Konzentration innerhalb des Diffusionsprofils der Zone 2 einstellen, was einen unerwünscht hohen
Kontaktwiderstand bedeuten würde. Weiterhin erlaubt das Vorhandensein der epitaktischen Schicht 5 eine größere Bewegungsfreiheit
Docket FI 968 104
109810/1612
bezüglich der Ätzzeit bei der Ätzung, welche vor der Durchführung der eigentlichen Metallisierung zur Entfernung zurückgebliebener
Oxyde durchgeführt wird, wobei normalerweise leicht ein übermäßiges Ätzen der passivierenden, dem Schutz des Überganges
7 dienenden, Oxydschicht 3 stattfindet. Hierdurch ergibt sich häufig durch die anschließende Metallisierung ein Kurzschluß
über dem übergang.
In Fig. 2A ist ein weiteres Ausführungsbeispiel der vorliegenden Erfindung gezeigt, bei dem Widerstandselemente in das Halbleiterbauelement
einintegriert sind. Dieses Ausführungsbeispiel beschreibt eine integrierte Halbleitervorrichtung mit einem Teil
eines Halbleiterplättchens aus einem monokristallinen Halbleitersubstrat 10, das typischerweise aus Silicium besteht. Das Substrat
kann eine P-leitende untere Schicht 11 aufweisen, auf welche eine N-leitende epitaktische Schicht 12 aufgezüchtet
wurde, über dieser zweiten Schicht befindet sich eine passivierende
Schicht 13 aus Siliciumdioxyd, welche gleichzeitig auch als für den Diffusionsschritt erforderliche Maske dienen kann.
Der Transistor besteht aus der Kollektorzone 14, welche einen Teil der epitaktischen N-leitenden Schicht 12 darstellt. Weiterhin
besitzt er die diffundierte P-leitende Basiszone 15 sowie eine N-leitende Emitterzone 16, die nach einem besonderen Aspekt der
vorliegenden Erfindung eine sehr flache Übergangszone bildet.
Die Basis- und Emitterzonen 15 und 16 werden durch bekannte Diffusionsverfahren erstellt, bei denen eine Oxydabdeckung in
Verbindung mit der Anwendung von Photoresist- und Ätzverfahren zur selektiven Entfernung der Oxydbereiche über denjenigen
Teilen des Substrates, in denen die diffundierte Zone eingebracht werden soll, benutzt wird. Anschließend findet in bekannter Weise
die Einbringung der Dotierungsmaterialien in einer Atmosphäre statt, was erforderlichenfalls wiederholt wird, um so die gewünschten
Funktionszonen zu erzeugen, welche in Fig. 2A das
Basisgebiet 15 sowie das Emittergebiet 16 betreffen.
Docket FI 968 104
109810/1512
In einem weiteren Verfahrensschritt werden nunmehr über jeder
Kollektor-, Basis- und Emitterzone 14, 15 und 16 in den zugehörigen Kontaktöffnungen 17, 18 und 19 die zugehörigen epitaktischen
Schichten 20, 21, 22 eingebracht. Die Ausbildung der
einzubringenden epitaktischen Schichten 20, 21 und 22 kann für die verschiedenen Zonen zur optimalen Funktionserfüllung verschiedenartig
durchgeführt werden. Normalerweise wird das Aufzüchten der epitaktischen Schicht 21 oberhalb der Basiszone
in einem separaten Verfahrensschritt durchgeführt, während die
Aufbringung der über dem Kollektor und dem Emitter befindlichen
epitaktischen Schichten 20 und 22 entweder gleichzeitig oder
ebenfalls in unterschiedlichen Verfahrensschritten durchgeführt wird, was von den jeweils gewünschten relativen spezifischen
Leitfähigkeiten abhängt.
Wie bereits erwähnt, kann gegebenenfalls jede der epitaktischen
Zwischenschichten gleichzeitig zur Realisierung eines Widerstandselementes und/oder zur Verbesserung der ohmschen Kontakteigenschaften
bei sehr dünnschichtigen übergängen benutzt werden.
Die gezeigte Struktur wird nunmehr durch einen Metallisierungsverfahrensschritt
abgeschlossen, bei dem ein gut leitendes Metall, beispielsweise Aluminium, auf dem Substrat aufgebracht und durch
Photoresist- und Ätzverfahren selektiv entfernt wird, so daß sich
die Form der Kontakte 23, 24 und 25 für die Kollektor- Basis-
und Emitterzone des Transistors ergibt.
Die Schaltkonfiguration nach Fig. 2A ist in Fig. 2B nach Art eines
Ersatzschaltbildes nochmals aufgezeichnet, bei denen die epitaktischen
Schichten 20, 21 gezeigt sind und zwar in der genannten
Reihenfolge als Kollektorwiderstand 2OA (RC), als Basiswiderstand 2IA (RB) und als Emitterwiderstand 22A (RE), deren Werte festgelegt sind durch die spezifischen Widerstände und die Geometrie
der dies· Widerstände realisierenden «pltaktischen Schichten.
üicjtet FI 968 IO}
10 9810/15 12
- ίο -
Bine selektive Variation der Widerstände 2OA, 2IA und 22A ist
aus der untenstehenden Tafel zu ersehen» wobei die Variation durch eine entsprechende Änderung der spezifischen Leitfähigkeiten
der auf Kollektor-, Basis- und Emitterzonen aufgewachsenen epitaktischen Schichten 20, 21 und 22 erreicht wurde. Als konkrete
Daten bezüglich der Vorrichtung nach Fig. 2A seien noch folgende Einzelheiten angegeben:
Passivierende Silielimiioscydschicht: IO 000 S; Kontaktfenster:
1,25 · ίο"3 χ 1,25 · 103 cm2 bzw. 2,5 · 10~3 χ 2,5 · ίο"3 ca2-,
Dicke der apitaktisch in den Kontaktfenstern niedergeschlagenen Schicht 2500 X und zwar für Kollektor-, Basis- und Enitterkontakte«
Die Widerstandewerte wurden nach &©r Gleichung R ■ p* L/A
berechnet, wobei ρ den. spezifischen Widerstand der epi taktischen
Schicht, L deren Dicke und A die ve» äcx epitaktischen Schicht
bzw. von den. «älesen zugeordneten öffnungen c-iiiffaoraaenen Fläche
bedeutet»
Vorwider | Fläche de·· | ept;- | iL :f"tisr | Widerstand | der | 10,0 | 100,0 |
stand | «pitaktlßctieü. | üüwis chens ohich t | 1000 | 10000 | |||
Zwischenschicht | 0^01 | L""1 * | σι "3 | 250 | 2500 | ||
Lp2J | 1 | Orl | IfO | 1000 | lOOOO | ||
RC-2OA | 25 | 100 | iO | 100 | 250 | 2500 | |
H | 100 | i | 2,5 | 25 | 1000 | 10000 | |
RB-2IA | 25 | 100 | 10 | 100 | 250 | 2500 | |
N | 100 | 1 | 2,5 | 25 | |||
RE-22A | 25 | 100 | 10 | 100 | |||
M | 100 | 2,5 | 25 | ||||
Docket H tbtl
1 ■' Ü ·.:■
Claims (5)
- - η- ■■■.■'■■■■.■P AT E N TA N S P RÜG HEOhmscher Kontakt auf planeren Halbleiterbauelementen, insbesondere auf solchen mit sehr dünnen, übergänge bildenden Zonen, dadurch gekennzeichnet, daß zwischen der jeweils zu kontaktierenden Zone (2) und demmetallischenBereich seines Kontaktes (6) eine Zwischenschicht (5) vorgesehen ist, daß diese Zwischenschicht im gleichen Sinne wie die zu kontaktierende Zone dotiert ist und fast die gesamte Oberfläche der zu kontaktierenden Zone überdeckt.
- 2. Ohmscher Kontakt nach Anspruch 1, dadurch gekennzeichnet, daß die Zwischenschicht erheblich stärker als die darunterliegende Zone dotiert ist.
- 3. Ohmscher Kontakt nach Anspruch 1, dadurch gekennzeichnet, daß die Zwischenschicht geringer als die darunterliegende Zone dotiert 1st.
- 4. Ohmseber Kontakt nach Anspruch 3, dadurch gekennzeichnet, daß die Stärkeund/oder die spezifische Leitfähigkeit der Zwischenschicht so gewähltsind, daß diese gleichzeitig als Vorwiderstände für die zugehörigen Bauelementelektroden wirksam sind.
- 5. Verfahren zum Herstellen von ohmschen Kontakten auf planaren Halbleiterbauelementen, dadurch gekennzeichnet, daß durch bekannte Photoresist- und Ätzverfahren in einer maskierenden Schicht auf dem Halbleiterbauelement oberhalb der zu kontaktierenden Zonen Fenster freigelegt werden, die fast die gesamte Oberfläche dieser Zonen überdecken, daß innerhalb dieser Fenster eine epitaktische Schicht auf die zu kontaktierenden Zonen aufgezüchtet wird, die den gleichen Leitfähigkeitstyp wie die darunterliegende Zone aufweist und daß auf diese Zwischenschicht das Kontaktmaterial aufgebracht wird.Docket FI 968 104109810/1512Lee rseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US85337569A | 1969-08-27 | 1969-08-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2039255A1 true DE2039255A1 (de) | 1971-03-04 |
Family
ID=25315871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702039255 Pending DE2039255A1 (de) | 1969-08-27 | 1970-08-07 | Ohmsche Kontakte auf planaren Halbleiterbauelementen und Verfahren zu ihrer Herstellung |
Country Status (7)
Country | Link |
---|---|
JP (1) | JPS4921461B1 (de) |
BE (1) | BE755371A (de) |
CA (1) | CA939829A (de) |
DE (1) | DE2039255A1 (de) |
FR (1) | FR2059695B1 (de) |
GB (1) | GB1313386A (de) |
NL (1) | NL7012464A (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3753774A (en) * | 1971-04-05 | 1973-08-21 | Rca Corp | Method for making an intermetallic contact to a semiconductor device |
JPS508865U (de) * | 1973-05-19 | 1975-01-29 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1030540A (en) * | 1964-01-02 | 1966-05-25 | Gen Electric | Improvements in and relating to semi-conductor diodes |
GB1170185A (en) * | 1967-07-28 | 1969-11-12 | Hitachi Ltd | Electrode Structure of a Semiconductor Device. |
ES364975A1 (es) * | 1968-03-22 | 1971-02-16 | Rca Corp | Un dispositivo semiconductor. |
-
0
- BE BE755371D patent/BE755371A/xx unknown
-
1970
- 1970-07-07 FR FR7026327A patent/FR2059695B1/fr not_active Expired
- 1970-07-28 CA CA089,301A patent/CA939829A/en not_active Expired
- 1970-07-29 GB GB3666470A patent/GB1313386A/en not_active Expired
- 1970-08-07 DE DE19702039255 patent/DE2039255A1/de active Pending
- 1970-08-21 JP JP7286370A patent/JPS4921461B1/ja active Pending
- 1970-08-24 NL NL7012464A patent/NL7012464A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
FR2059695B1 (de) | 1973-12-21 |
BE755371A (fr) | 1971-02-01 |
NL7012464A (de) | 1971-03-02 |
GB1313386A (en) | 1973-04-11 |
JPS4921461B1 (de) | 1974-06-01 |
FR2059695A1 (de) | 1971-06-04 |
CA939829A (en) | 1974-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2640525C2 (de) | Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung | |
DE2745857C2 (de) | ||
DE2618445C2 (de) | Verfahren zum Herstellen eines bipolaren Transistors | |
DE2729171C2 (de) | Verfahren zur Herstellung einer integrierten Schaltung | |
DE2618733A1 (de) | Halbleiterbauelement mit heterouebergang | |
DE7233274U (de) | Polykristalline siliciumelektrode fuer halbleiteranordnungen | |
DE2125303A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung | |
EP0005185B1 (de) | Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen | |
DE2423846A1 (de) | Verfahren zur herstellung eines halbleiter-bauelements | |
DE2641752A1 (de) | Verfahren zur herstellung eines feldeffekttransistors | |
DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
EP0006510A1 (de) | Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche | |
DE3223230A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE1950069B2 (de) | Verfahren zum Herstellung einer Halbleiteranordnung | |
DE2849373A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
DE2617293B2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE2616857A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE3039009C2 (de) | Sperrschicht-Feldeffekttransistor | |
DE2752335B2 (de) | Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal | |
DE1564086A1 (de) | Verfahren zur Herstellung von Halbleitersystemen | |
DE2219696A1 (de) | Verfahren zur Isolationsbereichsbildung | |
DE2039255A1 (de) | Ohmsche Kontakte auf planaren Halbleiterbauelementen und Verfahren zu ihrer Herstellung | |
DE2510951C3 (de) | Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung | |
DE2050955B2 (de) | Verfahren zur herstellung eines feldeffekttransistors | |
DE2840975A1 (de) | Verfahren zur herstellung einer integrierten halbleiterschaltung |