DE202011111114U1 - SATA-Schnittstelle - Google Patents

SATA-Schnittstelle Download PDF

Info

Publication number
DE202011111114U1
DE202011111114U1 DE202011111114.1U DE202011111114U DE202011111114U1 DE 202011111114 U1 DE202011111114 U1 DE 202011111114U1 DE 202011111114 U DE202011111114 U DE 202011111114U DE 202011111114 U1 DE202011111114 U1 DE 202011111114U1
Authority
DE
Germany
Prior art keywords
sata interface
signal
deep
energy
sata
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE202011111114.1U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE202011111114U1 publication Critical patent/DE202011111114U1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/266Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3253Power saving in bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3256Power saving in optical drive
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3268Power saving in hard disk drive
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3281Power saving in PCMCIA card
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3293Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3296Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/50Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)

Abstract

Serial Advanced Technology Attachment(SATA)-Schnittstelle, aufweisend:
einen Sender, der ausgebildet ist zum Senden eines ersten Signals an eine externe SATA-Schnittstelle; und
einen Empfänger zum Empfangen eines zweiten Signals von der externen SATA-Schnittstelle,
wobei die SATA-Schnittstelle und die externe SATA-Schnittstelle ausgebildet sind für:
ein erstes Anfordern, in einen aus einer Mehrzahl an Energiesparzuständen einzutreten, die durch ein SATA-Protokoll definiert sind, wobei die Mehrzahl an Energiesparzuständen einen ersten Energiesparzustand und einen zweiten Energiesparzustand enthält; und
ein zweites Anfordern, in einen tiefen Energiesparzustand (Deep Power Saving State) einzutreten, wenn eine von der SATA-Schnittstelle und der externen SATA-Schnittstelle in dem zuerst angeforderten Energiesparzustand arbeitet, wobei der erste, der zweite und der tiefe Energiesparzustand unterschiedlich sind,
wobei das erste Anfordern, in den einen aus einer Mehrzahl an Energiesparzuständen einzutreten, und das zweite Anfordern, in den tiefen Energiesparzustand einzutreten, durch eine von der SATA-Schnittstelle und der externen SATA-Schnittstelle durchgeführt wird.

Description

  • Die vorliegende Erfindung betrifft eine SATA-Schnittstelle.
  • In Computersystemen kann ein Host durch eine standardisierte Schnittstelle mit Peripheriegeräten (z. B. einer Datenspeichereinrichtung, einem Drucker, einem Scanner und so weiter) verbunden sein. Die Standardschnittstelle kann ein Protokoll bei einem Gerät, das dazu verwendet wird, den Host und die Peripheriegeräte zu verbinden, mechanische oder elektrische Anforderungen und Befehlssätze umfassen.
  • In Computersystemen kann eine Standardschnittstelle zum Verbinden eines Hosts und eines Peripheriegeräts verschiedene Schnittstellen umfassen, wie eine Advanced Technologe Attachment(ATA)-Schnittstelle, eine serielle ATA, eine externe SATA (e-SATA), eine Small Computer Small Interface (SCSI), eine Peripheral Component Interconnection(PCI)-Schnittstelle, eine PCI-Express(PCI-E)-Schnittstelle, eine IEEE 1394-Schnittstelle, eine Universal Serial Bus(USB)-Schnittstelle, eine Secure Digital(SD)-Kartenschnittstelle, einen Multimediacard(MMC)-Schnittstelle, eine eingebettete Multimediacard(eMMC)-Schnittstelle, eine Compact Flash(CF)-Kartenschnittstelle und so weiter.
  • Unter den standardisierten Schnittstellen werden die ATA- und die SATA-Schnittstellen bei Personalcomputern oder tragbaren elektronischen Geräten verbreitet angewendet. Die ATA-Schnittstelle kann einen Host und ein Peripheriegerät über einen ATA-Befehlssatz verbinden. Weiter kann die ATA-Schnittstelle ein paralleles Übertragungsverfahren einsetzen, wenn eine Mehrzahl von Signalleitungen verwendet werden. Im Falle der parallelen Übertragungsweise der ATA-Schnittstelle kann aufgrund der Mehrzahl von Signalleitungen ein Versatz oder Nebensignaleffekte auftreten. Der Versatz kann bedeuten, dass von einer Senderseite gleichzeitig über eine Mehrzahl von Signalleitungen übertragene Datensignale an einer Empfängerseite zerstreut ankommen. Die Nebensignaleffekte können bedeuten, dass aufgrund einer gegenseitigen Induktion zwischen Signalen, die über eine Mehrzahl von Signalleitungen übertragen werden, Interferenzen auftreten.
  • Die SATA-Schnittstelle kann ein serielles Übertragungsverfahren einsetzen. Dementsprechend kann die SATA-Schnittstelle einen Host und ein Peripheriegerät über einen ATA-Befehlssatz unter Verwendung einer seriellen Übertragungsweise verbinden. Die SATA kann unter Verwendung einer hohen Taktfrequenz Signale mit hoher Geschwindigkeit übertragen.
  • Die SATA-Schnittstelle kann drei Energieversorgungsmoden unterstützen: einen PHY Ready(PHYRDY)-Energieversorgungsmodus, einen Teilenergieversorgungsmodus (Partial Power Mode) und einen Schlummerenergieversorgungsmodus (Slumber Power Mode). Während des PHYRDY-Energiemodus kann sie in einem aktiven Modus arbeiten. Während dem partiellen Energiemodus und dem Schlummerenergiemodus kann sie in einem Energiesparmodus arbeiten.
  • Der Erfindung liegt die technische Aufgabe zugrunde, eine SATA-Schnittstelle zur Verfügung zu stellen, die dazu geeignet ist, den Energieverbrauch der SATA-Schnittstelle zu verringern.
  • Die Erfindung löst diese Aufgabe durch eine SATA-Schnittstelle nach einem der Schutzansprüche 1, 10 und 16.
  • Vorteilhafte Ausführungsformen der Erfindung sind in den Unteransprüchen angegeben, deren Wortlaut hiermit durch Bezugnahme zum Inhalt der Beschreibung gemacht wird, um unnötige Textwiederholungen zu vermeiden.
  • Mindestens ein Aspekt von beispielhaften Ausführungsformen des erfinderischen Konzepts ist darauf gerichtet, eine SATA-Schnittstelle bereitzustellen, mit der ein Verfahren implementiert werden kann zum Verwalten einer Leistungsaufnahme zwischen der SATA-Schnittstelle eines Hosts und einer SATA-Schnittstelle eines Geräts (externe SATA-Schnittstelle), wobei das Verfahren umfasst: erstes Anfordern, in einen der Energiesparzustände einzutreten, die durch ein SATA-Protokoll definiert sind, und zweites Anfordern, in einen tiefen Energiesparzustand (Deep Power Saving State) einzutreten, wenn die SATA-Schnittstelle des Hosts oder die SATA-Schnittstelle des Geräts in dem angeforderten Energiesparzustand arbeitet. Das erste Anfordern, in einen der Energiesparzustände einzutreten, und das zweite Anfordern, in einen tiefen Energiesparzustand einzutreten, werden durch die SATA-Schnittstelle des Hosts oder die SATA-Schnittstelle des Geräts ausgeführt.
  • In mindestens einer beispielhaften Ausführungsform umfasst das erste Anfordern, in einen der Energiesparzustände einzutreten, ein Anfordern in einen ersten Energiesparzustand oder einen zweiten Energiesparzustand einzutreten.
  • In mindestens einer beispielhaften Ausführungsform weist der erste Energiesparzustand eine Aufweckzeit auf, die kürzer ist als eine Aufweckzeit des zweiten Energiesparzustands.
  • In mindestens einer beispielhaften Ausführungsform ist der erste Zustand ein Teilzustand (Partial State).
  • In mindestens einer beispielhaften Ausführungsform ist der zweite Zustand ein Schlummerzustand (Slumber State).
  • In mindestens einer beispielhaften Ausführungsform weist der zweite Energiesparzustand eine Aufweckzeit auf, die kürzer ist als eine Aufweckzeit des tiefen Energiesparzustands.
  • In mindestens einer beispielhaften Ausführungsform ist eine Leistungsaufnahme (ein Energieverbrauch) der SATA-Schnittstelle des Hosts und/oder der SATA-Schnittstelle des Geräts in dem tiefen Energiesparzustand kleiner als eine Leistungsaufnahme in jedem der Energiesparzustände.
  • In mindestens einer beispielhaften Ausführungsform wird das zweite Anfordern, in einen tiefen Energiesparzustand einzutreten, durch diejenige SATA-Schnittstelle ausgeführt, die anfordert, in einen der Energiesparzustände einzutreten.
  • In mindestens einer beispielhaften Ausführungsform umfasst das Verfahren weiter ein drittes Anfordern, in einen Fertigzustand (Ready State) einzutreten, während die SATA-Schnittstelle des Hosts oder die SATA-Schnittstelle des Geräts in dem ersten angeforderten Energiesparzustand oder dem angeforderten tiefen Energiesparzustand arbeitet.
  • In mindestens einer beispielhaften Ausführungsform wird das dritte Anfordern, in einen Fertigzustand einzutreten, durch die SATA-Schnittstelle des Hosts oder die SATA-Schnittstelle des Geräts durchgeführt.
  • Mindestens ein weiterer Aspekt der beispielhaften Ausführungsformen des erfinderischen Konzepts ist auf eine Serial Advanced Technology Attachment(SATA)-Schnittstelle gerichtet, die dazu ausgebildet ist, ein tiefes Schlummersignal (Deep Slumber Signal) zu empfangen. Die SATA-Schnittstelle umfasst einen Außerband(OOB)-Signaldetektor (Out-of-Band(OOB)-Signaldetektor), der dazu ausgebildet ist, einen Typ eines OOB-Signals zu bestimmen, und eine Squelch-Schaltung, die dazu ausgebildet ist, ein Aufwecksignal zu detektieren und zu detektieren, ob empfangene Signale das OOB-Signal sind, gemäß einer Differenzspannung zwischen den empfangenen Signalen. Beim Eintritt in einen tiefen Schlummerzustand basierend auf dem tiefen Schlummersignal wird eine Energie nur für die Squelch-Schaltung bereit gestellt, wobei eine Leistungsaufnahme (ein Energieverbrauch) der SATA-Schnittstelle während des tiefen Schlummerzustands geringer ist als eine Leistungsaufnahme mindestens eines weiteren Energiesparzustands.
  • In mindestens einer beispielhaften Ausführungsform umfasst die SATA-Schnittstelle weiter einen Sender, einen Empfänger, eine Phasenregelkreisschaltung und einen Spannungsregler, wobei beim Eintritt in den tiefen Schlummerzustand dem Sender, dem Empfänger, der Phasenregelkreisschaltung und dem Spannungsregler keine Energie zugeführt wird.
  • In mindestens einer beispielhaften Ausführungsform wird das tiefe Schlummersignal über eine Steuersignalleitung in einem Leistungskabel empfangen.
  • In mindestens einer beispielhaften Ausführungsform wird das tiefe Schlummersignal über eine tiefe Schlummersignalleitung empfangen, die physikalisch von einem SATA-Kabel und einem Leistungskabel getrennt ist.
  • In mindestens einer beispielhaften Ausführungsform wird das tiefe Schlummersignal über eine Datenleitung eines SATA-Kabels empfangen, wobei die SATA-Schnittstelle weiter einen Detektor für ein tiefes Schlummersignal umfasst, der dazu ausgebildet ist, das tiefe Schlummersignal zu detektieren, das über die Datenleitung empfangen wird, wobei der Detektor für das tiefe Schlummersignal dazu ausgebildet ist, zwei Eingangssignale zu detektieren, die über die Datenleitung empfangen werden, wobei die beiden Eingangssignale das tiefe Schlummersignal sind, wenn Spannungspegel der beiden Eingangssignale voneinander unterschiedlich sind und die Spannungspegel der beiden Eingangssignale sich von dem eines Gleichtaktsignals (Common Mode Signal) unterscheiden.
  • Mindestens eine weitere beispielhafte Ausführungsform offenbart eine Serial Advanced Technology Attachment(SATA)-Schnittstelle, die dazu ausgebildet ist, in einem ersten Leistungsmodus zu arbeiten, wobei der erste Leistungsmodus ein Modus ist, in dem eine einzelne Schaltung der SATA-Schnittstelle Energie empfängt. Die SATA-Schnittstelle umfasst eine Squelch-Schaltung, die dazu ausgebildet ist, in dem ersten Leistungsmodus Energie zu empfangen.
  • Vorteilhafte Ausführungsformen der Erfindung, wie sie nachfolgend ausführlich beschrieben werden, sind in den Zeichnungen dargestellt, in denen:
    • 1 ein Blockdiagramm zeigt, in dem eine analoge Datenstation (AFE, Analog Front End) einer SATA-Schnittstelle gemäß mindestens einer beispielhaften Ausführungsform dargestellt ist.
    • 2 ein Schaubild zeigt, in dem ein Energiezustand einer SATA-Schnittstelle gemäß mindestens einer beispielhaften Ausführungsform des erfinderischen Konzepts dargestellt ist.
    • 3 ein Flussbild zeigt, in dem ein Verfahren zum Verwalten einer Leistungsaufnahme einer SATA-Schnittstelle gemäß mindestens einer beispielhaften Ausführungsform des erfinderischen Konzepts dargestellt ist.
    • 4 ein Flussbild zeigt, in dem ein Schaltvorgang von einem Energiesparmodus in einen aktiven Modus in einem Verfahren zum Verwalten einer Leistungsaufnahme einer SATA-Schnittstelle gemäß mindestens einer beispielhaften Ausführungsform des erfinderischen Konzepts dargestellt ist.
    • 5 zeigt ein Schaubild, in dem ein OOB-Signal zum Schalten in einen aktiven Modus gemäß mindestens einer beispielhaften Ausführungsform übertragen wird.
    • 6 eine Tabelle darstellt, die Zeitstandards von Burst- und Squelchintervallen in 5 gemäß mindestens einer beispielhaften Ausführungsform zeigt.
    • 7 ein Schaubild einer Verbindung zwischen einem Host und einem Gerät, die jeweils eine SATA-Schnittstelle aufweisen, gemäß mindestens einer beispielhaften Ausführungsform zeigt.
    • 8 ein Schaubild einer Konfiguration eines Energiekabels einer SATA-Schnittstelle gemäß mindestens einer beispielhaften Ausführungsform des erfinderischen Konzepts zeigt.
    • 9 ein Schaubild zeigt, das ein Verfahren zum Empfangen eines tiefen Schlummersignals gemäß mindestens einer beispielhaften Ausführungsform des erfinderischen Konzepts beschreibt.
    • 10 ein Schaubild zeigt, das eine Signalleitung zum Senden und Empfangen eines tiefen Schlummersignals gemäß mindestens einer beispielhaften Ausführungsform des erfinderischen Konzepts beschreibt.
    • 11 ein Schaubild zeigt, das ein Verfahren zum Übertragen eines Differenzialsignals einer SATA-Schnittstelle gemäß mindestens einer beispielhaften Ausführungsform beschreibt.
    • 12 ein Schaubild zeigt, das ein Verfahren zum Senden und Empfangen eines tiefen Schlummersignals gemäß mindestens einer beispielhaften Ausführungsform des erfinderischen Konzepts beschreibt.
    • 13 ein Blockdiagramm zeigt, das eine Schaltung zum Empfangen eines tiefen Schlummersignals gemäß mindestens einer beispielhaften Ausführungsform des erfinderischen Konzepts darstellt.
    • 14 ein Blockdiagramm zeigt, das ein Benutzergerät mit einer SATA-Schnittstelle gemäß mindestens einer beispielhaften Ausführungsform des erfinderischen Konzepts darstellt.
  • Es versteht sich, dass wenn ein Element oder eine Schicht als „auf“, „verbunden mit“, „gekoppelt mit“ oder „angrenzend an“ ein anderes Element oder eine andere Schicht bezeichnet ist, es (sie) direkt auf, verbunden mit, gekoppelt mit oder angrenzend an das andere Element oder die Schicht angeordnet sein kann oder dazwischen liegende Elemente oder Schichten vorhanden sein können. Wenn hingegen ein Element als „direkt auf“, „direkt verbunden mit“, „direkt gekoppelt mit“ oder „unmittelbar angrenzend an“ ein anderes Element oder eine andere Schicht bezeichnet ist, sind keine dazwischen liegenden Elemente oder Schichten vorhanden.
  • 1 zeigt ein Blockdiagramm einer analogen Datenstation (AFE) einer SATA-Schnittstelle gemäß mindestens einer beispielhaften Ausführungsform.
  • Eine SATA-Schnittstelle kann gemäß ihrer Funktionalität in eine physikalische Schicht, eine Verbindungsschicht (Linkschicht) und eine Transportschicht unterteilt sein.
  • Die Verbindungsschicht und die Transportschicht können Informationsdaten zum Übertragen von Daten in Paketen bilden und können diese dann in die physikalische Schicht übertragen. Die Verbindungsschicht und die Transportschicht können Informationsdaten aus einem Signal extrahieren, das von der physikalischen Schicht übertragen worden ist, und es an eine Anwendungsschicht senden, die eine obere Schicht ist. Die physikalische Schicht kann Paketdaten von der Verbindungsschicht in elektrische Signale wandeln, die mit hoher Geschwindigkeit nach außen gesendet werden können. Weiter kann die physikalische Schicht ein Signal von außen in die Verbindungsschicht übertragen. Zu diesem Zweck kann die physikalische Schicht aus analogen Schaltkreisen gebildet sein und die Verbindungsschicht und die Transportschicht können aus digitalen Schaltkreisen gebildet sein.
  • Die physikalische Schicht der SATA-Schnittstelle, das heißt, eine analoge Schaltung kann in eine analoge Datenstation (AFE) klassifiziert werden. Die AFE der SATA-Schnittstelle kann aus physikalischen Blöcken gebildet sein (nachfolgend als PHY-Block bezeichnet), um ein analoges Signal in ein digitales Signal oder ein digitales Signal in ein analoges Signal zu wandeln.
  • Mit Bezug zu 1 kann die AFE 100 einen Sender 110, einen Empfänger 120, eine Squelch-Schaltung 130 und einen OOB-Signaldetektor 140 umfassen. Die AFE 100 kann weiter eine Phasenregelkreisschaltung 150, auch Phase Locked Loop(PLL)-Schaltung genannt, einen Spannungsregler 160 und so weiter umfassen. Der Sender 110, der Empfänger 120, die PLL-Schaltung 150 und der Spannungsregler 160 können von bekannter Art sein und daher wird auf eine Beschreibung hierzu verzichtet.
  • Die Squelch-Schaltung 130 kann ein Gleichtaktsignal detektieren. Die Squelch-Schaltung 130 kann einen Spannungspegel eines Eingangssignals basierend auf einer vorgegebenen Schwellenspannung detektieren. Wenn beispielsweise eine Differenzspannung eines Eingangssignals unter 50 mV beträgt, kann die Squelch-Schaltung 130 sie als Gleichtaktsignal betrachten. In diesem Fall kann die Squelch-Schaltung 130 das Eingangssignal als Neutralzustand ansehen (z. B. einen Floatingzustand). Wenn eine Differenzspannung des Eingangssignals mehr als 200 mV beträgt, kann die Squelch-Schaltung 130 sie als echtes Außerband(OOB)-Signal betrachten. Der OOB-Detektor 140 kann in Abhängigkeit von einem Ausgabesignal der Squelch-Schaltung 130 einen Typ eines OOB-Signals beurteilen.
  • Wie oben beschrieben kann die physikalische Schicht aus analogen Schaltkreisen gebildet sein. Da die physikalische Schicht eine AFE beinhaltet, die so funktioniert, dass sie ein Eingangssignal detektiert, kann sie eine große Leistungsmenge verbrauchen. Ferner kann die physikalische Schicht analoge Schaltkreise umfassen, die bei hoher Geschwindigkeit arbeiten. Dies bedeutet, dass von der physikalischen Schicht eine große Leistungsmenge verbraucht wird. Dementsprechend kann die SATA-Schnittstelle eine Mehrzahl von Energieversorgungsmoden aufweisen, um den Energieverbrauch der SATA-Schnittstelle selbst zu verwalten.
  • Ein Protokoll der SATA-Schnittstelle gemäß mindestens einer beispielhaften Ausführungsform des erfinderischen Konzepts kann einen Teilzustand (Partial State) und einen Schlummerzustand (Slumber State) zur Betriebsweise in einem Energiesparmodus definieren. Außerdem kann das Protokoll der SATA-Schnittstelle gemäß mindestens einer beispielhaften Ausführungsform des erfinderischen Konzepts einen tiefen Schlummerzustand (Deep Slumber State) zur Betriebsweise in einem tiefen Energiesparmodus definieren.
  • Wenn die SATA-Schnittstelle in den tiefen Schlummerzustand eintritt, kann eine Energie nur zu einem Schaltblock (z. B. eine Schaltung zum Detektieren eines Aufwecksignals) von den Schaltblöcken, die die Squelch-Schaltung 130 bilden, zugeführt werden. Dementsprechend kann die SATA-Schnittstelle im tiefen Schlummerzustand eine vergleichsweise geringere Energie verbrauchen als in einem Schlummerzustand. Ein Energiezustand der SATA-Schnittstelle gemäß mindestens einer beispielhaften Ausführungsform des erfinderischen Konzepts wird mit Bezug zu 2 genauer beschrieben.
  • 2 zeigt ein Schaubild, in dem ein Energiezustand einer SATA-Schnittstelle gemäß mindestens einer beispielhaften Ausführungsform des erfinderischen Konzepts dargestellt ist.
  • Mit Bezug zu 2 kann ein Protokoll einer SATA-Schnittstelle einen Ready-Zustand einer physikalischen Schicht (nachfolgend als PHYRDY-Zustand bezeichnet), für einen Betrieb in einem aktiven Modus definieren. Weiter kann das Protokoll der SATA-Schnittstelle einen Teilzustand und einen Schlummerzustand für einen Betrieb in einem Energiesparmodus definieren. Weiter kann das Protokoll der SATA-Schnittstelle einen tiefen Schlummerzustand für einen Betrieb in einem tiefen Energiesparmodus definieren.
  • Der PHYRDY-Zustand kann angeben, dass alle PHY-Blöcke einer physikalischen Schicht aktiviert sind. Der Teilzustand und der Schlummerzustand können einen Energiesparzustand angeben, bei dem die SATA-Schnittstelle im Wesentlichen nicht arbeitet. Das heißt, im Teilzustand und im Schlummerzustand kann einigen PHY-Blöcken der physikalischen Schicht keine Energie zugeführt werden.
  • Der Teilzustand und der Schlummerzustand können gemäß einer Aufweckzeit differenziert werden, die benötigt wird, um von einem zugehörigen Modus in den PHYRDY-Zustand zurückzukehren. Zum Beispiel kann eine Aufweckzeit, die benötigt wird, um vom Teilzustand in den PHYRDY-Zustand zurückzukehren, so definiert sein, dass sie nicht mehr als 10 µs beträgt. Hingegen kann eine Aufweckzeit, die benötigt wird, um vom Schlummerzustand in den PHYRDY-Zustand zurückzukehren, so definiert sein, dass sie nicht mehr als 10 ms beträgt. Aus diesem Grund kann den PHY-Blöcken, die mit Datenübertragung und Datenempfang im Teilzustand in Zusammenhang stehen, keine Energie zugeführt werden, während allen PHY-Blöcken außer einer Squelch-Schaltung 130 von 1 im Schlummerzustand keine Energie zugeführt werden kann. Das heißt, eine Aufweckzeit des Teilzustands kann kürzer sein als die des Schlummerzustands, und der Energieverbrauch des Teilzustands kann geringer sein als der des Schlummerzustands.
  • Der tiefe Schlummerzustand kann einen Zustand darstellen, bei dem einer Teilschaltung der Squelch-Schaltung 130 Energie zugeführt wird. Hierbei kann die Teilschaltung einen kleinen Schaltkreis zum Detektieren eines Aufwecksignals bedeuten. Dementsprechend kann ein Energieverbrauch des tiefen Schlummerzustands geringer sein als der des Schlummerzustands. Weiterhin kann eine Aufweckzeit, die benötigt wird, um vom PHYRDY-Zustand in den tiefen Schlummerzustand zurückzukehren, länger sein als die, die benötigt wird, um vom PHYRDY-Zustand in den Schlummerzustand zurückzukehren.
  • Bei den Energiezuständen (oder Energiemoden) der oben beschriebenen SATA-Schnittstelle können ein PHYRDY-Zustand, ein Teilzustand und ein Schlummerzustand Energiezustände sein, die durch die SATA-Spezifikation definiert sind. Gemäß mindestens einer beispielhaften Ausführungsform des erfinderischen Konzepts kann ein tiefer Schlummerzustand neu definiert werden. Es ist möglich, vom PHYRDY-Zustand in den Teilzustand und den Schlummerzustand einzutreten. Andererseits ist es möglich, vom Teilzustand und vom Schlummerzustand in den tiefen Schlummerzustand einzutreten. Der tiefe Schlummerzustand kann ein Zustand sein, in dem die SATA-Schnittstelle in einen Energiesparmodus eintritt. Dies bedeutet, dass im tiefen Schlummerzustand immer mehr Energie gespart werden kann.
  • 3 zeigt ein Flussbild, in dem ein Verfahren zum Verwalten einer Leistungsaufnahme einer SATA-Schnittstelle gemäß mindestens einer beispielhaften Ausführungsform des erfinderischen Konzepts dargestellt ist. In 3 kann eine SATA-Schnittstelle, die anfordert, in einen beliebigen Energiesparzustand einzutreten, eine Sender-SATA-Schnittstelle genannt werden und eine SATA-Schnittstelle, die die Anforderung empfängt, kann eine Empfänger-SATA-Schnittstelle genannt werden.
  • Im Einsatz kann die Empfänger-SATA-Schnittstelle prüfen, ob die Sender-SATA-Schnittstelle anfordert, in einen Teilzustand einzutreten. Wenn dies der Fall ist, geht das Verfahren weiter zu Operation S120, in der die Empfänger-SATA-Schnittstelle beurteilen kann, ob ein Eintritt in den Teilzustand möglich ist.
  • Wenn der Eintritt in den Teilzustand als nicht möglich beurteilt worden ist, geht das Verfahren weiter zu Operation S130, in der die Empfänger-SATA-Schnittstelle ein Eintrittsperrsignal an die Sender-SATA-Schnittstelle sendet. Wenn hingegen der Eintritt in den Teilzustand als möglich beurteilt worden ist, geht das Verfahren weiter zu Operation S140, in der die Empfänger-SATA-Schnittstelle ein Eintrittssignal an die Sender-SATA-Schnittstelle sendet. In Operation S150 kann die Sender-SATA-Schnittstelle in Abhängigkeit vom Eintrittssignal in den Teilzustand eintreten. Gleichermaßen kann die Empfänger-SATA-Schnittstelle in den Teilzustand eintreten.
  • Nach Eintritt in den Teilzustand kann in Operation S160 die Empfänger-SATA-Schnittstelle prüfen, ob die Sender-SATA-Schnittstelle einen Eintritt in einen tiefen Schlummerzustand anfordert. Falls dies nicht der Fall ist, geht das Verfahren weiter zu Operation S150, in der die Empfänger-SATA-Schnittstelle und die Sender-SATA-Schnittstelle den Teilzustand beibehalten können. Hingegen im Fall, dass die Sender-SATA-Schnittstelle einen Eintritt in einen tiefen Schlummerzustand anfordert, geht das Verfahren weiter zu Operation S270, in der die Empfänger-SATA-Schnittstelle und die Sender-SATA-Schnittstelle in den tiefen Schlummerzustand eintreten können.
  • Nochmals mit Bezug zu Operation S110, wenn ein Eintritt in den Teilzustand von der Sender-SATA-Schnittstelle nach angefordert ist, geht das Verfahren weiter zu Operation S210, in der die Empfänger-SATA-Schnittstelle prüfen kann, ob die Sender-SATA-Schnittstelle einen Eintritt in einen Schlummerzustand anfordert. Wenn dies der Fall ist, kann in Operation S220 die Empfänger-SATA-Schnittstelle beurteilen, ob ein Eintritt in den Schlummerzustand möglich ist.
  • Wenn ein Eintritt in den Schlummerzustand nicht möglich ist, geht das Verfahren weiter zu Operation S230, in der die Empfänger-SATA-Schnittstelle ein Eintrittssperrsignal an die Sender-SATA-Schnittstelle sendet. Hingegen, wenn ein Eintritt in den Schlummerzustand möglich ist, kann in Operation S240 die Empfänger-SATA-Schnittstelle ein Eintrittssignal an die Sender-SATA-Schnittstelle senden. In Operation S250 kann die Sender-SATA-Schnittstelle in Abhängigkeit vom Eintrittssignal in den Schlummerzustand eintreten und die Empfänger-SATA-Schnittstellen können auch in den Schlummerzustand eintreten.
  • Nach Eintritt in den Schlummerzustand kann in Operation S260 die Empfänger-SATA-Schnittstelle prüfen, ob die Sender-SATA-Schnittstelle einen Eintritt in einen tiefen Schlummerzustand anfordert. Wenn diese nicht der Fall ist, geht das Verfahren weiter zu Operation S250, in der die Empfänger-SATA-Schnittstelle und die Sender-SATA-Schnittstelle den Schlummerzustand beibehalten können. Hingegen im Fall, dass die Sender-SATA-Schnittstelle einen Eintritt in einen tiefen Schlummerzustand anfordert, geht das Verfahren weiter zu Operation S270, in der die Empfänger-SATA-Schnittstelle und die Sender-SATA-Schnittstelle in den tiefen Schlummerzustand eintreten können.
  • Nochmals mit Bezug zu Operation S210, wenn ein Eintritt in den Schlummerzustand nicht angefordert ist, geht das Verfahren weiter zu Operation S310, in der die Sender- und die Empfänger-SATA-Schnittstelle den PHYRDY-Zustand beibehalten können.
  • 4 zeigt ein Flussbild, in dem ein Schaltvorgang von einem Energiesparmodus in einen aktiven Modus in einem Verfahren zum Verwalten einer Leistungsaufnahme einer SATA-Schnittstelle gemäß mindestens einer beispielhaften Ausführungsform des erfinderischen Konzepts dargestellt ist. Die SATA-Schnittstelle kann eine Initiate-Power-Management(IPM)-Funktion (eine Anschaltenergiemanagement-Funktion) als Verfahren zum Verwalten einer Leistungsaufnahme unterstützen. Die IPM-Funktion kann in ein Anschaltenergiemanagement des Hosts (HIPM) und ein Anschaltenergiemanagement des Geräts (DIPM) unterteilt werden. Das HIPM kann den Fall darstellen, bei dem Energiezustände einer hostseitigen SATA-Schnittstelle und einer geräteseitigen SATA-Schnittstelle nach einer Anforderung von einer in einem Host angeordneten SATA-Schnittstelle verändert werden. Das DIPM kann den Fall darstellen, bei dem Energiezustände einer hostseitigen SATA-Schnittstelle und einer geräteseitigen SATA-Schnittstelle nach einer Anforderung von einer in einem Gerät angeordneten SATA-Schnittstelle verändert werden. Zum Beispiel ist in 4 der Fall dargestellt, bei dem ein Energiezustand einer SATA-Schnittstelle unter Verwendung des HIPM verändert wird.
  • Eine hostseitige SATA-Schnittstelle, die in einem Energiesparmodus arbeiten möchte, kann ein Energiesparmodusanforderungssignal an eine geräteseitige SATA-Schnittstelle senden. In der SATA-Schnittstellenspezifikation können zwei Arten von Energiesparmodusanforderungssignalen PMREQ_P und PMREQ_S definiert sein, die einen Teilzustand und einen Schlummerzustand angeben. In 4 kann das Energiesparmodusanforderungssignal durch PMREQ dargestellt sein. Die geräteseitige SATA-Schnittstelle, die ein PMREQ-Signal empfängt, kann ein Antwortsignal an die hostseitige SATA-Schnittstelle senden. In der SATA-Schnittstellenspezifikation kann das Antwortsignal als PMACK-Signal definiert sein, das angibt, dass ein Eintritt ein einen Energiesparmodus möglich ist.
  • Mit dieser Verfahrensweise können die hostseitige SATA-Schnittstelle und die geräteseitige SATA-Schnittstelle in einem Energiesparmodus betrieben werden. Das heißt, die hostseitige und die geräteseitige SATA-Schnittstelle können beliebig den Teilzustand oder den Schlummerzustand beibehalten.
  • Während des Energiesparmodus kann die hostseitige SATA-Schnittstelle, die eine Betriebsweise des Energiesparmodus anfordert, ein Anforderungssignal für einen Eintritt in einen tiefen Schlummerzustand senden. Gemäß dem Anforderungssignal können die hostseitige SATA-Schnittstelle und die geräteseitige SATA-Schnittstelle in einem tiefen Energiesparmodus betrieben werden. Das heißt, die hostseitige und die geräteseitige SATA-Schnittstelle können den tiefen Schlummerzustand beibehalten.
  • Während des tiefen Energiesparmodus kann eine SATA-Schnittstelle, die in einem aktiven Modus arbeiten möchte, ein Anforderungssignal zum Ausstieg aus dem tiefen Schlummerzustand senden. 4 stellt ein Beispiel dar, in dem die hostseitige SATA-Schnittstelle ein Anforderungssignal zum Ausstieg aus dem tiefen Schlummerzustand (Deep Slumber Negate) sendet. Die geräteseitige SATA-Schnittstelle kann auch ein anderes Signal COMWQKE senden. Eine SATA-Schnittstelle, die das Anforderungssignal zum Ausstieg aus dem tiefen Schlummerzustand empfängt, kann ein OOB-Signal zum Betrieb in einem aktiven Modus übertragen. Zum Beispiel sendet in 4 die hostseitige SATA-Schnittstelle das OOB-Signal (ein COMWAKE-Signal und ein ALIGN-Signal) zum Betrieb in einem aktiven Modus. Hierbei wird das OOB-Signal mit Bezug zu den 5 und 6 beschrieben. Durch diese Vorgehensweise können die hostseitige und die geräteseitige SATA-Schnittstelle im aktiven Modus betrieben werden.
  • 5 zeigt ein Schaubild, in dem ein OOB-Signal zum Schalten in einen aktiven Modus übertragen wird.
  • Eine SATA-Schnittstelle kann eine OOB-Signalausgabe vornehmen, um eine Kommunikationsverbindung zwischen SATA-Schnittstellen auszubilden. Die OOB-Signalausgabe kann beispielsweise in einer Anschaltoperation oder einem Anschaltvorgang (z. B. einer Hochfahrsequenzoperation) und einer Rückkehroperation aus einem Energiesparmodus durchgeführt werden. Die OOB-Signalausgabe kann statt einem Signal mit einer Übertragungsgeschwindigkeit von 1,5 Gbps, 3,0 Gbps oder 6,0 Gbps ein Signal verwenden, das in ein Squelchintervall und ein Burstsignalintervall unterteilt ist. 5 zeigt ein solches OOB-Muster, bei dem ein Burstintervall T1 und ein Squelchintervall T2 der Reihe nach wiederholt werden. Hierbei kann ein Differenzialsignal im Burstintervall T1 eine hohe Amplitude aufweisen, während es im Squelchintervall T2 eine niedrige Amplitude (d. h. fast nahe an „0“) aufweisen kann.
  • 6 stellt eine Tabelle dar, die Zeitstandards von Burst- und Squelchintervallen in 5 zeigt. Ein OOB-Muster kann drei Muster aufweisen: COMWAKE, COMINIT und COMRESET.
  • Im Fall, dass eine hostseitige oder eine geräteseitige SATA-Schnittstelle ein Aufwecken einer geräteseitigen oder hostseitigen SATA-Schnittstelle anfordert, kann sie ein COMWAKE-Muster senden. Wenn eine hostseitige oder eine geräteseitige SATA-Schnittstelle ein Hardwarereset anfordert, kann sie ein COMRESET-Muster senden. Wenn eine geräteseitige SATA-Schnittstelle eine Kommunikationsinitiation einer hostseitigen SATA-Schnittstelle anfordert, kann sie ein COMINIT-Muster senden. Die COMINIT- und COMRESET-Muster können elektrisch ähnliche Signale sein.
  • Mit Bezug zu 6 kann im Fall des COMWAKE-Musters ein Burstintervall T1 und ein Squelchintervall T2 auf eine Zeit von 106,7 ns gesetzt sein. Im Falle der COMINIT- und COMRESET-Muster kann das Burstintervall T1 auf eine Zeit von 106,7 ns gesetzt sein und das Squelchintervall T2 kann auf eine Zeit von 320 ns gesetzt sein. Diese Zeiten können entsprechend der Vorgaben der SATA-Spezifikation bestimmt werden.
  • 7 zeigt ein Schaubild, das eine Verbindung zwischen einem Host und einem Gerät, die jeweils eine SATA-Schnittstelle aufweisen, darstellt.
  • Ein Host 210 mit einer SATA-Schnittstelle 211 kann ein elektronisches Gerät sein, wie ein Computersystem (z. B. ein Desktop-Computer, ein Laptop-Computer, ein Server oder dergleichen), ein tragbares elektronisches Gerät (z. B. eine Digitalkamera, die digitaler Camcorder, ein Mobiltelefon oder dergleichen), ein Fernsehgerät oder ein Navigationssystem. Ein Gerät 220 mit einer SATA-Schnittstelle 221 kann eine Datenspeichereinrichtung sein, wie ein Festplattenlaufwerk, ein Festkörperlaufwerk (Solid State Drive, SSD), ein optisches Laufwerk oder dergleichen. Die SATA-Schnittstellen 211 und 221 können gleich wie die in 1 gezeigte SATA-Schnittstelle ausgebildet sein.
  • Die hostseitige SATA-Schnittstelle 211 und die geräteseitige SATA-Schnittstelle 221 können durch ein SATA-Kabel miteinander verbunden sein, das aus zwei Paar unidirektionaler Datenleitungen zum Übertragen eines Differenzialsignals gebildet ist (aus positiv und negativ gebildet). Außerdem können die hostseitige SATA-Schnittstelle 211 und die geräteseitige SATA-Schnittstelle 221 durch ein Energieversorgungskabel miteinander verbunden sein, das aus Energieleitungen zum Zuführen einer Mehrzahl von Leistungen und einer Signalleitung zum Übertragen eines Steuersignals gebildet ist. Das Energiekabel wird mit Bezug zu 8 ausführlicher beschrieben.
  • 8 zeigt ein Schaubild einer Konfiguration eines Energiekabels einer SATA-Schnittstelle gemäß mindestens einer beispielhaften Ausführungsform des erfinderischen Konzepts. Mit Bezug zu 8 kann ein Energiekabel einer SATA-Schnittstelle aus Energieleitungen zum Zuführen von Energie und einer Signalleitung zum Übertragen eines Steuersignals gebildet sein.
  • Die Energieleitungen können durch die Symbole P1 bis P10 bzw. P12 bis P15 dargestellt sein. Die Energieleitungen P1 bis P10 und P12 bis P15 können so zugeordnet sein, dass sie eine 3,3 V Gleichspannung, eine 5 V Gleichspannung, eine 12 V Gleichspannung und eine Massespannung zuführen. Die Signalleitung zum Übertragen eines Steuersignals kann durch ein Symbol P11 dargestellt sein. Die Signalleitung P11 kann beliebig ein Geräteaktivitätssignal, ein Staggered Spin-up(SSU)-Signal oder ein Tiefschlummersignal übertragen.
  • Von den über die Signalleitung P11 übertragenen Signalen können das Geräteaktivitätssignal und das SSU-Signal Signale darstellen, die laufend durch die SATA-Spezifikation definiert werden. Ein Tiefschlummersignal kann als über die Signalleitung P11 übertragenes Signal neu hinzugefügt werden.
  • Das Geräteaktivitätssignal kann aktiviert werden, wenn Daten von der hostseitigen SATA-Schnittstelle zur geräteseitigen SATA-Schnittstelle gesendet werden. Das SSU-Signal kann ein Steuersignal zum schrittweisen Hochfahren von Geräten darstellen, wenn eine Mehrzahl von geräteseitigen SATA-Schnittstellen mit der hostseitigen SATA-Schnittstelle verbunden sind und ein Gerät ein Festplattenlaufwerk ist. Damit kann das SSU-Signal beim Einschalten aktiviert werden. Das Tiefschlummersignal kann aktiviert werden, wenn ein Eintritt in einen tiefen Schlummerzustand angefordert wird, während die hostseitigen und geräteseitigen SATA-Schnittstellen in einem Energiesparmodus betrieben werden.
  • Da die Aktivierungszeitpunkte für das Geräteaktivitätssignal, das SSU-Signal und das Tiefschlummersignal sich voneinander unterscheiden, ist es dementsprechend möglich, sie über eine einzige Signalleitung P11 zu übertragen.
  • 9 zeigt ein Schaubild, das ein Verfahren zum Empfangen eines tiefen Schlummersignals gemäß dem Beispiel von 8 beschreibt.
  • Wie oben beschrieben kann ein über eine Signalleitung P11 übertragenes Tiefschlummersignal aktiviert werden, während die hostseitigen und geräteseitigen SATA-Schnittstellen in einem Energiesparmodus betrieben werden. Da während des Energiesparmodus keine Daten übertragen werden, ist kein Geräteaktivitätssignal aktiviert. Dementsprechend kann eine physikalische Schicht einer geräteseitigen SATA-Schnittstelle ein Logikgatter 225 aufweisen, das das Geräteaktivitätssignal während des Energiesparmodus inaktiviert.
  • Das Logikgatter 225 kann ein Energiesparmodussignal, das einen Betrieb im Energiesparmodus anzeigt, und ein über eine Signalleitung P11 übertragenes Signal empfangen. Während des Energiesparmodus kann das Logikgatter 225 das über die Signalleitung P11 bereitgestellte Signal in einen Eingang für ein Tiefschlummersignal übertragen. Wenn ein vorliegender Modus nicht der Energiesparmodus ist, kann das Logikgatter 225 das über die Signalleitung P11 bereitgestellte Signal in einen Eingang für ein Geräteaktivitätssignal übertragen. Das heißt, das Logikgatter 225 kann eine Schaltlogik darstellen. Alternativ kann das Logikgatter 225 eine Logikschaltung darstellen, die dazu ausgebildet ist, so wie oben beschrieben zu funktionieren.
  • 10 zeigt ein Schaubild, das eine Signalleitung zum Senden und Empfangen eines tiefen Schlummersignals gemäß mindestens einer beispielhaften Ausführungsform des erfinderischen Konzepts beschreibt.
  • Mit Bezug zu 10 umfasst ein Host 310 eine SATA-Schnittstelle 311 und ein Gerät 320 umfasst eine SATA-Schnittstelle 321 . Die hostseitige SATA-Schnittstelle 311 und die geräteseitige SATA-Schnittstelle 321 können durch ein SATA-Kabel miteinander verbunden sein, das aus zwei Paar unidirektionaler Datenleitungen zum Übertragen eines Differenzialsignals gebildet ist (aus positiv und negativ gebildet). Die hostseitige und die geräteseitige SATA-Schnittstelle 311 und 321 können durch ein Energiekabel miteinander verbunden sein, das aus Energieleitungen zum Zuführen von Energie und einer Signalleitung gebildet ist. Die SATA-Schnittstellen 311 und 321 können gleich wie die in 1 gezeigte SATA-Schnittstelle ausgebildet sein.
  • Wie in 8 beschrieben wird ein tiefes Schlummersignal zum Anfordern eines Eintritts in einen tiefen Schlummerzustand über eine Signalleitung übertragen, die in einem Energiekabel vorgesehen ist. Gemäß 10 kann das tiefe Schlummersignal über eine bidirektionale Signalleitung übertragen werden, die zum Übertragen des tiefen Schlummersignals separat zugewiesen ist.
  • 11 zeigt ein Schaubild, das ein Verfahren zum Übertragen eines Differenzialsignals einer SATA-Schnittstelle beschreibt.
  • In einer SATA-Schnittstelle können Daten nach einem Low Voltage Differential Signaling(LVDS)-Verfahren übertragen werden. Beim LVDS-Verfahren kann ein Datenwert durch eine Differenz zwischen zwei Signalen ausgedrückt werden (z. B. Signale Rx+ und Rx- oder Signale Tx+ und Tx-), die über Datenleitungen übertragen werden. Das das LVDS-Verfahren ein Signal mit einer niedrigen Amplitude verwendet, kann eine hohe Schaltgeschwindigkeit eines Datenwerts erreicht werden und der Energieverbrauch kann reduziert werden.
  • Wie in 11 dargestellt können im Fall des LVDS-Verfahrens zwei Signale einen neutralen Logikzustand (z. B. einen Floatingzustand) in einem Intervall, in dem keine Daten übertragen werden, beibehalten. Das heißt, wenn keine Daten übertragen werden, können zwei Signale einen Gleichtaktspannungspegel aufweisen.
  • 12 zeigt ein Schaubild, das ein Verfahren zum Senden und Empfangen eines tiefen Schlummersignals gemäß mindestens einer beispielhaften Ausführungsform des erfinderischen Konzepts beschreibt.
  • Wie oben beschrieben können beim LVDS-Verfahren zwei Signale einen Gleichtaktspannungspegel aufweisen, wenn keine Daten übertragen werden. Dies bedeutet, dass zwei Signale einen Gleichtaktspannungspegel aufweisen, wenn eine SATA-Schnittstelle in einem Energiesparmodus betrieben wird.
  • Ein tiefes Schlummersignal kann während eines Energiesparmodus der SATA-Schnittstelle über eine Datenleitung gesendet werden. Das tiefe Schlummersignal kann beispielsweise ein Signal mit dem gleichen Spannungspegel, aber kein Differenzialsignal sein. Das heißt, das tiefe Schlummersignal kann einen höheren (oder niedrigeren) Spannungspegel aufweisen als ein Gleichtaktspannungspegel.
  • 13 zeigt ein Blockdiagramm, das eine Schaltung zum Empfangen eines tiefen Schlummersignals gemäß der beispielhaften Ausführungsformen der 11 und 12 darstellt. Mit Bezug zu 13 kann eine analoge Datenstation (AFE) 400 einer SATA-Schnittstelle gemäß der beispielhaften Ausführungsform der 11 und 12 einen Empfänger 420, eine Squelch-Schaltung 430 und einen Detektor 480 für das tiefe Schlummersignal umfassen. Die analoge Datenstation 400 der SATA-Schnittstelle kann weiter einen Sender, einen OOB-Signaldetektor, eine PLL-Schaltung und einen Spannungsregler umfassen, wie es in 1 beschrieben ist.
  • Wie in 12 beschrieben, wenn ein tiefes Schlummersignal über eine Datenleitung übertragen wird, während eine SATA-Schnittstelle in einem Energiesparmodus arbeitet, kann eine Detektorschaltung verwendet werden, um das tiefe Schlummersignal zu detektieren. Die analoge Datenstation 400 der SATA-Schnittstelle kann einen Detektor 480 für das tiefe Schlummersignal beinhalten, der dazu ausgebildet ist, ein über die Datenleitungen Rx+ und Rx- übertragenes tiefes Schlummersignal zu detektieren.
  • Der Detektor 480 für das tiefe Schlummersignal kann aktiviert werden, wenn eine SATA-Schnittstelle in einem Energiesparmodus arbeitet. Der Detektor 480 für das tiefe Schlummersignal kann ein Steuersignal zu einem Eingang für tiefe Schlummersignale übertragen, wenn über Datenleitungen Rx+ und Rx- übertragene Signale den gleichen Spannungspegel höher (oder niedriger) als ein Gleichtaktspannungspegel aufweisen.
  • 14 zeigt ein Blockdiagramm, das ein Benutzergerät mit einer SATA-Schnittstelle gemäß mindestens einer beispielhaften Ausführungsform des erfinderischen Konzepts darstellt.
  • Mit Bezug zu 14 kann ein Speichersystem 2000 eine Speichersteuereinheit 2200 und mindestens ein nichtflüchtiges Speicherelement NVM 2900 umfassen.
  • Die Speichersteuereinheit 2200 kann mit dem Host 2100 und dem nichtflüchtigen Speicherelement 2900 verbunden sein. Die Speichersteuereinheit 2200 kann auf eine Anforderung des Host 2100 zum Zugriff auf das nichtflüchtige Speicherelement 2900 ansprechen. Zum Beispiel kann die Speichersteuereinheit 2200 dazu ausgebildet sein, Lese-, Schreib- und Löschoperationen des nichtflüchtigen Speicherelements 2900 zu steuern. Die Speichersteuereinheit 2200 kann dazu ausgebildet sein, eine Schnittstelle zwischen dem nichtflüchtigen Speicherelement 2900 und dem Host 2100 bereitzustellen. Die Speichersteuereinheit 2200 kann dazu ausgebildet sein, Firmware zum Steuern des nichtflüchtigen Speicherelements 2900 zu treiben.
  • Die Speichersteuereinheit 2200 kann Einbauelemente beinhalten, wie einen Direktzugriffsspeicher (Random Access Memory) RAM 2600, eine Zentraleinheit CPU 2400, eine Hostschnittstelle 2300, einen Fehlerkorrektur(ECC)-Block 2700 (von Error-Correcting Code) und eine Speicherschnittstelle 2500 . Der RAM 2600 kann als Arbeitsspeicher der CPU 2400 verwendet werden. Die CPU 2400 kann eine Gesamtoperation der Speichersteuereinheit 2200 steuern.
  • Die Hostschnittstelle 2300 kann eine SATA-Schnittstelle nach mindestens einer beispielhaften Ausführungsform des erfinderischen Konzepts sein. Der Host 2100 und die Speichersteuereinheit 2200 können über die SATA-Schnittstelle 2300 verbunden sein. Die SATA-Schnittstelle 2300 kann dazu ausgebildet sein, dass eine Energie nur einem Teilschaltblock (z. B. einer Schaltung zum Detektieren eines Aufwecksignals) von Schaltblöcken zugeführt wird, die eine Squelch-Schaltung bilden, wenn ein tiefer Schlummerzustand eingetreten ist. Dementsprechend ist es möglich, einen Energieverbrauch durch die SATA-Schnittstelle 2300 im tiefen Schlummerzustand zu reduzieren.
  • Der ECC-Block 2700 kann dazu ausgebildet sein, dass er einen Fehler bei Daten detektiert, die aus dem nichtflüchtigen Speicherelement 2900 ausgelesen sind, und den detektierten Fehler korrigiert. Der ECC-Block 2700 kann als Einbauelement der Speichersteuereinheit 2200 vorgesehen sein. In einer anderen beispielhaften Ausführungsform kann der ECC-Block 2700 als Einbauelement des nichtflüchtigen Speicherelements 2900 vorgesehen sein. Die Speicherschnittstelle 2500 kann eine Schnittstelle zwischen dem nichtflüchtigen Speicherelement 2900 und der Speichersteuereinheit 2200 ausbilden.
  • Es versteht sich, dass die Speichersteuereinheit 2200 nicht auf diese Offenbarung beschränkt ist. Zum Beispiel kann die Speichersteuereinheit 2200 weiter einen Festwertspeicher (Read Only Memory) ROM beinhalten, der kodierte Daten, die für eine initiale Boot-Operation benötigt werden, und Daten für eine Schnittstellenausbildung mit dem Host 2100 speichert.
  • Die Speichersteuereinheit 2200 und das nichtflüchtige Speicherelement 2900 können in einem einzigen Halbleiterbauelement integriert sein, so dass eine Speicherkarte ausgebildet wird, wie eine PCMCIA-Karte (Personal Computer Memory Card International Association), eine Compact Flash(CF)-Karte, eine Smartmedia(SM)-Karte, ein Speicherstick, eine Multimedia-Karte (Multi Media Card), wie MMC, RS-MMC, MMC-micro, eine sichere digitale Speicherkarte (SD-Card), wie SD, Mini-SD, Micro-SD, SDHC, Universal Flash Storage (UFS) und so weiter.
  • Mindestens in einigen beispielhaften Ausführungsformen können die Speichersteuereinheit 2200 und das nichtflüchtige Speicherelement 2900 bei einem Festkörperlaufwerk (SSD), einem Computer, einem tragbaren Computer, einem Ultra-Mobile PC (UMPC), einer Arbeitsstation, einem Net-Book, einem persönlichen digitalen Assistenten PDA, einem Webtablet, einem drahtlosen Telefon, einem Mobiltelefon, einem Smartphone, einem E-Buch, einem tragbaren Multimedia Abspielgerät (PMP), einer Digitalkamera, einem digitalen Audiorecorder/-player, einem digitalen Bild-/Videorecorder/-player, einem tragbaren Spielegerät, einem Navigationssystem, einer Blackbox, einem 3-dimensionalen Fernsehgerät, einem Gerät zum Senden und Empfangen von Informationen unter drahtlosen Bedingungen, einem von verschiedenen elektronischen Geräten aus einem Hausnetzwerk, einem von verschiedenen elektronischen Geräten aus einem Computernetzwerk, einem von verschiedenen elektronischen Geräten aus einem Telematiknetzwerk, einer Radiofrequenzidentifikation (RFID), einem eingebetteten System oder einem von verschiedenen elektronischen Geräten aus einem Computersystem angewendet werden.
  • Mindestens in einigen beispielhaften Ausführungsformen können das nichtflüchtige Speicherelement 2900 oder die Speichersteuereinheit 2200 verpackt sein unter Verwendung von Packungen wie PoP (Package an Package), Ball Grid Arrays (BGAs), Chip Scale Packages (CSPs), Plastic Leaded Chip Carrier (PLCC), Plastic Dual In-Line Package (PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board (COB), Ceramic Dual In-Line Package (CERDIP), Plastic Metric Quad Flat Pack (MQFP), Thin Quad Flatpack (TQFP), Small Outline (SOIC), Shrink Small Outline Package (SSOP), Thin Small Outline (TSOP), Thin Quad Flatpack (TQFP), System In Package (SIP), Multi Chip Package (MCP), Wafer-Level Fabricated Package (WFP), Wafer-Level Processed Stack Package (WSP) und dergleichen.

Claims (19)

  1. Serial Advanced Technology Attachment(SATA)-Schnittstelle, aufweisend: einen Sender, der ausgebildet ist zum Senden eines ersten Signals an eine externe SATA-Schnittstelle; und einen Empfänger zum Empfangen eines zweiten Signals von der externen SATA-Schnittstelle, wobei die SATA-Schnittstelle und die externe SATA-Schnittstelle ausgebildet sind für: ein erstes Anfordern, in einen aus einer Mehrzahl an Energiesparzuständen einzutreten, die durch ein SATA-Protokoll definiert sind, wobei die Mehrzahl an Energiesparzuständen einen ersten Energiesparzustand und einen zweiten Energiesparzustand enthält; und ein zweites Anfordern, in einen tiefen Energiesparzustand (Deep Power Saving State) einzutreten, wenn eine von der SATA-Schnittstelle und der externen SATA-Schnittstelle in dem zuerst angeforderten Energiesparzustand arbeitet, wobei der erste, der zweite und der tiefe Energiesparzustand unterschiedlich sind, wobei das erste Anfordern, in den einen aus einer Mehrzahl an Energiesparzuständen einzutreten, und das zweite Anfordern, in den tiefen Energiesparzustand einzutreten, durch eine von der SATA-Schnittstelle und der externen SATA-Schnittstelle durchgeführt wird.
  2. SATA-Schnittstelle nach Anspruch 1, wobei der erste Energiesparzustand eine Aufweckzeit aufweist, die kürzer ist als eine Aufweckzeit des zweiten Energiesparzustands.
  3. SATA-Schnittstelle nach Anspruch 2, wobei der erste Energiesparzustand ein Teilzustand (Partial State) ist.
  4. SATA-Schnittstelle nach Anspruch 2, wobei der zweite Energiesparzustand ein Schlummerzustand (Slumber State) ist.
  5. SATA-Schnittstelle nach Anspruch 2, wobei der zweite Energiesparzustand eine Aufweckzeit aufweist, die kürzer ist als eine Aufweckzeit des tiefen Energiesparzustands.
  6. SATA-Schnittstelle nach Anspruch 1, wobei eine Leistungsaufnahme von zumindest einer der SATA-Schnittstelle und der externen SATA-Schnittstelle in dem tiefen Energiesparzustand kleiner ist als eine Leistungsaufnahme in jedem von dem ersten und dem zweiten Energiesparzustand.
  7. SATA-Schnittstelle nach Anspruch 1, wobei das zweite Anfordern, in den tiefen Energiesparzustand einzutreten, durch diejenige SATA-Schnittstelle ausgeführt wird, die anfordert, in einen der Mehrzahl an Energiesparzuständen einzutreten.
  8. SATA-Schnittstelle nach Anspruch 7, wobei die SATA-Schnittstelle und die externe SATA-Schnittstelle ferner ausgebildet sind für ein drittes Anfordern, in einen Fertigzustand (Ready State) einzutreten, während eine von der SATA-Schnittstelle und der externen SATA-Schnittstelle in dem ersten angeforderten Energiesparzustand oder in dem zweiten angeforderten tiefen Energiesparzustand arbeitet.
  9. SATA-Schnittstelle nach Anspruch 8, wobei das dritte Anfordern, in den Fertigzustand einzutreten, von einem von der SATA-Schnittstelle und der externen SATA-Schnittstelle ausgeführt wird.
  10. Serial Advanced Technology Attachment(SATA)-Schnittstelle, die dazu ausgebildet ist, ein tiefes Schlummersignal (Deep Slumber Signal) zu empfangen, wobei die SATA-Schnittstelle aufweist: einen Außerband(OOB)-Signaldetektor, der dazu ausgebildet ist, einen Typ eines OOB-Signals zu bestimmen, und eine Squelch-Schaltung, die dazu ausgebildet ist, ein Aufwecksignal zu detektieren und zu detektieren, ob empfangene Signale das OOB-Signal sind, gemäß einer Differenzspannung zwischen den empfangenen Signalen, wobei beim Eintritt in einen tiefen Schlummerzustand basierend auf dem tiefen Schlummersignal Energie nur für die Squelch-Schaltung bereit gestellt wird, wobei eine Leistungsaufnahme der SATA-Schnittstelle während des tiefen Schlummerzustands kleiner ist als eine Leistungsaufnahme der SATA-Schnittstelle während mindestens eines weiteren Energiesparzustands.
  11. SATA-Schnittstelle nach Anspruch 10, ferner aufweisend: einen Sender; einen Empfänger; eine Phasenregelkreisschaltung; und einen Spannungsregler, wobei beim Eintritt in den tiefen Schlummerzustand der Sender, der Empfänger, die Phasenregelkreisschaltung und der Spannungsregler keine Energie empfangen.
  12. SATA-Schnittstelle nach Anspruch 10, wobei das tiefe Schlummersignal über eine Steuersignalleitung in einem Leistungskabel empfangen wird.
  13. SATA-Schnittstelle nach Anspruch 10, wobei das tiefe Schlummersignal über eine tiefe Schlummersignalleitung empfangen wird, die physikalisch von einem SATA-Kabel und einem Leistungskabel getrennt ist.
  14. SATA-Schnittstelle nach Anspruch 10, wobei das tiefe Schlummersignal über eine Datenleitung eines SATA-Kabels empfangen wird, wobei die SATA-Schnittstelle weiter einen Detektor für ein tiefes Schlummersignal umfasst, der dazu ausgebildet ist, das tiefe Schlummersignal zu detektieren, das über die Datenleitung empfangen wird, wobei der Detektor für das tiefe Schlummersignal dazu ausgebildet ist, zwei Eingangssignale zu detektieren, die über die Datenleitung empfangen werden, wobei die beiden Eingangssignale das tiefe Schlummersignal darstellen, wenn Spannungspegel der beiden Eingangssignale voneinander unterschiedlich sind und die Spannungspegel der beiden Eingangssignale sich von dem eines Gleichtaktsignals unterscheiden.
  15. SATA-Schnittstelle nach Anspruch 11, wobei die Leistungsaufnahme der SATA-Schnittstelle während dem tiefen Schlummerzustand kleiner ist als die Leistungsaufnahme von mindestens zwei weiteren Energiesparzuständen, die sich von dem tiefen Schlummerzustand unterscheiden, wobei die SATA-Schnittstelle dazu ausgebildet ist, um eine Energiesparanforderung vor dem Empfangen des tiefen Schlummersignals zu empfangen, wobei die Energiesparanforderung einen der mindestens zwei weiteren Energiesparzustände identifiziert.
  16. Serial Advanced Technology Attachment(SATA)-Schnittstelle, die dazu ausgebildet ist, in einem ersten Leistungsmodus zu arbeiten, wobei der erste Leistungsmodus ein Modus ist, in dem eine einzelne Schaltung der SATA-Schnittstelle Energie empfängt, wobei die SATA-Schnittstelle aufweist: eine Squelch-Schaltung, die dazu ausgebildet ist, in dem ersten Leistungsmodus Energie zu empfangen; einen Empfänger, der dazu ausgebildet ist, eine erste und eine zweite Spannung zu empfangen; und einen Schlummerdetektor, der dazu ausgebildet ist, einen Leistungsmodus der SATA-Schnittstelle basierend auf der ersten und der zweiten Spannung zu bestimmen, wobei der Schlummerdetektor dazu ausgebildet ist, den ersten Leistungsmodus zu bestimmen, wenn die erste und die zweite Spannung identisch sind.
  17. SATA-Schnittstelle nach Anspruch 16, wobei die erste und die zweite Spannung größer als eine Gleichtaktspannung sind.
  18. SATA-Schnittstelle nach Anspruch 16, wobei die erste und die zweite Spannung kleiner als eine Gleichtaktspannung sind.
  19. SATA-Schnittstelle nach Anspruch 16, ferner aufweisend: einen Sender; eine Phasenregelkreisschaltung; und einen Spannungsregler, wobei der Sender, der Empfänger, die Phasenregelkreisschaltung und der Spannungsregler in dem ersten Leistungsmodus keine Energie empfangen.
DE202011111114.1U 2011-01-26 2011-12-23 SATA-Schnittstelle Expired - Lifetime DE202011111114U1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110007848A KR101747797B1 (ko) 2011-01-26 2011-01-26 사타 인터페이스 및 그것의 전원 관리 방법
KR10-2011-0007848 2011-01-26

Publications (1)

Publication Number Publication Date
DE202011111114U1 true DE202011111114U1 (de) 2020-01-22

Family

ID=46510904

Family Applications (6)

Application Number Title Priority Date Filing Date
DE202011111114.1U Expired - Lifetime DE202011111114U1 (de) 2011-01-26 2011-12-23 SATA-Schnittstelle
DE102011123107.6A Active DE102011123107B3 (de) 2011-01-26 2011-12-23 SATA-Schnittstelle, Speichervorrichtung und Verfahren zum Verwalten einer Leistungsaufnahme einer SATA-Schnittstelle
DE102011123109.2A Active DE102011123109B3 (de) 2011-01-26 2011-12-23 Verfahren zum Verwalten einer Leistungsaufnahme zwischen einer SATA-Schnittstelle eines Hosts und einer SATA–Schnittstelle eines Geräts und SATA–Schnittstelle
DE202011111116.8U Expired - Lifetime DE202011111116U1 (de) 2011-01-26 2011-12-23 Schnittstellenschaltung und Speichervorrichtung
DE202011111117.6U Expired - Lifetime DE202011111117U1 (de) 2011-01-26 2011-12-23 SATA-Schnittstelle und Speichervorrichtung
DE102011089875.1A Active DE102011089875B4 (de) 2011-01-26 2011-12-23 SATA-Schnittstelle

Family Applications After (5)

Application Number Title Priority Date Filing Date
DE102011123107.6A Active DE102011123107B3 (de) 2011-01-26 2011-12-23 SATA-Schnittstelle, Speichervorrichtung und Verfahren zum Verwalten einer Leistungsaufnahme einer SATA-Schnittstelle
DE102011123109.2A Active DE102011123109B3 (de) 2011-01-26 2011-12-23 Verfahren zum Verwalten einer Leistungsaufnahme zwischen einer SATA-Schnittstelle eines Hosts und einer SATA–Schnittstelle eines Geräts und SATA–Schnittstelle
DE202011111116.8U Expired - Lifetime DE202011111116U1 (de) 2011-01-26 2011-12-23 Schnittstellenschaltung und Speichervorrichtung
DE202011111117.6U Expired - Lifetime DE202011111117U1 (de) 2011-01-26 2011-12-23 SATA-Schnittstelle und Speichervorrichtung
DE102011089875.1A Active DE102011089875B4 (de) 2011-01-26 2011-12-23 SATA-Schnittstelle

Country Status (5)

Country Link
US (3) US8819462B2 (de)
JP (1) JP2012155711A (de)
KR (1) KR101747797B1 (de)
CN (4) CN102622077A (de)
DE (6) DE202011111114U1 (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4799670B2 (ja) * 2010-03-12 2011-10-26 株式会社東芝 通信装置及び通信方法
JP5792384B2 (ja) * 2011-07-01 2015-10-14 クゥアルコム・インコーポレイテッドQualcomm Incorporated シリアル通信システムにおけるスタンバイ電力低減のためのシステムおよび方法
US9331654B2 (en) 2012-03-26 2016-05-03 Marvell World Trade Ltd. Dual squelch detectors and methods for low power states
US9116694B2 (en) * 2012-09-26 2015-08-25 Intel Corporation Efficient low power exit sequence for peripheral devices
TWI521354B (zh) * 2012-10-08 2016-02-11 群聯電子股份有限公司 連接器的控制方法、連接器與記憶體儲存裝置
TWI483103B (zh) * 2013-05-28 2015-05-01 Acer Inc 電源管理方法
US9507372B2 (en) 2013-06-21 2016-11-29 Sandisk Technologies Llc Out-of-band signal detection by host interfaces of storage modules
US9417810B1 (en) 2013-07-29 2016-08-16 Western Digital Technologies, Inc. Power management for a data storage system
KR102108374B1 (ko) * 2013-10-25 2020-05-08 삼성전자주식회사 스토리지 시스템 및 그것의 비신호 분석 방법
JP6190701B2 (ja) * 2013-11-25 2017-08-30 株式会社メガチップス データ受信装置およびフェイルセーフ回路
TWI512456B (zh) * 2013-12-09 2015-12-11 Silicon Motion Inc 睡眠模式量測方法
KR102108831B1 (ko) * 2014-01-22 2020-05-28 삼성전자주식회사 저전력을 위해 피지컬 레이어의 웨이크업 신호를 라우트할 수 있는 장치, 이의 동작 방법, 및 상기 장치를 포함하는 데이터 처리 시스템
US9524015B2 (en) 2014-02-19 2016-12-20 Western Digital Technologies, Inc. Device optimized power management
US9619156B2 (en) 2014-07-31 2017-04-11 Samsung Electronics Co., Ltd. Storage device, memory card, and communicating method of storage device
KR20160105101A (ko) * 2015-02-27 2016-09-06 에스케이하이닉스 주식회사 가변 전압을 이용하는 스택 패키지 및 반도체 집적 회로 장치
TWI526818B (zh) * 2015-03-19 2016-03-21 群聯電子股份有限公司 休眠模式啓動方法、記憶體控制電路單元及儲存裝置
US10283209B2 (en) * 2015-09-08 2019-05-07 Storart Technology (Shenzhen) Co. Ltd Method for detecting problem cells of SATA SSD and SATA SSD having self-detecting function looking for problem cells
US20170192446A1 (en) * 2016-01-06 2017-07-06 Nxp B.V. Serial bus apparatus with controller circuit and related uses
JP2017162134A (ja) * 2016-03-09 2017-09-14 コニカミノルタ株式会社 処理装置、ホスト装置、usbデバイスの節電方法およびコンピュータプログラム
US10564700B2 (en) * 2016-07-22 2020-02-18 Canon Kabushiki Kaisha Image forming apparatus and power control method for image forming apparatus
US10431268B2 (en) 2016-09-13 2019-10-01 Samsung Electronics Co., Ltd. Semiconductor device and memory controller receiving differential signal
KR102211122B1 (ko) 2018-12-20 2021-02-02 삼성전자주식회사 스토리지 장치 및 스토리지 시스템
CN109766295B (zh) * 2018-12-30 2023-03-14 中孚信息股份有限公司 一种高速数据单向传输方法及装置
CN110377143A (zh) * 2019-07-17 2019-10-25 浙江大华技术股份有限公司 起转命令的发送方法及装置、存储介质、电子装置
KR20210090774A (ko) 2020-01-10 2021-07-21 삼성전자주식회사 호스트 장치로부터의 레퍼런스 클럭에 기반하여 전력 상태를 변경하도록 구성되는 스토리지 장치 및 그 동작 방법
US20230009970A1 (en) * 2021-07-09 2023-01-12 Ati Technologies Ulc In-band communication interface power management fencing

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805401A (en) 1995-08-30 1998-09-08 Cherry Semiconductor Corporation Undervoltage lockout circuit with sleep pin
US5675614A (en) * 1995-09-01 1997-10-07 Motorola, Inc. Digital squelch circuit
US6021500A (en) 1997-05-07 2000-02-01 Intel Corporation Processor with sleep and deep sleep modes
US7393247B1 (en) 2005-03-08 2008-07-01 Super Talent Electronics, Inc. Architectures for external SATA-based flash memory devices
TW548541B (en) 2002-01-16 2003-08-21 Darfon Electronics Corp Peripheral device of portable electronic apparatus having power control function
US20030148801A1 (en) 2002-02-01 2003-08-07 Klaus-Peter Deyring Signalling protocol for signalling start of reset processing in serial ATA bus protocol
US7254732B2 (en) * 2003-06-25 2007-08-07 Lsi Corporation Method and apparatus of automatic power management control for serial ATA device directly attached to SAS/SATA host controller
US7028199B2 (en) * 2003-06-25 2006-04-11 Lsi Logic Corporation Method and apparatus of automatic power management control for Serial ATA interface
JP4371739B2 (ja) 2003-09-02 2009-11-25 株式会社東芝 シリアルataインタフェースを持つ電子機器及びシリアルataバスのパワーセーブ方法
JP2005190202A (ja) 2003-12-25 2005-07-14 Toshiba Corp シリアルataインタフェースを持つ電子機器及びシリアルataバスのパワーセーブ方法
JP4387815B2 (ja) * 2004-01-30 2009-12-24 富士通株式会社 シリアルタイプのインターフェイス回路、そのパワーセーブ方法及びシリアルインターフェイスを持つデバイス
JP2006099665A (ja) 2004-09-30 2006-04-13 Hitachi Global Storage Technologies Netherlands Bv データ記憶装置及びそのシリアル・インターフェース部のパワー・セーブ・モードの制御方法
JP4295204B2 (ja) 2004-12-16 2009-07-15 インターナショナル・ビジネス・マシーンズ・コーポレーション 磁気ディスク装置の電力制御方法、プログラム、電力制御装置、および電子情報機器
US20060265617A1 (en) * 2005-05-18 2006-11-23 Priborsky Anthony L Power management in a system having multiple power modes
KR100827150B1 (ko) * 2006-07-10 2008-05-02 삼성전자주식회사 터치패드를 구비한 휴대 단말기의 구동 장치
US8291251B2 (en) 2006-07-18 2012-10-16 Agere Systems Inc. Systems and methods for modular power management
KR100950491B1 (ko) * 2006-08-03 2010-03-31 삼성전자주식회사 네트워크 인터페이스카드, 이를 갖는 네트워크프린터 및 그 장치의 제어방법
KR100914932B1 (ko) 2007-01-30 2009-08-31 삼성전자주식회사 Sata 인터페이스에서의 파워 세이빙 모드 제어 방법
JP2009015752A (ja) 2007-07-09 2009-01-22 Fujitsu Ltd 記憶装置
US8138803B2 (en) * 2007-09-26 2012-03-20 Intel Corporation Apparatus and method for selectively enabling and disabling a squelch circuit across AHCI and SATA power states
WO2009060503A1 (ja) 2007-11-05 2009-05-14 Pioneer Corporation 情報記憶装置、情報記録再生装置、及び消費電力管理方法
JP5207720B2 (ja) 2007-12-07 2013-06-12 ルネサスエレクトロニクス株式会社 Oob検出回路およびシリアルataシステム
US20090187779A1 (en) * 2008-01-18 2009-07-23 Mediatek Inc. Automatic power management method
US8051314B2 (en) 2008-06-25 2011-11-01 Intel Corporation Serial ATA (SATA) power optimization through automatic deeper power state transition
US8504850B2 (en) * 2008-09-08 2013-08-06 Via Technologies, Inc. Method and controller for power management
JP2010152853A (ja) * 2008-12-26 2010-07-08 Toshiba Corp データ記憶装置
JP4405577B2 (ja) * 2009-01-19 2010-01-27 株式会社東芝 シリアルataインタフェースを持つ電子機器
CN101526845B (zh) 2009-04-24 2011-02-16 威盛电子股份有限公司 电源管理方法及其相关芯片组
WO2010144075A1 (en) * 2009-06-07 2010-12-16 Hewlett-Packard Development Company, L.P. Method for active power management in a serial ata interface
US8275560B2 (en) * 2009-09-10 2012-09-25 Intel Corporation Power measurement techniques of a system-on-chip (SOC)
US8443221B2 (en) 2011-03-04 2013-05-14 Sandisk Technologies Inc. Methods, systems, and computer readable media for advanced power management for serial advanced technology attachment (SATA)-based storage devices

Also Published As

Publication number Publication date
DE102011089875B4 (de) 2022-08-25
DE202011111116U1 (de) 2020-01-22
KR20120086542A (ko) 2012-08-03
US9377846B2 (en) 2016-06-28
CN113419620A (zh) 2021-09-21
DE102011123107B3 (de) 2022-10-13
US8819462B2 (en) 2014-08-26
US9389676B2 (en) 2016-07-12
CN107256076A (zh) 2017-10-17
US20140359322A1 (en) 2014-12-04
CN102622077A (zh) 2012-08-01
DE102011089875A1 (de) 2012-07-26
US20120191996A1 (en) 2012-07-26
US20150268716A1 (en) 2015-09-24
JP2012155711A (ja) 2012-08-16
KR101747797B1 (ko) 2017-06-15
CN111580638A (zh) 2020-08-25
CN113419620B (zh) 2022-07-19
DE202011111117U1 (de) 2020-01-22
DE102011123109B3 (de) 2022-10-13

Similar Documents

Publication Publication Date Title
DE202011111114U1 (de) SATA-Schnittstelle
DE112013001661B4 (de) Apparat, verfahren und system zur bereitstellung eines konsolidierten seitenband kommunikationskanal zwischen geräten
DE102019129690A1 (de) Datenratenadaptive linkgeschwindigkeit
DE112013002639B4 (de) Optimierter Verbindungstrainings- und Managementmechanismus
DE102010019487B4 (de) Speichervorrichtung, Datenverarbeitungsvorrichtung und Verfahren
DE112016000994T5 (de) Ein niedrigstrom-typ-c-empfänger mit hoher leerlaufrausch- und dc-pegel-unterdrückung
DE102022104187A1 (de) Verfahren und vorrichtung zum sparen von leistung in usb-repeatern/retimern
DE102013104198A1 (de) Multi-CPU-System und Computersystem mit demselben
DE102013006162A1 (de) Tragbare Vorrichtung und Peripherieerweiterungsdock
US20190235791A1 (en) Memory system and operating method thereof
DE102006043372B4 (de) Verfahren zur Stromsteuerung bei einem TV-Modul eines tragbaren elektronischen Gerätes
DE102021127003A1 (de) Ufs-vorrichtung, verfahren zum betreiben der ufs-vorrichtung, und system, welches die ufs-vorrichtung enthält
EP1563610A1 (de) Verfahren und gerät zur schnittstelletransceiversleistungsverwaltung
KR102108374B1 (ko) 스토리지 시스템 및 그것의 비신호 분석 방법
DE102013223008A1 (de) Informationsverarbeitungsvorrichtung, Verfahren zur Steuerung der Vorrichtung und Speichermedium
EP2761825B1 (de) Creditbasierte leistungsverwaltung
DE102021128091A1 (de) Zwischenverbindungsmodul, dasselbe enthaltendes UFS-System und Verfahren zum Betreiben des UFS-Systems
DE102021132691A1 (de) Verfahren zur entfernung von eingeführten dribble-bits und regenerierung von verlorengegangenen sync-bits aufgrund von rauschunterdrückungsverzögerungen bei verstärkung von usb-high-speed-paketen
DE102016216639A1 (de) Elektronisches System und dazugehöriges Taktleitverfahren
DE112013007650B4 (de) Autonomes Steuern eines Puffers eines Prozessors
DE212015000234U1 (de) Alternatives Leiten von drahtlosen Daten über Spannungsversorgung
CN211319206U (zh) 应用于m.2模块的电平转换电路和m.2模块
CN104050123B (zh) 信息处理的方法及电子设备
CN105786409A (zh) 一种电子设备及资源共享方法
DE102015004488B4 (de) Reduktion des Energieverbrauchs eines Netzwerks

Legal Events

Date Code Title Description
R152 Utility model maintained after payment of third maintenance fee after eight years
R152 Utility model maintained after payment of third maintenance fee after eight years
R207 Utility model specification
R071 Expiry of right