CN107256076A - 串行高级技术附件接口、存储设备及其电力管理方法 - Google Patents

串行高级技术附件接口、存储设备及其电力管理方法 Download PDF

Info

Publication number
CN107256076A
CN107256076A CN201710306716.8A CN201710306716A CN107256076A CN 107256076 A CN107256076 A CN 107256076A CN 201710306716 A CN201710306716 A CN 201710306716A CN 107256076 A CN107256076 A CN 107256076A
Authority
CN
China
Prior art keywords
sleep
signal
pattern
interface circuit
sata
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710306716.8A
Other languages
English (en)
Inventor
郑宇圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107256076A publication Critical patent/CN107256076A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3256—Power saving in optical drive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3281—Power saving in PCMCIA card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)

Abstract

至少一个示例实施例公开了一种管理主机串行高级技术附件(SATA)接口和设备SATA接口之间的电力的方法。该方法包括：第一请求进入由SATA协议定义的省电状态中的一个；以及如果主机SATA接口和设备SATA接口中的一个工作在第一请求的省电状态中，则第二请求进入深度省电状态。所述第一请求进入省电状态中的一个和第二请求进入深度省电状态由主机SATA接口和设备SATA接口中的一个执行。

Description

串行高级技术附件接口、存储设备及其电力管理方法
本申请是申请日为2011年12月30日、申请号为201110453413.1、发明名称为“串行高级技术附件接口及其电力管理方法”的发明专利申请的分案申请。
相关申请的交叉引用
本申请要求于2011年1月26日向韩国知识产权局提交的专利申请No.10-2011-0007848的优先权，其内容通过引用而被合并于此。
技术领域
至少一些示例实施例涉及串行高级技术附件(SATA)接口，更具体地涉及能够降低SATA接口的电力消耗的电力管理方法。
背景技术
在计算机系统中，主机可以通过标准化的接口与外围设备(例如，数据存储器件、打印机、扫描仪等等)连接。标准化的接口可以意指关于用于连接主机和外围设备的设备的协议、机械或电气技术要求、和命令集。
在计算机系统中，用于互连主机和外围设备的标准化的接口可以包括各种接口，诸如高级技术附件(ATA)接口、串行ATA、外部SATA(e-SATA)、小型计算机小接口(SCSI)、外设组件互连(PCI)接口、PCI特快(PCI-E)接口、IEEE 1394接口、通用串行总线(USB)接口、安全数字(SD)卡接口、多媒体卡(MMC)接口、嵌入式多媒体卡(eMMC)接口、小型闪速(CF)卡接口等等。
在标准化的接口当中，ATA和SATA接口已被广泛用在个人计算机或手持电子设备中。ATA接口可以经由ATA命令集连接主机和外围设备。此外，ATA接口可以使用其中使用多条信号线的并行传送方式。在ATA接口的并行传送方式的情况下，由于多条信号线可能出现不均匀(skew)或串扰。不均匀可以意指从发送方经由多条信号线同时传送的数据信号分散地到达接收方。串扰可以意指由于经由多条信号线传送的信号之间引起的相互感应导致发生干扰。
SATA接口可以使用串行传送方式。因此，STAT接口可以使用串行传送方式经由ATA命令集连接主机和外围设备。SATA可以使用高时钟频率以高速传送信号。
SATA接口可以支持三个电力模式：PHY就绪(PHYRDY)电力模式、部分电力模式和睡眠电力模式。在PHYRDY电力模式期间，它可以工作在激活模式。在部分和睡眠电力模式期间，它可以工作在省电模式。
发明内容
本发明构思的示例实施例的至少一个方面针对提供一种管理主机SATA接口和设备SATA接口之间的电力的方法，该方法包括：第一请求进入由SATA协议定义的省电状态中的一个；以及如果主机SATA接口和设备SATA接口中的一个工作在请求的省电状态，则第二请求进入深度省电状态。所述第一请求进入省电状态中的一个和第二请求进入深度省电状态由主机SATA接口和设备SATA接口中的一个执行。
在至少一个示例实施例中，所述第一请求进入省电状态中的一个包括：请求进入第一省电状态和第二省电状态中的一个。
在至少一个示例实施例中，第一省电状态的唤醒时间比第二省电状态的唤醒时间短。
在至少一个示例实施例中，第一状态是部分状态。
在至少一个示例实施例中，第二状态是睡眠状态。
在至少一个示例实施例中，第二省电状态的唤醒时间比深度省电状态的唤醒时间短。
在至少一个示例实施例中，由深度省电状态中的主机SATA接口和设备SATA接口中的至少一个消耗的电力小于在省电状态的每一个处消耗的电力。
在至少一个示例实施例中，所述第二请求进入深度省电状态通过请求进入省电状态中的一个的SATA接口来运行。
在至少一个示例实施例中，该方法还包括：在主机SATA接口和设备SATA接口中的一个工作在第一请求的省电状态或请求的深度省电状态的同时，第三请求进入就绪状态。
在至少一个示例实施例中，所述第三请求进入就绪状态通过主机SATA接口和设备SATA接口中的一个来运行。
本发明构思的示例实施例的至少另一个方面针对一种被配置为接收深度睡眠信号的串行高级技术附件(SATA)接口。该SATA接口包括：带外(OOB)信号检测器，被配置为确定OOB信号的类型；和静噪电路(squelch circuit)，被配置为根据接收的信号之间的差分电压检测唤醒信号以及检测接收的信号是否是OOB信号。在基于深度睡眠信号进入深度睡眠状态时，仅仅向静噪电路提供电力，SATA接口在深度睡眠状态期间的电力消耗小于至少另一个省电状态的电力消耗。
在至少一个示例实施例中，该SATA接口还包括发射器、接收器、锁相环电路和电压调节器，其中在进入深度睡眠状态时，不向发射器、接收器、锁相环电路和电压调节器提供电力。
在至少一个示例实施例中，经由电力电缆中的控制信号线接收深度睡眠信号。
在至少一个示例实施例中，经由物理上与SATA电缆和电力电缆分离的深度睡眠信号线接收深度睡眠信号。
在至少一个示例实施例中，经由SATA电缆的数据线接收深度睡眠信号，该SATA接口还包括被配置为检测通过数据线接收的深度睡眠信号的深度信号检测器，如果两个输入信号的电压电平彼此不同且如果两个输入信号的电压电平不同于共模信号的电压电平，则该深度睡眠信号检测器将经由数据线接收的两个输入信号检测为深度睡眠信号。
至少另一个示例实施例公开了被配置为工作在第一电力模式的串行高级技术附件(SATA)接口，第一电力模式是SATA接口的单个电路接收电力的模式。SATA接口包括被配置为在第一电力模式接收电力的静噪电路。
本发明构思的示例实施例的至少另一个方面针对一种管理主机串行高级技术附件(SATA)接口和设备SATA接口之间的电力的方法，主机SATA接口和设备SATA接口通过SATA电缆和电力电缆互连，SATA电缆包括数据线，电力电缆包括用于提供电力的电力线和信号线，该方法包括：通过数据线第一请求进入由SATA协议定义的省电状态中的一个；以及如果主机SATA接口和设备SATA接口中的一个工作在第一请求的省电状态中，则通过电力电缆的信号线第二请求进入深度省电状态，其中所述第一请求进入省电状态中的一个和第二请求进入深度省电状态由主机SATA接口和设备SATA接口中的一个执行。
本发明构思的示例实施例的至少另一个方面针对一种被配置为连接到串行高级技术附件(SATA)电缆和电力电缆的SATA接口，SATA电缆包括数据线，电力电缆包括用于提供电力的电力线和信号线，该SATA接口还被配置为通过信号线接收深度睡眠信号，该SATA接口包括：带外(OOB)信号检测器，被配置为确定OOB信号的类型；和静噪电路，被配置为根据通过数据线接收的信号之间的差分电压来检测唤醒信号以及检测接收的信号是否是OOB信号，其中，在基于深度睡眠信号进入深度睡眠状态时，仅仅向静噪电路提供电力，SATA接口在深度睡眠状态期间的电力消耗小于至少另一个省电状态的电力消耗。
本发明构思的示例实施例的至少另一个方面针对一种被配置为连接到串行高级技术附件(SATA)电缆和电力电缆的SATA接口，SATA电缆包括数据线，电力电缆包括用于提供电力的电力线和信号线，SATA接口被配置为响应于通过电力电缆的信号线接收到第一电力请求工作在第一电力模式，该第一电力模式是SATA接口的单个电路接收电力的模式，该SATA接口包括：静噪电路，被配置为在第一电力模式中接收电力。
本发明构思的示例实施例的至少另一个方面针对一种接口电路，包括：接收器，被配置为连接到第一差分信号线并通过第一差分信号线从外部设备接收第一睡眠信号、第二睡眠信号和唤醒请求中的至少一个；发射器，被配置为连接到第二差分信号线并响应于第一睡眠信号或第二睡眠信号通过第二差分信号线向外部设备发送睡眠响应；以及至少一个电力部分，被配置为连接到睡眠信号线并通过睡眠信号线从外部设备接收第三睡眠信号，睡眠信号线与第一差分信号线和第二差分信号线分开，其中，所述接口电路被配置为分别响应于第一睡眠信号和第二睡眠信号进入第一睡眠模式和第二睡眠模式，并且响应于第三睡眠信号进入第三睡眠模式，所述接口电路被配置为响应于第三睡眠信号的否定退出第三睡眠模式，并响应于唤醒请求进入激活模式，所述发射器还被配置为响应于唤醒请求通过第二差分信号线向外部设备发送唤醒响应，所述接口电路被配置为与在第一睡眠模式和第二睡眠模式中相比，在第三睡眠模式中消耗更少的电力，所述接口电路被配置为与在第一睡眠模式中相比，在第二睡眠模式中消耗更少的电力，从第三睡眠模式进入激活模式的时间段大于从第一睡眠模式和第二睡眠模式进入激活模式的时间段，从第三睡眠模式进入激活模式的时间段大于从第二睡眠模式进入激活模式的时间段，所述接口电路被配置为当所述接口电路处于第一睡眠模式时响应于第三睡眠信号进入第三睡眠模式，并且所述接口电路被配置为当所述接口电路处于第二睡眠模式时响应于第三睡眠信号进入第三睡眠模式。
本发明构思的示例实施例的至少另一个方面针对一种管理接口电路的电力的方法，所述接口电路被配置为连接到第一差分信号线、第二差分信号线和与第一差分信号线及第二差分信号线分开的睡眠信号线，该方法包括：通过第一差分信号线接收第一睡眠信号、第二睡眠信号和唤醒请求中的至少一个；分别响应于第一睡眠信号和第二睡眠信号中的一个进入第一睡眠模式和第二睡眠模式中的一个，当进入第一睡眠模式和第二睡眠模式中的一个时，通过第二差分信号线发送睡眠响应；响应于通过睡眠信号线接收的第三睡眠信号进入第三睡眠模式；响应于第三睡眠信号的否定退出第三睡眠模式；响应于通过第一差分信号线接收的唤醒请求进入激活模式；以及当进入激活模式时通过第二差分信号线发送唤醒响应，其中，所述接口电路被配置为与在第一睡眠模式和第二睡眠模式中相比，在第三睡眠模式中消耗更少的电力，所述接口电路被配置为与在第一睡眠模式中相比，在第二睡眠模式中消耗更少的电力，从第三睡眠模式进入激活模式的时间段大于从第一睡眠模式和第二睡眠模式进入激活模式的时间段，从第二睡眠模式进入激活模式的时间段大于从第一睡眠模式进入激活模式的时间段，所述接口电路被配置为当所述接口电路处于第一睡眠模式时响应于第三睡眠信号进入第三睡眠模式，并且所述接口电路被配置为当所述接口电路处于第二睡眠模式时响应于第三睡眠信号进入第三睡眠模式。
本发明构思的示例实施例的至少另一个方面针对一种存储设备，包括：非易失性存储器；以及存储器控制器，被配置为控制非易失性存储器，所述存储器控制器包括被配置为与外部设备通信的接口电路，其中，该接口电路包括，接收器，被配置为连接到第一差分信号线并通过第一差分信号线从外部设备接收第一睡眠信号、第二睡眠信号和唤醒请求中的至少一个；发射器，被配置为连接到第二差分信号线并响应于第一睡眠信号或第二睡眠信号通过第二差分信号线向外部设备发送睡眠响应；以及至少一个电力部分，被配置为连接到睡眠信号线并通过睡眠信号线从外部设备接收第三睡眠信号，睡眠信号线与第一差分信号线和第二差分信号线分开，其中，所述接口电路被配置为分别响应于第一睡眠信号和第二睡眠信号进入第一睡眠模式和第二睡眠模式中的一个，并且响应于第三睡眠信号进入第三睡眠模式，所述接口电路被配置为响应于第三睡眠信号的否定退出第三睡眠模式，所述接口电路被配置为与在第一睡眠模式和第二睡眠模式中相比，在第三睡眠模式中消耗更少的电力，所述接口电路被配置为与在第一睡眠模式中相比，在第二睡眠模式中消耗更少的电力，所述接口电路被配置为当所述接口电路处于第一睡眠模式时响应于第三睡眠信号进入第三睡眠模式，并且所述接口电路被配置为当所述接口电路处于第二睡眠模式时响应于第三睡眠信号进入第三睡眠模式。
本发明构思的示例实施例的至少另一个方面针对一种管理包括非易失性存储器和存储器控制器的存储设备的电力的方法，所述存储器控制器包括被配置为连接到第一差分信号线、第二差分信号线和睡眠信号线的接口电路，该方法包括：通过第一差分信号线接收第一睡眠信号和第二睡眠信号中的至少一个；分别响应于第一睡眠信号和第二睡眠信号中的一个进入接口电路的第一睡眠模式和第二睡眠模式中的一个；当进入第一睡眠模式和第二睡眠模式中的一个时，通过第二差分信号线发送睡眠响应；响应于通过睡眠信号线接收的第三睡眠信号进入接口电路的第三睡眠模式，所述睡眠信号线与第一差分信号线和第二差分信号线分开；以及响应于第三睡眠信号的否定退出接口电路的第三睡眠模式，其中，所述接口电路被配置为当所述接口电路处于第一睡眠模式时响应于第三睡眠信号进入第三睡眠模式，并且所述接口电路被配置为当所述接口电路处于第二睡眠模式时响应于第三睡眠信号进入第三睡眠模式。
本发明构思的示例实施例的至少另一个方面针对一种串行高级技术附件(SATA)接口电路，包括：接收器，被配置为通过信号线从外部设备接收第一差分信号；至少一个电力部分，被配置为从外部设备接收电力，所述至少一个电力部分被配置为通过电力部分的电力部分线从外部设备接收深度睡眠信号，电力部分线与信号线不同，其中所述SATA接口电路被配置为基于第一差分信号进入第一睡眠模式和第二睡眠模式中的一个，所述SATA接口电路被配置为检测深度睡眠信号的激活并响应于深度睡眠信号的激活进入第三睡眠模式，所述SATA接口电路被配置为与在第二睡眠模式中相比，在第三睡眠模式中消耗更少的电力，所述SATA接口电路被配置为与在第一睡眠模式中相比，在第二睡眠模式中消耗更少的电力，并且所述SATA接口电路被配置为响应于深度睡眠信号的激活从第一睡眠模式进入第三睡眠模式。
本发明构思的示例实施例的至少另一个方面针对一种管理串行高级技术附件(SATA)接口电路的方法，该方法包括：由接收器通过SATA接口电路从外部设备接收请求，所述请求是差分信号；响应于所述请求进入SATA接口电路的第一睡眠模式和第二睡眠模式中的一个；通过SATA接口电路从外部设备接收深度睡眠信号；检测深度睡眠信号的激活；以及当检测到深度睡眠信号的激活时，进入SATA接口电路的第三睡眠模式，其中，所述SATA接口电路在第三睡眠模式中消耗的电力少于所述SATA接口电路在第二睡眠模式中消耗的电力，所述SATA接口电路在第二睡眠模式中消耗的电力少于所述SATA接口电路在第一睡眠模式中消耗的电力，所述SATA接口电路被配置为从第一睡眠模式进入第三睡眠模式，并且所述SATA接口电路被配置为接收深度睡眠信号，深度睡眠信号不是通过接收器接收的。
本发明构思的示例实施例的至少另一个方面针对一种存储设备，包括：非易失性存储器；存储器控制器，被配置为控制非易失性存储器，所述存储器控制器包括被配置为与外部设备通信的接口电路，其中，该接口电路包括，接收器，被配置为从外部设备接收第一差分信号；以及发射器，被配置为向外部设备发生第二差分信号，其中所述接口电路被配置为从外部设备接收深度睡眠信号，所述接口电路被配置为基于第一差分信号进入第一睡眠模式和第二睡眠模式中的一个，所述接口电路被配置为响应于深度睡眠信号的激活从第一睡眠模式进入第三睡眠模式，所述接口电路被配置为响应于深度睡眠信号的激活从第二睡眠模式进入第三睡眠模式，所述接口电路被配置为与第二睡眠模式相比，在第三睡眠模式中消耗更少的电力，所述接口电路被配置为与第一睡眠模式相比，在第二睡眠模式中消耗更少的电力，并且所述接口电路被配置为接收深度睡眠信号，深度睡眠信号不是通过接收器接收的。
本发明构思的示例实施例的至少另一个方面针对一种管理串行高级技术附件(SATA)接口电路的方法，该方法包括：从一对信号线通过SATA接口电路接收请求，所述请求是差分信号；响应于所述请求进入SATA接口电路的第一睡眠模式和第二睡眠模式中的一个；检测深度睡眠信号的激活；以及当检测到深度睡眠信号的激活时，进入SATA接口电路的第三睡眠模式，其中，所述SATA接口电路在第三睡眠模式中消耗的电力少于所述SATA接口电路在第二睡眠模式中消耗的电力，所述SATA接口电路在第二睡眠模式中消耗的电力少于所述SATA接口电路在第一睡眠模式中消耗的电力，所述SATA接口电路被配置为从第一睡眠模式进入第三睡眠模式，并且所述SATA接口电路被配置为从第二睡眠模式进入第三睡眠模式。
附图说明
通过参考附图的以下描述，上述和其它目的和特征将变得明显，其中除非另作说明，在各个图中，相似的参考数字始终指代相似的部分，并且其中：
图1是根据至少一个示例实施例的SATA接口的模拟前端(AFE)的框图。
图2是显示根据本发明构思的至少一个示例实施例的SATA接口的电力状态的图。
图3是根据本发明构思的至少一个示例实施例的SATA接口的电力管理方法的流程图。
图4是显示根据本发明构思的至少一个示例实施例的在SATA接口的电力管理方法中从省电模式到激活模式的切换过程的流程图。
图5是显示根据至少一个示例实施例的为了切换到激活模式而传送的OOB信号的图。
图6是显示根据至少一个示例实施例的图5中的突发和静噪间隔的时间标准的表。
图7是显示根据至少一个示例实施例的主机和设备(每个包括SATA接口)之间的互连的图。
图8是显示根据本发明构思的至少一个示例实施例的SATA接口的电力电缆的配置的图。
图9是用于描述根据本发明构思的至少一个示例实施例的深度睡眠信号接收方法的图。
图10是用于描述根据本发明构思的至少一个示例实施例的用于发送和接收深度睡眠信号的信号线的图。
图11是用于描述根据至少一个示例实施例的SATA接口的差分信号传送方法的图。
图12是用于描述根据本发明构思的至少一个示例实施例的发送和接收深度睡眠信号的方法的图。
图13是根据本发明构思的至少一个示例实施例的接收深度睡眠信号的电路的框图。
图14是根据本发明构思的至少一个示例实施例的包括SATA接口的用户设备的框图。
具体实施方式
以下将参考附图更完全地描述本发明构思，其中示出了本发明构思的示例实施例。然而，本发明构思可以被实施为许多不同的形式，并且不应当被理解为限于这里阐述的实施例。相反，提供示例实施例以使得本公开是彻底且完全的，并且将本发明构思的范围完全传达给本领域技术人员。在附图中，为了清楚，层和区域的尺寸和相对大小可以被放大。相似的数字指代相似的元件。
应当理解，尽管这里可能使用术语第一、第二、第三等来描述各种元件、部件、区域、层和/或区段，但是这些元件、部件、区域、层和/或区段不应当被这些术语所限制。这些术语可以仅用于将一个元件、组件、区域、层和部件和另一个区域、层或部件区分开来。因此，在不脱离这些示范性实施例的教导的情况下，下面讨论的第一元件、组件、区域、层或部件可以被称为第二元件、组件、区域、层或部件。
这里可能使用空间相对术语，如“在…之下”、“在…下面”、“低于”、“在…之上”、“在…上面”等等来简化描述，以描述图中所示的一个元件或特征对另一个元件或特征的关系。应当理解，空间相对术语可以意欲包括使用中的或操作中的设备的除了图中描述的方位之外的不同的方位。例如，如果在图中的设备被翻转，则用在其它元件或特征“之下”或“下面”描述的元件将被用在其它元件或特征“之上”来定位。因此，示范性术语“在…之下”能够包括“在…之上”和“在…之下”两种方位。设备可以以其它方式定位(旋转90度或在其它方位)，相应地翻译这里所用的空间相对描述语。此外，还应当理解，当一个层被称为在两个层之间时，在两个层之间可以仅存在一个层，或也可以存在一个或多个中间插入层。
这里所用的术语仅仅是为了描述具体的示范性实施例，不意欲限制发明概念。正如这里所用的，单数形式“一”、“一个”和“这个”可以意欲也包括复数形式，除非上下文清楚地指明是单数。还应当理解，用于本说明书中使用的术语“包括”和/或“包含”指定了既定特征、整数、步骤、操作、元件和/或部件的存在，但是不排除一个或更多的其它特征、整数、步骤、操作、元件、部件、和/或它们的分组的存在或增加。这里所用的，术语“和/或”包括相关列出条目的一个或多个的任意和所有组合。
应当理解，当称一个元件或层“在…上”、“连接到”、“耦接到”另一个元件或层时，其能够直接在另一元件或层上、连接到或耦接到另一个元件或层上，或者也可以存在插入元件或层。相反，当称一个元件“直接在…上”、“直接连接到”、或“直接耦接到”另一元件或层时，则不存在插入元件或层。
除非另有定义，这里所用的所有术语(包括技术和科学术语)具有和本领域技术人员通常理解的相同的意思。还应当理解，诸如在通常使用的词典中定义的那些术语应当被理解为具有和在相关技术和/或本说明书的内容中的意思一致的意思，并且不应当被解释为理想化的或超出正规认识的，除非这里做了特别的定义。
图1是根据至少一个示例实施例的SATA接口的模拟前端(AFE)的框图。
SATA接口根据功能可以被划分为物理层、链路层和传输层。
链路和传输层可以将用于发送数据的信息数据形成为分组，然后可以将它们传送给物理层。链路和传输层可以基于从物理层传送的信号中提取信息数据以将它发送到作为上层的应用层。物理层可以将来自于链路层的分组数据转换为要以高速发送给外部的电信号。此外，物理层可以将信号从外部传送到链路层。为此，物理层可以由模拟电路形成，以及链路和传输层可以由数字电路形成。
SATA接口的物理层，即模拟电路可以分类为模拟前端(AFE)。SATA接口的AFE可以由用于将模拟信号转换为数字信号或将数字信号转换为模拟信号的物理块(以下，被称为PHY块)形成。
参考图1，AFE 100可以包括发射器110、接收器120、静噪电路130和OOB信号检测器140。AFE 100还可以包括锁相环(PLL)电路150、电压调节器160等等。发射器110、接收器120、PLL电路150和电压调节器160可以是公知的，因而省略其描述。
静噪电路130可以检测共模信号。静噪电路130可以基于预定阈值电压检测输入信号的电压电平。例如，如果输入信号的差分电压低于50mV，则静噪电路130可以将它看作共模信号。在这种情况下，静噪电路130可以把输入信号看作中性状态(例如，浮动状态)。如果输入信号的差分电压超过200mV，则静噪电路130可以将它看作有效的带外(OOB)信号。OOB检测器140可以响应于静噪电路130的输出信号判断OOB信号的类型。
如上所述，物理层可以由模拟电路形成。由于物理层包括工作以检测输入信号的AFE，因此它可能消耗大量的电力。此外，物理层可以包括以高速工作的模拟电路。这意味着物理层消耗大量电力。因此，SATA接口可以具有多个电力模式以管理SATA接口自身的电力消耗。
根据本发明构思的至少一个示例实施例的SATA接口的协议可以定义用于工作在省电模式的部分状态和睡眠状态。此外，根据本发明构思的至少一个示例实施例的SATA接口的协议可以定义用于工作在深度省电模式的深度睡眠状态。
如果SATA接口进入深度睡眠状态，则可以仅仅向构成静噪电路130的电路块当中的电路块(例如，检测唤醒信号的电路)提供电力。因此，与睡眠状态相比，SATA接口可以在深度睡眠状态下消耗更少的电力。将参考图2更完全地描述根据本发明构思的至少一个示例实施例的SATA接口的电力状态。
图2是显示根据本发明构思的至少一个示例实施例的SATA接口的电力状态的图。
参考图2，SATA接口的协议可以定义用于工作在激活模式的物理层就绪状态(以下，被称为PHYRDY状态)。此外，SATA接口的协议可以定义用于工作在省电模式的部分状态和睡眠状态。此外，SATA接口的协议可以定义用于工作在深度省电模式的深度睡眠状态。
PHYRDY状态可以指示物理层的所有PHY块被激活。部分状态和睡眠状态可以指示SATA接口基本上不工作的省电状态。也就是说，在部分和睡眠状态下，可以不向物理层的一些PHY块提供电力。
部分状态和睡眠状态可以根据从相应模式返回到PHYRDY状态所花的唤醒时间而区别。例如，可以将从部分状态返回到PHYRDY状态所花的唤醒时间定义为不超过10μs。与上述不同，可以将从睡眠状态返回到PHYRDY状态所花的唤醒时间定义为不超过10ms。因此，在部分状态可以不向与数据发送和接收有关的PHY块提供电力，而在睡眠状态可以不向除了图1中的静噪电路130之外的所有PHY块提供电力。也就是说，部分状态的唤醒时间可以比睡眠状态的唤醒时间快，以及睡眠状态的电力消耗可以小于部分状态的电力消耗。
深度睡眠状态可以表示向静噪电路130的部分电路提供电力的状态。这里，部分电路可以意指用于检测唤醒信号的少量电路。因此，深度睡眠状态的电力消耗可以小于睡眠状态的电力消耗。此外，从PHYRDY状态返回到深度睡眠状态所花的唤醒时间可以比从PHYRDY状态返回到睡眠状态所花的唤醒时间长。
在上述SATA接口的电力状态(或模式)当中，PHYRDY状态、部分状态和睡眠状态可以是由SATA规范定义的电力状态。根据本发明构思的至少一个示例实施例，可以新定义深度睡眠状态。可以从PHYRDY状态进入部分状态和睡眠状态。另一方面，可以从部分状态和睡眠状态进入深度睡眠状态。深度睡眠状态可以是SATA接口进入省电模式的状态。这意指在深度睡眠状态中可以节省越来越多的电力。
图3是根据本发明构思的至少一个示例实施例的SATA接口的电力管理方法的流程图。在图3中，请求进入任何电力状态的SATA接口可以被称为发送SATA接口，以及接收请求的SATA接口可以被称为接收SATA接口。
在操作中，接收SATA接口可以检查发送SATA接口是否请求进入部分状态。如果是的话，该方法进行到操作S120，其中接收SATA接口可以判断是否可以进入部分状态。
如果被判不可以进入部分状态，则该方法进行到操作S130，其中接收SATA接口向发送SATA接口发送进入禁止信号。另一方面，如果被判可以进入部分状态，则该方法进行到操作S140，其中接收SATA接口向发送SATA接口发送进入信号。在操作S150中，发送SATA接口可以响应于进入信号进入部分状态。同样，接收SATA接口可以进入部分状态。
在进入部分状态之后，在操作S160中，接收SATA接口可以检查发送SATA接口是否请求进入深度睡眠状态。如果不，则该方法进行到操作S150，其中接收SATA接口和发送SATA接口可以保持部分状态。另一方面，如果发送SATA接口请求进入深度睡眠状态，则该方法进行到操作S270，其中接收SATA接口和发送SATA接口可以进入深度睡眠状态。
返回到操作S110，如果发送SATA接口不请求进入部分状态，则该方法进行到操作S210，其中接收SATA接口可以检查发送SATA接口请求是否进入睡眠状态。如果是的话，在操作S220中，接收SATA接口可以判断是否可以进入睡眠状态。
如果不可以进入睡眠状态，则该方法进行到操作S230，其中接收SATA接口向发送SATA接口发送进入禁止信号。另一方面，如果可以进入睡眠状态，则在操作S240中，接收SATA接口可以向发送SATA接口发送进入信号。在操作S250中，发送SATA接口可以响应于进入信号进入睡眠状态，以及接收SATA接口也可以进入睡眠状态。
在进入睡眠状态之后，在操作S260中，接收SATA接口可以检查发送SATA接口是否请求进入深度睡眠状态。如果不，则该方法进行到操作S250，其中接收SATA接口和发送SATA接口可以保持睡眠状态。另一方面，如果发送SATA接口请求进入深度睡眠状态，则该方法进行到操作S270，其中接收SATA接口和发送SATA接口可以进入深度睡眠状态。
返回到操作S210，如果不请求进入睡眠状态，则该方法进行到操作S310，其中发送和接收SATA接口可以保持PHYRDY状态。
图4是显示根据本发明构思的至少一个示例实施例的在SATA接口的电力管理方法中从省电模式到激活模式的切换过程的流程图。SATA接口可以支持启动电力管理(IPM)功能作为电力管理方法。IPM功能可以被分为主机启动电力管理(HIPM)和设备启动电力管理(DIPM)。HIPM可以表示主机方SATA接口和设备方SATA接口的电力状态应包括在主机中的SATA接口的请求而改变的情况。DIPM可以表示主机方SATA接口和设备方SATA接口的电力状态应包括在设备中的SATA接口的请求而改变的情况。例如，在图4中，示出了使用HIPM改变SATA接口的电力状态的情况。
想要工作在省电模式的主机方SATA接口可以向设备方SATA接口发送省电模式请求信号。在SATA接口规范中，可以定义指示部分状态和睡眠状态的两个类型的省电模式请求信号PMREQ_P和PMREQ_S。在图4中，省电模式请求信号可以由PMREQ表示。接收PMREQ信号的设备方SATA接口可以向主机方SATA接口发送响应信号。在SATA规范中，响应信号可以被定义为指示可以进入省电模式的PMACK信号。
通过此过程，主机方SATA接口和设备方SATA接口可以工作在省电模式。也就是说，主机方和设备方SATA接口可以保持部分状态和睡眠状态中的任何一个。
在省电模式期间，请求省电模式的操作的主机方SATA接口可以发送用于进入深度睡眠状态的请求信号。根据该请求信号，主机方SATA接口和设备方SATA接口可以工作在深度省电模式。也就是说，主机方和设备方SATA接口可以保持深度睡眠状态。
在深度省电模式期间，想要工作在激活模式的SATA接口可以发送用于离开深度睡眠状态的请求信号。图4示出了主机方SATA接口发送用于离开深度睡眠状态的请求信号(深度睡眠取消)的示例。设备方SATA接口还可以发送另一个信号COMWQKE。接收用于离开深度睡眠状态的请求信号的SATA接口可以发送用于工作在激活模式的OOB信号。例如，在图4中，主机方SATA接口发送用于工作在激活模式的OOB信号(COMWAKE信号和ALIGN信号)。这里，将参考图5和6描述OOB信号。通过此过程，主机方和设备方SATA接口可以工作在激活模式。
图5是显示为了切换到激活模式而传送的OOB信号的图。
SATA接口可以进行OOB信令以形成SATA接口之间的通信链路。OOB信令可以例如在初始连接操作(例如，开机序列操作)和从省电模式的返回操作中运行。OOB信令可以使用分为静噪间隔和突发信号间隔的信号，而不是具有1.5Gbps、3.0Gbps或6.0Gbps的传输速度的信号。图5示出了突发间隔T1和静噪间隔T2依次重复的OOB模式。这里，差分信号在突发间隔T1期间可以具有大的幅度，而它在静噪间隔T2期间可以具有小的幅度(即，几乎接近于‘0’)。
图6是显示图5中的突发和静噪间隔的时间标准的表。OOB模式可以具有三个模式：COMWAKE、COMINIT和COMRESET。
如果主机方或设备方SATA接口请求设备方或主机方SATA接口的唤醒，则它可以发送COMWAKE模式。如果主机方或设备方SATA接口请求硬件复位，则它可以发送COMRESET模式。当设备方SATA接口请求主机方SATA接口的通信启动时，它可以发送COMINIT模式。COMINIT和COMRESET模式可以是在电学上彼此类似的信号。
参考图6，在COMWAKE模式的情况下，突发间隔T1和静噪间隔T2可以被设置为106.7ns的时间。在COMINIT和COMRESET模式的情况下，突发间隔T1可以被设置为106.7ns的时间，以及静噪间隔T2可以被设置为320ns的时间。这些时间可以根据SATA规范的规定来确定。
图7是显示主机和设备(每个包括SATA接口)之间的互连的图。
包括SATA接口211的主机210可以是诸如计算机系统(例如，桌上型计算机、膝上型计算机、服务器等等)、手持电子设备(例如，数字照相机、数字录像摄像机、移动电话等等)、电视机或导航系统之类的电子设备。包括SATA接口221的设备220可以是诸如硬盘驱动器、固态驱动器、光驱动器等等之类的数据存储设备。SATA接口211和221可以与图1所示的SATA接口相同。
主机方SATA接口211和设备方SATA接口221可以通过SATA电缆互连，SATA电缆由两对用于传送差分信号(由正负信号形成)的单向数据线形成。另外，主机方SATA接口211和设备方SATA接口221可以通过电力电缆互连，电力电缆由用于提供多个电力的电力线和用于传送控制信号的信号线形成。将参考图8更完全地描述电力电缆。
图8是显示根据本发明构思的至少一个示例实施例的SATA接口的电力电缆的配置的图。参考图8，SATA接口的电力电缆可以由用于提供电力的电力线和用于传送控制信号的信号线形成。
电力线可以分别由符号P1到P10和P12到P15表示。电力线P1到P10和P12到P15可以被分配提供3.3V DC电压、5V DC电压、12V DC电压和地电压。用于传送控制信号的信号线可以由符号P11表示。信号线P11可以传送设备活动信号、交错的旋转加速信号和深度睡眠信号的任何一个。
在经由信号线P11传送的信号当中，设备活动信号和交错的旋转加速信号可以是当前由SATA规范定义的信号。深度睡眠信号可以被新增加作为经由信号线P11传送的信号。
当从主机方SATA接口向设备方SATA接口发送数据时，设备活动信号可以被激活。交错的旋转加速信号可以是用于在多个设备方SATA接口与主机方SATA接口连接并且设备是硬盘驱动器时逐步旋转加速设备的控制信号。因而，交错的旋转加速信号可以在初始加电时被激活。深度睡眠信号可以在主机方和设备方SATA接口工作在省电模式的同时请求进入深度睡眠状态时被激活。
因此，由于设备活动信号、交错的旋转加速信号和深度睡眠信号的激活时间点彼此不同，因此可以经由一条信号线P11传送它们。
图9是用于描述根据图8的示例的深度睡眠信号接收方法的图。
如上所述，经由信号线P11传送的深度睡眠信号可以在主机方和设备方SATA接口工作在省电模式时被激活。由于在省电模式期间不传送数据，因此设备活动信号不被激活。因此，设备方SATA接口的物理层可以包括在省电模式期间使得设备活动信号被禁止的逻辑门225。
逻辑门225可以接收指示省电工作模式的省电模式信号和经由信号线P11传送的信号。在省电模式期间，逻辑门225可以将经由信号线P11提供的信号传送到深度睡眠信号输入端。当当前模式不是省电模式时，逻辑门225可以将经由信号线P11提供的信号传送到设备活动信号输入端。也就是说，逻辑门225可以是开关逻辑。可替换地，逻辑门225可以是被配置为和上述同样工作的逻辑电路。
图10是用于描述根据本发明构思的至少一个示例实施例的用于发送和接收深度睡眠信号的信号线的图。
参考图10，主机310包括SATA接口311，以及设备320包括SATA接口321。主机方SATA接口311和设备方SATA接口321可以通过SATA电缆互连，SATA电缆由两对用于传送差分信号(由正负信号形成)的单向数据线形成。主机方和设备方SATA接口311和321可以通过电力电缆互连，电力电缆由用于提供电力的电力线和信号线形成。SATA接口311和321可以与图1所示的SATA接口相同。
如图8所述，经由包括在电力电缆中的信号线传送用于请求进入深度睡眠状态的深度睡眠信号。根据图10，深度睡眠信号可以经由为了传送深度睡眠信号而单独分配的双向信号线传送。
图11是用于描述SATA接口的差分信号传送方法的图。
在SATA接口中，数据可以由低电压差分信令(LVDS)方式传送。利用LVDS方式，数据值可以由经由数据线传送的两个信号(例如，Rx+和Rx-信号或Tx+和Tx-信号)之间的差表示。由于LVDS方式使用具有小的幅度的信号，因此数据值的开关速度可以很快，并且可以降低电力消耗。
如图11所示，在LVDS方式的情况下，两个信号在不传送数据的间隔之内可以保持中性逻辑状态(例如，浮动状态)。也就是说，当不传送数据时，两个信号可以分别具有共模电压电平。
图12是用于描述根据本发明构思的至少一个示例实施例的发送和接收深度睡眠信号的方法的图。
如上所述，在LVDS方式中，当不传送数据时，两个信号可以具有共模电压电平。这意味着当SATA接口工作在省电模式时，两个信号具有共模电压电平。
在SATA接口的省电模式期间可以经由数据线发送深度睡眠信号。例如，深度睡眠信号可以是具有相同的电压电平的信号，而不是差分信号。也就是说，深度睡眠信号可以具有比共模电压电平高(或低)的电压电平。
图13是根据图11和12的示例实施例的接收深度睡眠信号的电路的框图。参考图13，根据图11和12的示例实施例的SATA接口的模拟前端400可以包括接收器420、静噪电路430和深度睡眠信号检测器480。SATA接口的模拟前端400还可以包括如图1所述的发射器、OOB信号检测器、PLL电路、电压调节器。
如图12所述，如果在SATA接口工作在省电模式的同时经由数据线传送深度睡眠信号，则检测器电路可以用来检测深度睡眠信号。SATA接口的模拟前端400可以包括深度睡眠信号检测器480，深度睡眠信号检测器480被配置为检测经由数据线Rx+和Rx-传送的深度睡眠信号。
当SATA接口工作在省电模式时，深度睡眠信号检测器480可以被激活。当经由数据线RX+和Rx-传送的信号具有比共模电压电平高(或低)的相同的电压电平时，深度睡眠信号检测器480可以向深度睡眠信号输入端传送控制信号。
图14是根据本发明构思的至少一个示例实施例的包括SATA接口的用户设备的框图。
参考图14，存储器系统2000可以包括存储器控制器2200和至少一个非易失性存储设备2900。
存储器控制器2200可以连接到主机2100和非易失性存储设备2900。存储器控制器2200可以响应于主机2100的请求存取非易失性存储设备2900。例如，存储器控制器2200可以被配置为控制非易失性存储设备2900的读、写和擦除操作。存储器控制器2200可以被配置为提供非易失性存储设备2900和主机2100之间的接口。存储器控制器2200可以被配置为驱动用于控制非易失性存储设备2900的固件。
存储器控制器2200可以包括诸如RAM 2600、CPU 2400、主机接口2300、ECC块2700和存储器接口2500之类的组成元件。RAM 2600可以用作CPU2400的工作存储器。CPU 2400可以控制存储器控制器2200的总体操作。
主机接口2300可以是根据本发明构思的至少一个示例实施例的SATA接口。主机2100和存储器控制器2200可以经由SATA接口2300连接。SATA接口2300可以被配置以使得在它进入深度睡眠状态时仅仅向构成静噪电路的电路块的部分电路块(例如，检测唤醒信号的电路)提供电力。因此，可以降低在深度睡眠状态下由SATA接口2300消耗的电力。
ECC块2700可以被配置为检测从非易失性存储设备2900读出的数据的错误并且纠正检测到的错误。ECC块2700可以被提供作为存储器控制器2200的组成元件。在另一个示例实施例中，ECC块2700可以被提供作为非易失性存储设备2900的组成元件。存储接口2500可以在非易失性存储设备2900和存储器控制器2200之间提供接口。
应当理解，存储器控制器2200不局限于此公开。例如，存储器控制器2200还可以包括存储初始引导操作所需的代码数据和用于与主机2100接口连接的数据的ROM。
存储器控制器2200和非易失性存储设备2900可以被集成到单个半导体器件中以形成诸如PCMCIA(个人计算机存储器卡国际联合会)卡、CF(小型闪速)卡、智能媒体卡、存储器棒、多媒体卡(MMC、RS-MMC、微MMC)、SD卡(SD、迷你SD、微SD、SDHC)、UFS(通用闪速存储器)等等之类的存储卡。
在至少一些示例实施例中，存储器控制器2200和非易失性存储设备2900可以应用于固态驱动器(SSD)、计算机、便携式计算机、超移动PC(UMPC)、工作站、上网本、PDA、网络平板、无线电话机、移动电话机、智能电话机、电子书、PMP(便携式多媒体播放器)、数字照相机、数字音频记录器/播放器、数字图片/视频记录器/播放器、便携式游戏机、导航系统、黑盒子、3维电视机、能够在无线环境中发送和接收消息的设备、构成家庭网络的各种电子设备中的一个、构成计算机网络的各种电子设备中的一个、构成电信(telematics)网络的各种电子设备中的一个、RFID、嵌入式系统、或构成计算系统的各种电子设备中的一个。
在至少一些示例实施例中，非易失性存储设备2900或存储器控制器2200可以使用诸如以下封装来包装，诸如层叠封装(PoP)、球栅阵列(BGA)、芯片尺寸封装(CSP)、塑料带引线芯片载体(PLCC)、塑料双列直插封装(PDIP)、叠片内裸片封装(Die in Waffle Pack)、晶片内裸片形式(Die in Wafer Form)、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料标准四边扁平封装(MQFP)、薄型四边扁平封装(TQFP)、小外型封装集成电路(SOIC)、缩小型小外型封装(SSOP)、薄型小外型封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级结构封装(WFP)和晶片级处理堆叠封装(WSP)等等。
上述公开的主题将被认为是说明性的，而不是限制性的，并且所附的权利要求书意欲覆盖落入本发明构思的真实精神和范围的所有这样的修改、增强及其他实施例。因而，为了达到法律允许的最大程度，本发明的范围将被以下权利要求书和它们的等价物的最宽可允许的解释来确定，并且不应该被前述详细说明限制或局限。

Claims (25)

1.一种管理主机串行高级技术附件(SATA)接口和设备SATA接口之间的电力的方法，主机SATA接口和设备SATA接口通过SATA电缆和电力电缆互连，SATA电缆包括数据线，电力电缆包括用于提供电力的电力线和信号线，该方法包括：
通过数据线第一请求进入由SATA协议定义的省电状态中的一个；以及
如果主机SATA接口和设备SATA接口中的一个工作在第一请求的省电状态中，则通过电力电缆的信号线第二请求进入深度省电状态，
其中所述第一请求进入省电状态中的一个和第二请求进入深度省电状态由主机SATA接口和设备SATA接口中的一个执行。
2.如权利要求1所述的方法，其中，所述第一请求进入省电状态中的一个包括：请求从就绪状态进入第一省电状态和第二省电状态中的一个。
3.如权利要求2所述的方法，其中，第一省电状态的唤醒时间比第二省电状态的唤醒时间短。
4.如权利要求3所述的方法，其中，第一状态是部分状态。
5.如权利要求3所述的方法，其中，第二状态是睡眠状态。
6.如权利要求3所述的方法，其中，第二省电状态的唤醒时间比深度省电状态的唤醒时间短。
7.如权利要求1所述的方法，其中，由主机SATA接口和设备SATA接口中的至少一个在深度省电状态中消耗的电力小于在省电状态的每一个中消耗的电力。
8.如权利要求1所述的方法，其中，所述第二请求进入深度省电状态通过请求进入省电状态中的一个的SATA接口来运行。
9.如权利要求8所述的方法，还包括：
在主机SATA接口和设备SATA接口中的一个工作在第一请求的省电状态或第二请求的深度省电状态的同时，第三请求进入就绪状态。
10.如权利要求9所述的方法，其中，所述第三请求进入就绪状态通过主机SATA接口和设备SATA接口中的一个来运行。
11.一种被配置为连接到串行高级技术附件(SATA)电缆和电力电缆的SATA接口，SATA电缆包括数据线，电力电缆包括用于提供电力的电力线和信号线，该SATA接口还被配置为通过信号线接收深度睡眠信号，该SATA接口包括：
带外(OOB)信号检测器，被配置为确定OOB信号的类型；和
静噪电路，被配置为根据通过数据线接收的信号之间的差分电压来检测唤醒信号以及检测接收的信号是否是OOB信号，
其中，在基于深度睡眠信号进入深度睡眠状态时，仅仅向静噪电路提供电力，SATA接口在深度睡眠状态期间的电力消耗小于至少另一个省电状态的电力消耗。
12.如权利要求11所述的SATA接口，还包括：
发射器；
接收器；
锁相环电路；和
电压调节器，
其中，在进入深度睡眠状态时，该发射器、接收器、锁相环电路和电压调节器不接收电力。
13.一种被配置为连接到串行高级技术附件(SATA)电缆和电力电缆的SATA接口，SATA电缆包括数据线，电力电缆包括用于提供电力的电力线和信号线，SATA接口被配置为响应于通过电力电缆的信号线接收到第一电力请求工作在第一电力模式，该第一电力模式是SATA接口的单个电路接收电力的模式，该SATA接口包括：
静噪电路，被配置为在第一电力模式中接收电力。
14.如权利要求13所述的SATA接口，还包括：
接收器，被配置为接收第一电压和第二电压；和
睡眠检测器，被配置为基于数据线的第一电压和第二电压确定SATA接口的电力模式。
15.如权利要求14所述的SATA接口，其中，第一电压和第二电压高于共模电压。
16.如权利要求14所述的SATA接口，其中，第一电压和第二电压低于共模电压。
17.如权利要求13所述的SATA接口，还包括：
发射器；
接收器；
锁相环电路；和
电压调节器，
其中该发射器、接收器、锁相环电路和电压调节器在第一电力模式中不接收电力。
18.一种接口电路，包括：
接收器，被配置为连接到第一差分信号线并通过第一差分信号线从外部设备接收第一睡眠信号、第二睡眠信号和唤醒请求中的至少一个；
发射器，被配置为连接到第二差分信号线并响应于第一睡眠信号或第二睡眠信号通过第二差分信号线向外部设备发送睡眠响应；以及
至少一个电力部分，被配置为连接到睡眠信号线并通过睡眠信号线从外部设备接收第三睡眠信号，睡眠信号线与第一差分信号线和第二差分信号线分开，
其中，所述接口电路被配置为分别响应于第一睡眠信号和第二睡眠信号进入第一睡眠模式和第二睡眠模式，并且响应于第三睡眠信号进入第三睡眠模式，
所述接口电路被配置为响应于第三睡眠信号的否定退出第三睡眠模式，并响应于唤醒请求进入激活模式，
所述发射器还被配置为响应于唤醒请求通过第二差分信号线向外部设备发送唤醒响应，
所述接口电路被配置为与在第一睡眠模式和第二睡眠模式中相比，在第三睡眠模式中消耗更少的电力，
所述接口电路被配置为与在第一睡眠模式中相比，在第二睡眠模式中消耗更少的电力，
从第三睡眠模式进入激活模式的时间段大于从第一睡眠模式和第二睡眠模式进入激活模式的时间段，
从第三睡眠模式进入激活模式的时间段大于从第二睡眠模式进入激活模式的时间段，
所述接口电路被配置为当所述接口电路处于第一睡眠模式时响应于第三睡眠信号进入第三睡眠模式，并且
所述接口电路被配置为当所述接口电路处于第二睡眠模式时响应于第三睡眠信号进入第三睡眠模式。
19.一种管理接口电路的电力的方法，所述接口电路被配置为连接到第一差分信号线、第二差分信号线和与第一差分信号线及第二差分信号线分开的睡眠信号线，该方法包括：
通过第一差分信号线接收第一睡眠信号、第二睡眠信号和唤醒请求中的至少一个；
分别响应于第一睡眠信号和第二睡眠信号中的一个进入第一睡眠模式和第二睡眠模式中的一个，
当进入第一睡眠模式和第二睡眠模式中的一个时，通过第二差分信号线发送睡眠响应；
响应于通过睡眠信号线接收的第三睡眠信号进入第三睡眠模式；
响应于第三睡眠信号的否定退出第三睡眠模式；
响应于通过第一差分信号线接收的唤醒请求进入激活模式；以及
当进入激活模式时通过第二差分信号线发送唤醒响应，
其中，所述接口电路被配置为与在第一睡眠模式和第二睡眠模式中相比，在第三睡眠模式中消耗更少的电力，
所述接口电路被配置为与在第一睡眠模式中相比，在第二睡眠模式中消耗更少的电力，
从第三睡眠模式进入激活模式的时间段大于从第一睡眠模式和第二睡眠模式进入激活模式的时间段，
从第二睡眠模式进入激活模式的时间段大于从第一睡眠模式进入激活模式的时间段，
所述接口电路被配置为当所述接口电路处于第一睡眠模式时响应于第三睡眠信号进入第三睡眠模式，并且
所述接口电路被配置为当所述接口电路处于第二睡眠模式时响应于第三睡眠信号进入第三睡眠模式。
20.一种存储设备，包括：
非易失性存储器；以及
存储器控制器，被配置为控制非易失性存储器，所述存储器控制器包括被配置为与外部设备通信的接口电路，
其中，该接口电路包括，
接收器，被配置为连接到第一差分信号线并通过第一差分信号线从外部设备接收第一睡眠信号、第二睡眠信号和唤醒请求中的至少一个；
发射器，被配置为连接到第二差分信号线并响应于第一睡眠信号或第二睡眠信号通过第二差分信号线向外部设备发送睡眠响应；以及
至少一个电力部分，被配置为连接到睡眠信号线并通过睡眠信号线从外部设备接收第三睡眠信号，睡眠信号线与第一差分信号线和第二差分信号线分开，
其中，所述接口电路被配置为分别响应于第一睡眠信号和第二睡眠信号进入第一睡眠模式和第二睡眠模式中的一个，并且响应于第三睡眠信号进入第三睡眠模式，
所述接口电路被配置为响应于第三睡眠信号的否定退出第三睡眠模式，
所述接口电路被配置为与在第一睡眠模式和第二睡眠模式中相比，在第三睡眠模式中消耗更少的电力，
所述接口电路被配置为与在第一睡眠模式中相比，在第二睡眠模式中消耗更少的电力，
所述接口电路被配置为当所述接口电路处于第一睡眠模式时响应于第三睡眠信号进入第三睡眠模式，并且
所述接口电路被配置为当所述接口电路处于第二睡眠模式时响应于第三睡眠信号进入第三睡眠模式。
21.一种管理包括非易失性存储器和存储器控制器的存储设备的电力的方法，所述存储器控制器包括被配置为连接到第一差分信号线、第二差分信号线和睡眠信号线的接口电路，该方法包括：
通过第一差分信号线接收第一睡眠信号和第二睡眠信号中的至少一个；
分别响应于第一睡眠信号和第二睡眠信号中的一个进入接口电路的第一睡眠模式和第二睡眠模式中的一个；
当进入第一睡眠模式和第二睡眠模式中的一个时，通过第二差分信号线发送睡眠响应；
响应于通过睡眠信号线接收的第三睡眠信号进入接口电路的第三睡眠模式，所述睡眠信号线与第一差分信号线和第二差分信号线分开；以及
响应于第三睡眠信号的否定退出接口电路的第三睡眠模式，
其中，所述接口电路被配置为当所述接口电路处于第一睡眠模式时响应于第三睡眠信号进入第三睡眠模式，并且
所述接口电路被配置为当所述接口电路处于第二睡眠模式时响应于第三睡眠信号进入第三睡眠模式。
22.一种串行高级技术附件(SATA)接口电路，包括：
接收器，被配置为通过信号线从外部设备接收第一差分信号；
至少一个电力部分，被配置为从外部设备接收电力，所述至少一个电力部分被配置为通过电力部分的电力部分线从外部设备接收深度睡眠信号，电力部分线与信号线不同，其中
所述SATA接口电路被配置为基于第一差分信号进入第一睡眠模式和第二睡眠模式中的一个，
所述SATA接口电路被配置为检测深度睡眠信号的激活并响应于深度睡眠信号的激活进入第三睡眠模式，
所述SATA接口电路被配置为与在第二睡眠模式中相比，在第三睡眠模式中消耗更少的电力，
所述SATA接口电路被配置为与在第一睡眠模式中相比，在第二睡眠模式中消耗更少的电力，并且
所述SATA接口电路被配置为响应于深度睡眠信号的激活从第一睡眠模式进入第三睡眠模式。
23.一种管理串行高级技术附件(SATA)接口电路的方法，该方法包括：
由接收器通过SATA接口电路从外部设备接收请求，所述请求是差分信号；
响应于所述请求进入SATA接口电路的第一睡眠模式和第二睡眠模式中的一个；
通过SATA接口电路从外部设备接收深度睡眠信号；
检测深度睡眠信号的激活；以及
当检测到深度睡眠信号的激活时，进入SATA接口电路的第三睡眠模式，
其中，所述SATA接口电路在第三睡眠模式中消耗的电力少于所述SATA接口电路在第二睡眠模式中消耗的电力，
所述SATA接口电路在第二睡眠模式中消耗的电力少于所述SATA接口电路在第一睡眠模式中消耗的电力，
所述SATA接口电路被配置为从第一睡眠模式进入第三睡眠模式，并且
所述SATA接口电路被配置为接收深度睡眠信号，深度睡眠信号不是通过接收器接收的。
24.一种存储设备，包括：
非易失性存储器；
存储器控制器，被配置为控制非易失性存储器，所述存储器控制器包括被配置为与外部设备通信的接口电路，
其中，该接口电路包括，
接收器，被配置为从外部设备接收第一差分信号；以及
发射器，被配置为向外部设备发生第二差分信号，其中
所述接口电路被配置为从外部设备接收深度睡眠信号，
所述接口电路被配置为基于第一差分信号进入第一睡眠模式和第二睡眠模式中的一个，
所述接口电路被配置为响应于深度睡眠信号的激活从第一睡眠模式进入第三睡眠模式，
所述接口电路被配置为响应于深度睡眠信号的激活从第二睡眠模式进入第三睡眠模式，
所述接口电路被配置为与第二睡眠模式相比，在第三睡眠模式中消耗更少的电力，
所述接口电路被配置为与第一睡眠模式相比，在第二睡眠模式中消耗更少的电力，并且
所述接口电路被配置为接收深度睡眠信号，深度睡眠信号不是通过接收器接收的。
25.一种管理串行高级技术附件(SATA)接口电路的方法，该方法包括：
从一对信号线通过SATA接口电路接收请求，所述请求是差分信号；
响应于所述请求进入SATA接口电路的第一睡眠模式和第二睡眠模式中的一个；
检测深度睡眠信号的激活；以及
当检测到深度睡眠信号的激活时，进入SATA接口电路的第三睡眠模式，
其中，所述SATA接口电路在第三睡眠模式中消耗的电力少于所述SATA接口电路在第二睡眠模式中消耗的电力，
所述SATA接口电路在第二睡眠模式中消耗的电力少于所述SATA接口电路在第一睡眠模式中消耗的电力，
所述SATA接口电路被配置为从第一睡眠模式进入第三睡眠模式，并且
所述SATA接口电路被配置为从第二睡眠模式进入第三睡眠模式。
CN201710306716.8A 2011-01-26 2011-12-30 串行高级技术附件接口、存储设备及其电力管理方法 Pending CN107256076A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2011-0007848 2011-01-26
KR1020110007848A KR101747797B1 (ko) 2011-01-26 2011-01-26 사타 인터페이스 및 그것의 전원 관리 방법
CN2011104534131A CN102622077A (zh) 2011-01-26 2011-12-30 串行高级技术附件接口及其电力管理方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2011104534131A Division CN102622077A (zh) 2011-01-26 2011-12-30 串行高级技术附件接口及其电力管理方法

Publications (1)

Publication Number Publication Date
CN107256076A true CN107256076A (zh) 2017-10-17

Family

ID=46510904

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201710306716.8A Pending CN107256076A (zh) 2011-01-26 2011-12-30 串行高级技术附件接口、存储设备及其电力管理方法
CN202010095826.6A Pending CN111580638A (zh) 2011-01-26 2011-12-30 串行高级技术附件接口、存储设备及其电力管理方法
CN2011104534131A Pending CN102622077A (zh) 2011-01-26 2011-12-30 串行高级技术附件接口及其电力管理方法
CN202110563654.5A Active CN113419620B (zh) 2011-01-26 2011-12-30 串行高级技术附件接口、存储设备及其电力管理方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN202010095826.6A Pending CN111580638A (zh) 2011-01-26 2011-12-30 串行高级技术附件接口、存储设备及其电力管理方法
CN2011104534131A Pending CN102622077A (zh) 2011-01-26 2011-12-30 串行高级技术附件接口及其电力管理方法
CN202110563654.5A Active CN113419620B (zh) 2011-01-26 2011-12-30 串行高级技术附件接口、存储设备及其电力管理方法

Country Status (5)

Country Link
US (3) US8819462B2 (zh)
JP (1) JP2012155711A (zh)
KR (1) KR101747797B1 (zh)
CN (4) CN107256076A (zh)
DE (6) DE202011111114U1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109766295A (zh) * 2018-12-30 2019-05-17 中孚信息股份有限公司 一种高速数据单向传输方法及装置
CN110377143A (zh) * 2019-07-17 2019-10-25 浙江大华技术股份有限公司 起转命令的发送方法及装置、存储介质、电子装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4799670B2 (ja) * 2010-03-12 2011-10-26 株式会社東芝 通信装置及び通信方法
EP2726956A1 (en) * 2011-07-01 2014-05-07 Qualcomm Incorporated System and method for standby power reduction in a serial communication system
US9331654B2 (en) * 2012-03-26 2016-05-03 Marvell World Trade Ltd. Dual squelch detectors and methods for low power states
US9116694B2 (en) * 2012-09-26 2015-08-25 Intel Corporation Efficient low power exit sequence for peripheral devices
TWI521354B (zh) * 2012-10-08 2016-02-11 群聯電子股份有限公司 連接器的控制方法、連接器與記憶體儲存裝置
TWI483103B (zh) * 2013-05-28 2015-05-01 Acer Inc 電源管理方法
US9507372B2 (en) 2013-06-21 2016-11-29 Sandisk Technologies Llc Out-of-band signal detection by host interfaces of storage modules
US9417810B1 (en) 2013-07-29 2016-08-16 Western Digital Technologies, Inc. Power management for a data storage system
KR102108374B1 (ko) * 2013-10-25 2020-05-08 삼성전자주식회사 스토리지 시스템 및 그것의 비신호 분석 방법
JP6190701B2 (ja) * 2013-11-25 2017-08-30 株式会社メガチップス データ受信装置およびフェイルセーフ回路
TWI512456B (zh) * 2013-12-09 2015-12-11 Silicon Motion Inc 睡眠模式量測方法
KR102108831B1 (ko) 2014-01-22 2020-05-28 삼성전자주식회사 저전력을 위해 피지컬 레이어의 웨이크업 신호를 라우트할 수 있는 장치, 이의 동작 방법, 및 상기 장치를 포함하는 데이터 처리 시스템
US9524015B2 (en) 2014-02-19 2016-12-20 Western Digital Technologies, Inc. Device optimized power management
US9619156B2 (en) 2014-07-31 2017-04-11 Samsung Electronics Co., Ltd. Storage device, memory card, and communicating method of storage device
KR20160105101A (ko) * 2015-02-27 2016-09-06 에스케이하이닉스 주식회사 가변 전압을 이용하는 스택 패키지 및 반도체 집적 회로 장치
TWI526818B (zh) * 2015-03-19 2016-03-21 群聯電子股份有限公司 休眠模式啓動方法、記憶體控制電路單元及儲存裝置
US10283209B2 (en) * 2015-09-08 2019-05-07 Storart Technology (Shenzhen) Co. Ltd Method for detecting problem cells of SATA SSD and SATA SSD having self-detecting function looking for problem cells
US20170192446A1 (en) * 2016-01-06 2017-07-06 Nxp B.V. Serial bus apparatus with controller circuit and related uses
JP2017162134A (ja) * 2016-03-09 2017-09-14 コニカミノルタ株式会社 処理装置、ホスト装置、ｕｓｂデバイスの節電方法およびコンピュータプログラム
US10564700B2 (en) * 2016-07-22 2020-02-18 Canon Kabushiki Kaisha Image forming apparatus and power control method for image forming apparatus
US10431268B2 (en) 2016-09-13 2019-10-01 Samsung Electronics Co., Ltd. Semiconductor device and memory controller receiving differential signal
KR102211122B1 (ko) 2018-12-20 2021-02-02 삼성전자주식회사 스토리지 장치 및 스토리지 시스템
KR20210090774A (ko) 2020-01-10 2021-07-21 삼성전자주식회사 호스트 장치로부터의 레퍼런스 클럭에 기반하여 전력 상태를 변경하도록 구성되는 스토리지 장치 및 그 동작 방법
US20230009970A1 (en) * 2021-07-09 2023-01-12 Ati Technologies Ulc In-band communication interface power management fencing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7254732B2 (en) * 2003-06-25 2007-08-07 Lsi Corporation Method and apparatus of automatic power management control for serial ATA device directly attached to SAS/SATA host controller
US20080184051A1 (en) * 2007-01-30 2008-07-31 Samsung Electronics Co., Ltd. Method of controlling power saving mode used in sata interface
US20090083587A1 (en) * 2007-09-26 2009-03-26 Jien-Hau Ng Apparatus and method for selectively enabling and disabling a squelch circuit across AHCI and SATA power states

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805401A (en) 1995-08-30 1998-09-08 Cherry Semiconductor Corporation Undervoltage lockout circuit with sleep pin
US5675614A (en) * 1995-09-01 1997-10-07 Motorola, Inc. Digital squelch circuit
US6021500A (en) 1997-05-07 2000-02-01 Intel Corporation Processor with sleep and deep sleep modes
US7393247B1 (en) 2005-03-08 2008-07-01 Super Talent Electronics, Inc. Architectures for external SATA-based flash memory devices
TW548541B (en) 2002-01-16 2003-08-21 Darfon Electronics Corp Peripheral device of portable electronic apparatus having power control function
US20030148801A1 (en) 2002-02-01 2003-08-07 Klaus-Peter Deyring Signalling protocol for signalling start of reset processing in serial ATA bus protocol
US7028199B2 (en) * 2003-06-25 2006-04-11 Lsi Logic Corporation Method and apparatus of automatic power management control for Serial ATA interface
JP4371739B2 (ja) * 2003-09-02 2009-11-25 株式会社東芝 シリアルａｔａインタフェースを持つ電子機器及びシリアルａｔａバスのパワーセーブ方法
JP2005190202A (ja) 2003-12-25 2005-07-14 Toshiba Corp シリアルａｔａインタフェースを持つ電子機器及びシリアルａｔａバスのパワーセーブ方法
JP4387815B2 (ja) * 2004-01-30 2009-12-24 富士通株式会社 シリアルタイプのインターフェイス回路、そのパワーセーブ方法及びシリアルインターフェイスを持つデバイス
JP2006099665A (ja) 2004-09-30 2006-04-13 Hitachi Global Storage Technologies Netherlands Bv データ記憶装置及びそのシリアル・インターフェース部のパワー・セーブ・モードの制御方法
JP4295204B2 (ja) 2004-12-16 2009-07-15 インターナショナル・ビジネス・マシーンズ・コーポレーション 磁気ディスク装置の電力制御方法、プログラム、電力制御装置、および電子情報機器
US20060265617A1 (en) * 2005-05-18 2006-11-23 Priborsky Anthony L Power management in a system having multiple power modes
KR100827150B1 (ko) * 2006-07-10 2008-05-02 삼성전자주식회사 터치패드를 구비한 휴대 단말기의 구동 장치
WO2008010795A1 (en) 2006-07-18 2008-01-24 Agere Systems Inc. Systems and methods for modular power management
KR100950491B1 (ko) * 2006-08-03 2010-03-31 삼성전자주식회사 네트워크 인터페이스카드, 이를 갖는 네트워크프린터 및 그 장치의 제어방법
JP2009015752A (ja) 2007-07-09 2009-01-22 Fujitsu Ltd 記憶装置
JP4681671B2 (ja) 2007-11-05 2011-05-11 パイオニア株式会社 情報記憶装置、情報記録再生装置、及び消費電力管理方法
JP5207720B2 (ja) 2007-12-07 2013-06-12 ルネサスエレクトロニクス株式会社 Ｏｏｂ検出回路およびシリアルａｔａシステム
US20090187779A1 (en) * 2008-01-18 2009-07-23 Mediatek Inc. Automatic power management method
US8051314B2 (en) 2008-06-25 2011-11-01 Intel Corporation Serial ATA (SATA) power optimization through automatic deeper power state transition
US8504850B2 (en) * 2008-09-08 2013-08-06 Via Technologies, Inc. Method and controller for power management
JP2010152853A (ja) * 2008-12-26 2010-07-08 Toshiba Corp データ記憶装置
JP4405577B2 (ja) * 2009-01-19 2010-01-27 株式会社東芝 シリアルａｔａインタフェースを持つ電子機器
CN101526845B (zh) 2009-04-24 2011-02-16 威盛电子股份有限公司 电源管理方法及其相关芯片组
US8918663B2 (en) * 2009-06-07 2014-12-23 Hewlett-Packard Development Company, L.P. Method for active power management in a Serial ATA interface to operate at most a predetermined rate upon a refused speed request
US8275560B2 (en) * 2009-09-10 2012-09-25 Intel Corporation Power measurement techniques of a system-on-chip (SOC)
US8443221B2 (en) 2011-03-04 2013-05-14 Sandisk Technologies Inc. Methods, systems, and computer readable media for advanced power management for serial advanced technology attachment (SATA)-based storage devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7254732B2 (en) * 2003-06-25 2007-08-07 Lsi Corporation Method and apparatus of automatic power management control for serial ATA device directly attached to SAS/SATA host controller
US20080184051A1 (en) * 2007-01-30 2008-07-31 Samsung Electronics Co., Ltd. Method of controlling power saving mode used in sata interface
US20090083587A1 (en) * 2007-09-26 2009-03-26 Jien-Hau Ng Apparatus and method for selectively enabling and disabling a squelch circuit across AHCI and SATA power states

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109766295A (zh) * 2018-12-30 2019-05-17 中孚信息股份有限公司 一种高速数据单向传输方法及装置
CN109766295B (zh) * 2018-12-30 2023-03-14 中孚信息股份有限公司 一种高速数据单向传输方法及装置
CN110377143A (zh) * 2019-07-17 2019-10-25 浙江大华技术股份有限公司 起转命令的发送方法及装置、存储介质、电子装置

Also Published As

Publication number Publication date
JP2012155711A (ja) 2012-08-16
DE202011111114U1 (de) 2020-01-22
US20150268716A1 (en) 2015-09-24
DE102011089875A1 (de) 2012-07-26
DE102011089875B4 (de) 2022-08-25
CN113419620B (zh) 2022-07-19
DE102011123109B3 (de) 2022-10-13
US20140359322A1 (en) 2014-12-04
DE202011111117U1 (de) 2020-01-22
DE202011111116U1 (de) 2020-01-22
US20120191996A1 (en) 2012-07-26
DE102011123107B3 (de) 2022-10-13
US8819462B2 (en) 2014-08-26
US9389676B2 (en) 2016-07-12
CN111580638A (zh) 2020-08-25
KR20120086542A (ko) 2012-08-03
CN102622077A (zh) 2012-08-01
CN113419620A (zh) 2021-09-21
KR101747797B1 (ko) 2017-06-15
US9377846B2 (en) 2016-06-28

Similar Documents

Publication Publication Date Title
CN107256076A (zh) 串行高级技术附件接口、存储设备及其电力管理方法
KR102024915B1 (ko) 높은 아이들 노이즈 및 dc-레벨 거절을 가지는 저전력 타입-c 수신기
KR102030878B1 (ko) 극고주파 시스템 및 그 동작 방법
CN101893926B (zh) 控制双处理器切换的方法、装置及终端
KR100589227B1 (ko) 메모리 인터페이스 공유 기능을 구비한 장치 및 그 공유방법
KR102151178B1 (ko) 직렬 통신 장치 및 그 방법
US20130268789A1 (en) Electronic device and method of managing power of the same
WO2014004896A1 (en) A low power universal serial bus
JP2009048638A (ja) 安定したクロック信号を生成させうるクロック信号発生器、該クロック信号発生器を備える半導体メモリ装置及びその方法
KR20170012182A (ko) 마스터 mcu를 깨우는 회로, 방법 및 디바이스
US9524265B2 (en) Providing a serial protocol for a bidirectional serial interconnect
CN112867120B (zh) 低功耗控制系统、方法、计算机设备和可读存储介质
KR20240108580A (ko) 인터칩 및 인트라칩 노드 통신을 위한 통합된 시스템들 및 방법들
CN104380274A (zh) 优化的链路训练及管理机制
CN105282210A (zh) 降低网络能耗
JP6508912B2 (ja) ストレージシステム、ストレージ装置、及びストレージシステムの非信号分析方法
KR102613449B1 (ko) Pcie(pci(peripheral component interconnect) express) 링크에서의 측파대 시그널링
CN118672959A (zh) 一种设备识别装置、方法及电子设备
CN116055546A (zh) 进程管理方法、电子设备、存储介质及程序产品
CN111092467A (zh) 一种充电装置
CN108255748A (zh) 一种数据传输装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171017