KR20170012182A - 마스터 mcu를 깨우는 회로, 방법 및 디바이스 - Google Patents

마스터 mcu를 깨우는 회로, 방법 및 디바이스 Download PDF

Info

Publication number
KR20170012182A
KR20170012182A KR1020167007390A KR20167007390A KR20170012182A KR 20170012182 A KR20170012182 A KR 20170012182A KR 1020167007390 A KR1020167007390 A KR 1020167007390A KR 20167007390 A KR20167007390 A KR 20167007390A KR 20170012182 A KR20170012182 A KR 20170012182A
Authority
KR
South Korea
Prior art keywords
peripheral
peripheral interface
chip
unit
master
Prior art date
Application number
KR1020167007390A
Other languages
English (en)
Inventor
데구오 멩
이 딩
엔싱 호우
Original Assignee
시아오미 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시아오미 아이엔씨. filed Critical 시아오미 아이엔씨.
Publication of KR20170012182A publication Critical patent/KR20170012182A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/21—Pc I-O input output
    • G05B2219/21097—DMA
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/23—Pc programming
    • G05B2219/23319—Microprocessor control or manual control
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25279—Switch on power, awake device from standby if detects action on device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

본 개시는, 마스터 MCU가 딥 슬립 상태로부터 시간 내에 깨어날 수 있어서 데이터를 수신 및 전송할 수 있도록, 마스터 MCU를 깨우는 회로, 방법 및 디바이스에 관한 것이다. 이 방법은 딥 슬립 상태에 있도록 마스터 MCU를 구성하고, 정상 작동 상태에 있도록 주변 인터페이스 칩과 주변 처리 칩을 구성하는 단계; 주변 처리 칩에 의해 주변 인터페이스 칩에 전송되는 데이터의 데이터 량을 모니터링하는 단계; 및 데이터 량이 역치를 초과한다면, 웨이크업 신호를 마스터 MCU에 전송하는 단계를 포함한다. 본 개시의 기술적 해법에 의해, 마스터 MCU는 딥 슬립 상태로부터 시간 내에 깨어날 수 있어서, 데이터를 수신 및 전송할 수 있다.

Description

마스터 MCU를 깨우는 회로, 방법 및 디바이스{CIRCUIT, METHOD AND DEVICE FOR WAKING UP MASTER MCU}
본 출원은 2015년 6월 29일에 중화인민공화국의 국가지식산권국에 출원된 중국 특허출원(제201510370154.4호)을 기초로 하며 이를 우선권으로 청구하고, 이 출원의 전체 내용은 본 명세서에서 인용되고 있다.
본 개시는 디바이스 기술 분야에 관한 것이며, 더욱 상세하게는 마스터 MCU를 깨우는 회로, 방법 및 디바이스에 관한 것이다.
내장된 시스템 소프트웨어의 개발 시, 개발자들은 전력 소비를 줄여서 에너지를 절약하기 위해, 시스템을 아이들 상태에서 저전력 소비 모드로 전환할 것이며, 이때 마이크로컨트롤러 유닛(MCU) 칩은 슬립 상태 또는 딥 슬립 상태(deep sleep state)가 될 것이다. 딥 슬립 상태에서, (직렬 주변 인터페이스(SPI: Serial Peripheral Interface), 범용 비동기 수신 송신(UART: Universal Asynchronous Receiving Transmission) 및 아날로그/디지털(A/D) 변환기 유닛과 같은) MCU의 공통 주변기기들은 정상적으로는 작동하지 않을 것이며, 다른 칩은 직렬 인터페이스를 통해 MCU와 통신하지 않을 수 있다. 외부 인터럽트와 타이머 인터럽트만이 MCU를 깨울 수 있다.
다른 시나리오로, 지능형 디바이스 시스템이, 전력 소비를 줄여서 에너지 효율을 촉진하기 위해, 아이들 상태에서 저전력 소비 모드에 진입할 수 있다. MCU는 슬립 모드 또는 딥 슬립(대기/하이버네이트(hybernate)) 모드가 될 수 있다. MCU가 딥 슬립 모드가 될 때, 마스터 클록은 작동을 멈출 것이며, 일부 내부 주변 기기(예컨대, UART 유닛, SPI 유닛, 내부 집적 회로 버스(Inter-Integrated Circuit Bus: I2C) 유닛, A/D 유닛 및 펄스 폭 변조(PWM) 유닛 등)는, 마스터 클록에 의존하는 경우 작동하지 않을 수 있다. 따라서, 마스터 MCU는 UART 유닛, SPI 유닛, I2C 유닛 등으로부터 전송되는 데이터를 시간 내에 수신하지 않을 수 있다.
관련 기술에서의 문제를 해결하기 위해, 본 개시는, 딥 슬립 상태의 마스터 MCU가 시간 내에 깨어나서 데이터를 전송 및 수신할 수 있도록, 마스터 MCU를 깨우는 회로, 방법 및 디바이스를 제공한다.
본 개시의 제1 양상의 실시예에 따르면, 마스터 MCU를 깨우는 회로가 제공되며, 이 회로는 마스터 MCU, 주변 인터페이스 칩 및 주변 처리 칩을 포함하며;
주변 처리 칩이 주변 인터페이스 칩을 통해 마스터 MCU와 연결되고;
마스터 MCU의 클록 회선이 마스터 클록 신호와 연결되고, 주변 처리 칩의 클록 회선과 주변 인터페이스 칩의 클록 회선 각각이 슬레이브 클록 신호와 연결되어, 마스터 MCU가 딥 슬립 상태가 될 때, 주변 인터페이스 칩과 주변 처리 칩이 정상 작동 상태를 유지하고;
주변 인터페이스 칩은 주변 처리 칩에 의해 주변 인터페이스 칩에 전송되는 데이터의 데이터 량을 모니터링하며, 데이터 량이 역치를 초과한다면, 주변 인터페이스 칩이 웨이크업 신호를 마스터 MCU에 전송하도록 구성된다.
실시예에서, 주변 인터페이스 칩이 웨이크업 신호를 마스터 MCU에 전송하는 것은:
주변 인터페이스 칩에 의해 인터럽트 신호 형태로 마스터 MCU에 웨이크업 신호를 전송하는 것을 포함한다.
실시예에서, 주변 인터페이스 칩과 주변 처리 칩이 정상 작동 상태를 유지하는 것은:
직접 메모리 액세스(DMA) 방식을 통해 주변 처리 칩과 주변 인터페이스 칩 사이에서의 데이터 송신을 포함한다.
실시예에서, 주변 인터페이스 칩은 범용 비동기 수신기 송신기(UART) 유닛, 직렬 주변 인터페이스(SPI) 유닛, 내부 집적 회로 버스(I2C) 유닛 또는 블루투스 유닛이고;
주변 처리 칩은 아날로그/디지털(A/D) 유닛, 펄스 폭 변조(PWM) 유닛, 비디오 처리 유닛 또는 오디오 처리 유닛이다.
마스터 마이크로컨트롤러 유닛(MCU)을 깨우는 방법이 또한 본 개시에서 제공되며, 이 방법은 마스터 MCU, 주변 인터페이스 칩 및 주변 처리 칩을 포함하는 장치에 적용되며, 이 방법은:
딥 슬립 상태에 있도록 마스터 MCU를 구성하고, 정상 작동 상태에 있도록 주변 인터페이스 칩과 주변 처리 칩을 구성하는 단계;
주변 처리 칩에 의해 주변 인터페이스 칩에 전송되는 데이터의 데이터 량을 모니터링하는 단계; 및
데이터 량이 역치를 초과한다면, 웨이크업 신호를 마스터 MCU에 전송하는 단계를 포함한다.
실시예에서, 웨이크업 신호를 마스터 MCU에 전송하는 단계는:
인터럽트 신호 형태로 마스터 MCU에 웨이크업 신호를 전송하는 단계를 포함한다.
실시예에서, 딥 슬립 상태에 있도록 마스터 MCU를 구성하고, 정상 작동 상태에 있도록 주변 인터페이스 칩과 주변 처리 칩을 구성하는 단계는:
마스터 MCU의 클록 회선을 마스터 클록 신호에 연결하는 단계;
주변 처리 칩의 클록 회선과 주변 인터페이스 칩의 클록 회선 각각을 슬레이브 클록 신호에 연결하는 단계; 및
딥 슬립 상태에 있도록 마스터 MCU를 구성하고 정상 작동 상태에 있도록 주변 처리 칩과 주변 인터페이스 칩을 구성하도록, 마스터 클록 신호와 슬레이브 클록 신호를 제어하는 단계를 포함한다.
실시예에서, 정상 작동 상태에 있도록 주변 처리 칩과 주변 인터페이스 칩을 구성하는 단계는:
직접 메모리 액세스(DMA) 방식을 통해 서로 간에 데이터를 송신하도록 주변 처리 칩과 주변 인터페이스 칩을 구성하는 단계를 포함한다.
실시예에서, 주변 인터페이스 칩은 범용 비동기 수신기 송신기(UART) 유닛, 직렬 주변 인터페이스(SPI) 유닛, 내부 집적 회로 버스(I2C) 유닛 또는 블루투스 유닛이며;
주변 처리 칩은 아날로그/디지털(A/D) 유닛, 펄스 폭 변조(PWM) 유닛, 비디오 처리 유닛 또는 오디오 처리 유닛이다.
마스터 마이크로컨트롤러 유닛(MCU)을 깨우는 디바이스가 본 개시에서 또한 제공되며, 이 디바이스는 마스터 MCU, 주변 인터페이스 칩 및 주변 처리 칩을 포함하는 장치에 적용되며;
딥 슬립 상태에 있도록 마스터 MCU를 구성하고, 정상 작동 상태에 있도록 주변 인터페이스 칩과 주변 처리 칩을 구성하도록 구성되는 구성 모듈;
주변 처리 칩에 의해 주변 인터페이스 칩에 전송되는 데이터의 데이터 량을 모니터링하도록 구성되는 모니터링 모듈; 및
데이터 량이 역치를 초과한다면, 웨이크업 신호를 마스터 MCU에 전송하도록 구성되는 전송 모듈을 포함한다.
실시예에서, 전송 모듈은 인터럽트 신호 형태로 마스터 MCU에 웨이크업 신호를 전송하도록 구성된다.
실시예에서, 구성 모듈은:
마스터 MCU의 클록 회선을 마스터 클록 신호에 연결하도록 구성되는 제1 연결 서브-모듈;
주변 처리 칩의 클록 회선과 주변 인터페이스 칩의 클록 회선 각각을 슬레이브 클록 신호에 연결하도록 구성되는 제2 연결 서브-모듈; 및
딥 슬립 상태에 있도록 마스터 MCU를 구성하고 정상 작동 상태에 있도록 주변 처리 칩과 주변 인터페이스 칩을 구성하도록, 마스터 클록 신호와 슬레이브 클록 신호를 제어하도록 구성되는 제어 서브-모듈을 포함한다.
실시예에서, 구성 모듈은, 직접 메모리 액세스(DMA) 방식을 통해 서로 간에 데이터를 송신하도록 주변 처리 칩과 주변 인터페이스 칩을 구성하도록 구성된다.
실시예에서, 주변 인터페이스 칩은 범용 비동기 수신기 송신기(UART) 유닛, 직렬 주변 인터페이스(SPI) 유닛, 내부 집적 회로 버스(I2C) 유닛 또는 블루투스 유닛이며;
주변 처리 칩은 아날로그/디지털(A/D) 유닛, 펄스 폭 변조(PWM) 유닛, 비디오 처리 유닛 또는 오디오 처리 유닛이다.
마스터 마이크로컨트롤러 유닛(MCU)을 깨우는 디바이스가 본 개시에서 또한 제공되며, 이 디바이스는:
프로세서; 및
프로세서에 의해 수행 가능한 명령을 저장하도록 구성되는 메모리를 포함하며;
프로세서는 딥 슬립 상태에 있도록 마스터 MCU를 구성하고, 정상 작동 상태에 있도록 주변 인터페이스 칩과 주변 처리 칩을 구성하고;
주변 처리 칩에 의해 주변 인터페이스 칩에 전송되는 데이터의 데이터 량을 모니터링하며;
데이터 량이 역치를 초과한다면, 웨이크업 신호를 마스터 MCU에 전송하도록 구성된다.
본 개시에서 제공한 기술적 해법은 다음의 유리한 효과를 포함할 수 있다.
상기 실시예에서, 마스터 MCU의 클록 회선은 마스터 클록 신호와 연결되고, 주변 처리 칩의 클록 회선과 주변 인터페이스 칩의 클록 회선 각각은 슬레이브 클록 신호와 연결되어, 즉 마스터 MCU, 주변 처리 칩 및 주변 인터페이스 칩의 클록 회선이 상이한 클록 신호와 연결되어, 마스터 MCU가 딥 슬립 상태가 될 때, 주변 인터페이스 칩과 주변 처리 칩이 정상 작동 상태를 유지할 수 있다. 따라서, 주변 처리 칩으로부터 주변 인터페이스 칩으로 전송되는 데이터의 데이터 량이 역치를 초과한다면, 주변 인터페이스 칩은 웨이크업 신호를 마스터 MCU에 전송할 수 있으며, 마스터 MCU는 깨어난 후 데이터를 전송, 수신 및 처리할 수 있다. 이런 식으로, 딥 슬립 상태에 있는 마스터 MCU는 시간 내에 깨어나서, 데이터를 전송, 수신 및 처리할 수 있다.
앞서 일반적인 설명과 다음의 상세한 설명은 예시적이며 설명용이고 본 개시를 제한하는 것으로 해석되지 않아야 함을 이해해야 한다.
본 명세서에 포함되며 그 일부를 이루는 수반하는 도면은 본 발명에 부합하는 실시예를 예시하며, 상세한 설명과 함께, 본 개시의 원리를 설명하는데 기여한다.
도 1은 예시적인 실시예에 따라 마스터 MCU를 깨우는 회로의 개략도이다.
도 2는 예시적인 실시예에 따라 마스터 MCU를 깨우는 방법의 흐름도이다.
도 3은 예시적인 실시예에 따라 마스터 MCU를 깨우는 방법의 단계(S201)의 흐름도이다.
도 4는 예시적인 실시예에 따라 마스터 MCU를 깨우는 디바이스의 블록도이다.
도 5는 예시적인 실시예에 따라 마스터 MCU를 깨우는 디바이스에서의 구성 모듈의 블록도이다.
도 6은 예시적인 실시예에 따라 마스터 MCU를 깨우는 디바이스의 개략도이다.
다음의 상세한 설명과 도면을 참조하면, 본 개시의 실시예의 이들 및 기타 양상은 분명하게 될 것이다. 이들 상세한 설명과 도면에서, 본 개시의 실시예의 원리를 실행하는 일부 방식을 보여주기 위해, 본 개시의 실시예의 일부 특정 접근법을 제공하지만, 본 개시의 실시예는 그렇게 제한되지 않음을 이해해야 한다. 대신, 본 개시의 실시예는 청구범위에 의해 한정된 본 개시의 범위와 사상 내에서 모든 변경, 수정 및 그 등가물을 포함한다.
도 1은 예시적인 실시예에 따라 마스터 MCU를 깨우는 회로의 개략도이다. 이 회로는 마스터 MCU(11), 주변 인터페이스 칩(12) 및 주변 처리 칩(13)을 포함한다.
주변 처리 칩(13)은 주변 인터페이스 칩(12)을 통해 마스터 MCU(11)와 연결된다.
마스터 MCU(11)의 클록 회선은 마스터 클록 신호와 연결되고, 주변 처리 칩(13)의 클록 회선과 주변 인터페이스 칩(12)의 클록 회선 각각은 슬레이브 클록 신호와 연결되어, 마스터(MCU)가 딥 슬립 상태에 있을 때, 주변 인터페이스 칩(12)과 주변 처리 칩(13)은 정상 작동 상태를 유지한다. 주변 인터페이스 칩(12)은 주변 처리 칩(13)에 의해 주변 인터페이스 칩(12)에 전송되는 데이터의 데이터 량을 모니터링하여, 데이터 량이 역치를 초과한다면, 웨이크업 신호를 마스터 MCU(11)에 전송하도록 구성된다.
상기 실시예에서, 마스터 MCU(11)의 클록 회선은 마스터 클록 신호와 연결되며, 주변 처리 칩(13)의 클록 회선과 주변 인터페이스 칩(12)의 클록 회선 각각은 슬레이브 클록 신호와 연결되어, 즉 마스터 MCU(11), 주변 처리 칩(13) 및 주변 인터페이스 칩(12)의 클록 회선이 상이한 클록 신호와 연결되어, 마스터 MCU(11)가 딥 슬립 상태에 있을 때, 주변 인터페이스 칩(12)과 주변 처리 칩(13)은 정상 작동 상태를 유지할 수 있다. 따라서, 주변 처리 칩(13)으로부터 주변 인터페이스 칩(12)에 전송된 데이터의 데이터 량이 역치를 초과한다면, 주변 인터페이스 칩(12)은 웨이크업 신호를 마스터 MCU(11)에 전송할 수 있으며, 그 후 마스터 MCU는 깨어난 후 데이터를 전송, 수신 및 처리할 수 있다. 이런 식으로, 딥 슬립 상태에 있는 마스터 MCU는 시간 내에 깨어나, 데이터를 전송, 수신 및 처리할 수 있다.
상기 실시예에서, 버퍼가 주변 인터페이스 칩에 배열된다. 주변 처리 칩은 주변 인터페이스 칩을 통해 마스터 MCU에 전송되는 데이터를 준비하고, 데이터를 주변 인터페이스 칩에 전송하며, 주변 인터페이스 칩은 데이터를 버퍼에 저장하며, 데이터 량이 역치를 초과한다면 웨이크업 신호를 마스터 MCU에 전송한다.
실시예에서, 주변 인터페이스 칩은 인터럽트 신호 형태로 마스터 MCU에 웨이크업 신호를 전송하여, 딥 슬립 상태에 있는 마스터 MCU(11)를 시간 내에 깨워서 데이터를 전송 및 수신할 수 있다. 구체적으로, 주변 인터페이스 칩은 주변 처리 칩에 의해 주변 인터페이스 칩에 전송되는 데이터의 데이터 량을 모니터링하며, 데이터 량이 역치를 초과한다면 인터럽트 신호를 생성하고, 인터럽트 신호를 마스터 MCU에 전송하여, 마스터 MCU를 깨운다.
실시예에서, 주변 처리 칩과 주변 인터페이스 칩은 직접 메모리 액세스(DMA) 방식을 통해 서로 간에 데이터를 송신할 수 있으며, 이러한 직접 메모리 액세스 방식은 고속 데이터 전송 동작이며, CPU를 통하지 않고 CPU에 의해 개입하지 않고도, 외부 디바이스와 메모리 사이의 직접 데이터 판독과 기록을 허용하며, DMA 컨트롤러에 의해 전체적으로 제어되어, 데이터는, 마스터 MCU가 딥 슬립 상태에 있을지라도 주변 처리 칩과 주변 인터페이스 칩 사이에서 송신될 수 있다.
실시예에서, 주변 인터페이스 칩은 범용 비동기 수신기 송신기(UART) 유닛, 직렬 주변 인터페이스(SPI) 유닛, 내부 집적 회로 버스(I2C) 유닛 또는 블루투스 유닛이고; 주변 처리 칩은 아날로그/디지털(A/D) 유닛, 펄스 폭 변조(PWM) 유닛, 비디오 처리 유닛 또는 오디오 처리 유닛이다.
다음에서, 본 개시의 적용 예를 설명하며, 여기서 주변 인터페이스 칩은 UART 유닛으로서 구성하며, 주변 처리 유닛은 A/D 유닛으로서 구성한다.
적용 예는 지능형 디바이스에 적용되는 저전력 소비 회로이며, 이 회로의 마스터 MCU는 딥 슬립 상태로부터 시간 내에 깨어나서 데이터를 수신 및 전송할 수 있다. 저소비 회로는 마스터 클록과 독립적인 내부 주변 구조이며, 여기서 내부 주변 UART 유닛과 A/D 유닛은 마스터 클록과 독립적인 그 자신의 작동 클록을 갖는다. 따라서, 마스터 MCU가 딥 슬립 모드가 된다면, 특정한 주변부의 작동 상태는 별도로 구성할 수 있다. 예컨대, 마스터 MCU가 딥 슬립 상태에 있을 때 UART 유닛은 정상 작동 상태를 유지하며, DMA를 통해 A/D 유닛과 데이터를 송신한다. UART 유닛은, UART 유닛을 통해 A/D 유닛에 의해 전송되는 데이터의 데이터 량이 역치를 초과한다면, 인터럽트 신호를 전송함으로써 마스터 MCU를 깨울 것이며, 그리하여, 마스터 MCU는 데이터를 수신, 전송 및 처리할 수 있다. 이런 식으로, 디바이스는 여전히 초저전력 소비 모드에서 정상적으로 데이터를 수신할 수 있음을 보장할 수 있다.
도 2는 예시적인 실시예에 따라 마스터 MCU를 깨우는 방법의 흐름도이며, 도 2에 도시한 바와 같이, 이 방법은 마스터 MCU, 주변 인터페이스 칩 및 주변 처리 칩을 포함하는 장치에 적용되며, 다음의 단계(S201 내지 S203)를 포함한다.
단계(S201)에서, 마스터 MCU는 딥 슬립 상태에 있도록 구성되며, 주변 인터페이스 칩과 주변 처리 칩은 정상 작동 상태에 있도록 구성된다.
단계(S202)에서, 주변 처리 칩에 의해 주변 인터페이스 칩에 전송되는 데이터의 데이터 량을 모니터링한다.
단계(S203)에서, 데이터 량이 역치를 초과한다면, 웨이크업 신호가 마스터 MCU에 전송된다. 웨이크업 신호는 인터럽트 형태로 마스터 MCU에 전송될 수 있다.
상기 실시예에서, 마스터 MCU는 딥 슬립 모드에 있도록 구성되고, 주변 인터페이스 칩과 주변 처리 칩은 정상 작동 상태에 있도록 구성되며, 웨이크업 신호가, 주변 처리 칩으로부터 주변 인터페이스 칩에 전송되는 데이터의 데이터 량이 역치를 초과한다면, 마스터 MCU에 전송된다. 이런 식으로, 마스터 MCU는 딥 슬립 상태로부터 시간 내에 깨어날 수 있어서, 데이터를 수신하고 전송할 수 있다.
실시예에서, 주변 인터페이스 칩은 범용 비동기 수신기 송신기(UART) 유닛, 직렬 주변 인터페이스(SPI) 유닛, 내부 집적 회로 버스(I2C) 유닛 또는 블루투스 유닛이고; 주변 처리 칩은 아날로그/디지털(A/D) 유닛, 펄스 폭 변조(PWM) 유닛, 비디오 처리 유닛 또는 오디오 처리 유닛이다.
단계(S201)는 직접 메모리 액세스(DMA) 방식을 통해 서로 간에 데이터를 송신하도록 주변 처리 칩과 주변 인터페이스 칩을 구성하는 단계를 포함하며, 이러한 직접 메모리 액세스 방식은 고속 데이터 전송 동작이며, CPU를 통하지 않고 CPU에 의해 개입하지 않고도, 외부 디바이스와 메모리 사이의 직접 데이터 판독과 기록을 허용하며, DMA 컨트롤러에 의해 전체적으로 제어되어, 데이터 송신은, 마스터 MCU가 딥 슬립 상태에 있을 때 주변 처리 칩과 주변 인터페이스 칩 사이에 여전히 실행될 수 있다.
도 3에 도시한 바와 같이, 단계(S201)는 다음의 단계를 포함한다.
단계(S2011)에서, 마스터 MCU의 클록 회선은 마스터 클록 신호에 연결된다.
단계(S2012)에서, 주변 처리 칩의 클록 회선과 주변 인터페이스 칩의 클록 회선 각각은 슬레이브 클록 신호에 연결된다.
단계(S2013)에서, 딥 슬립 상태에 있도록 마스터 MCU를 구성하며 정상 작동 상태에 있도록 주변 처리 칩과 주변 인터페이스 칩을 구성하도록, 마스터 클록 신호와 슬레이브 클록 신호가 제어된다.
상기 실시예에서, 마스터 MCU의 클록 회선은 마스터 클록 신호와 연결되며, 주변 처리 칩의 클록 회선과 주변 인터페이스 칩의 클록 회선 각각은 슬레이브 클록 신호와 연결되어, 즉 마스터 MCU, 주변 처리 칩 및 주변 인터페이스 칩의 클록 회선은 상이한 클록 신호와 연결되어, 주변 인터페이스 칩과 주변 처리 칩은, 마스터 MCU가 딥 슬립 상태가 될 때 정상 작동 상태에 남을 수 있다.
도 4는 예시적인 실시예에 따라 마스터 MCU를 깨우는 디바이스의 블록도이며, 도 4에 도시된 바와 같이, 이 디바이스는 마스터 MCU, 주변 인터페이스 칩 및 주변 처리 칩을 포함하는 장치에 적용되며, 구성 모듈(41), 모니터링 모듈(42) 및 전송 모듈(43)을 포함한다.
구성 모듈(41)은 딥 슬립 상태에 있도록 마스터 MCU를 구성하고, 정상 작동 상태에 있도록 주변 인터페이스 칩과 주변 처리 칩을 구성하도록 구성된다.
모니터링 모듈(42)은 주변 처리 칩에 의해 주변 인터페이스 칩에 전송되는 데이터의 데이터 량을 모니터링하도록 구성된다.
전송 모듈(43)은, 데이터 량이 역치를 초과한다면, 웨이크업 신호를 마스터 MCU에 전송하도록 구성된다.
상기 실시예에서, 마스터 MCU는 딥 슬립 모드에 있도록 구성되고, 주변 인터페이스 칩과 주변 처리 칩은 정상 작동 상태에 있도록 구성되며, 주변 처리 칩으로부터 주변 인터페이스 칩에 전송되는 데이터의 데이터 량이 역치를 초과한다면 웨이크업 신호가 마스터 MCU에 전송된다. 이런 식으로, 장치의 마스터 MCU는 딥 슬립 상태로부터 시간 내에서 깨어서 데이터를 수신하고 전송할 수 있다.
실시예에서, 구성 모듈(41)은 직접 메모리 액세스(DMA) 방식을 통해 서로 간에 데이터를 송신하도록 주변 처리 칩과 주변 인터페이스 칩을 구성하도록 구성되며, 이러한 직접 메모리 액세스 방식은 고속 데이터 전송 동작이며, CPU를 통하지 않고 CPU에 의해 개입하지 않고도, 외부 디바이스와 메모리 사이의 직접 데이터 판독과 기록을 허용하며, DMA 컨트롤러에 의해 전체적으로 제어되어, 데이터는, 마스터 MCU가 딥 슬립 상태에 있을 때 주변 처리 칩과 주변 인터페이스 칩 사이에 여전히 송신될 수 있다.
도 5에 도시된 바와 같이, 구성 모듈(41)은 제1 연결 서브-모듈(411), 제2 연결 서브-모듈(412) 및 제어 서브-모듈(413)을 포함한다.
제1 연결 서브-모듈(411)은 마스터 MCU의 클록 회선을 마스터 클록 신호에 연결하도록 구성된다.
제2 연결 서브-모듈(412)은 주변 처리 칩의 클록 회선과 주변 인터페이스 칩의 클록 회선 각각을 슬레이브 클록 신호에 연결하도록 구성된다.
제어 서브-모듈(413)은, 딥 슬립 상태에 있도록 마스터 MCU를 구성하고 정상 작동 상태에 있도록 주변 처리 칩과 주변 인터페이스 칩을 구성하도록, 마스터 클록 신호와 슬레이브 클록 신호를 제어하도록 구성된다.
상기 실시예에서, 마스터 MCU의 클록 회선은 마스터 클록 신호와 연결되며, 주변 처리 칩의 클록 회선과 주변 인터페이스 칩의 클록 회선 각각은 슬레이브 클록 신호와 연결되어, 즉 마스터 MCU, 주변 처리 칩 및 주변 인터페이스 칩의 클록 회선은 상이한 클록 신호와 연결되어, 주변 인터페이스 칩과 주변 처리 칩은, 마스터 MCU가 딥 슬립 상태가 될 때 정상 작동 상태에 남을 수 있다.
주변 인터페이스 칩은 범용 비동기 수신기 송신기(UART) 유닛, 직렬 주변 인터페이스(SPI) 유닛, 내부 집적 회로 버스(I2C) 유닛 또는 블루투스 유닛이다.
주변 처리 칩은 아날로그/디지털(A/D) 유닛, 펄스 폭 변조(PWM) 유닛, 비디오 처리 유닛 또는 오디오 처리 유닛이다.
상기 실시예에서의 디바이스에 관해서는, 이 디바이스에서의 개별 모듈의 특정한 동작 모드는 마스터 MCU를 깨우는 방법에 관한 실시예에서 상세하게 설명하였으며, 여기서는 자세하게 설명하지 않을 것이다.
도 6은 예시적인 실시예에 따라 마스터 MCU를 깨우는 디바이스(1200)의 개략도이다. 이 디바이스는 휴대 단말에 적용할 수 있다. 예컨대, 디바이스(1200)는 휴대폰, 컴퓨터, 디지털 방송 단말, 메시징 디바이스, 게임 콘솔, 태블릿 디바이스, 피트니스 장비, 개인휴대단말(PDA) 등일 수 있다.
도 6을 참조하면, 디바이스(1200)는 다음의 하나 이상의 구성요소를 포함할 수 있다: 처리 구성요소(1202), 메모리(1204), 전력 구성요소(1206), 멀티미디어 구성요소(1208), 오디오 구성요소(1210), 입/출력(I/O) 인터페이스(1212), 센서 구성요소(1214) 및 통신 구성요소(1216)를 포함할 수 있다.
처리 구성요소(1202)는 통상, 디스플레이, 전화 통화, 데이터 통신, 카메라 동작 및 기록 동작과 관련된 동작과 같은, 디바이스(1200)의 전체 동작을 제어한다. 처리 구성요소(1202)는 상기 설명한 방법에서의 단계 모두 또는 그 일부분을 실행하는 명령을 수행하는 하나 이상의 프로세서(1220)를 포함할 수 있다. 게다가, 처리 구성요소(1202)는, 처리 구성요소(1202)와 다른 구성요소 사이의 인터랙션을 용이하게 하는 하나 이상의 모듈을 포함할 수 있다. 예컨대, 처리 구성요소(1202)는 멀티미디어 구성요소(1208)와 처리 구성요소(1202) 사이의 인터랙션을 용이하게 하는 멀티미디어 모듈을 포함할 수 있다.
메모리(1204)는 디바이스(1200)의 동작을 지원하기 위해 여러 타입의 데이터를 저장하도록 구성된다. 그러한 데이터의 예는 디바이스(1200) 상에서 동작하는 임의의 애플리케이션 또는 방법에 대한 명령, 연락 데이터, 전화번호부 데이터, 메시지, 사진, 비디오 등을 포함한다. 메모리(1204)는 정적 랜덤 액세스 메모리(SRAM), 전기적으로 소거 가능하고 프로그램 가능한 판독 전용 메모리(EEPROM), 소거 가능하고 프로그램 가능한 판독 전용 메모리(EPROM), 프로그램 가능한 판독 전용 메모리(PROM), 판독 전용 메모리(ROM), 자기 메모리, 플래시 메모리, 자기 또는 광학 디스크와 같은, 임의의 타입의 휘발성 또는 비휘발성 메모리 디바이스 또는 그 조합을 사용하여 구현할 수 있다.
전력 구성요소(1206)는 디바이스(1200)의 여러 구성요소에 전력을 제공한다. 전력 구성요소(1206)는 전력 관리 시스템, 하나 이상의 전원 및 디바이스(1200)에서 전력의 생성, 관리 및 분배와 관련한 임의의 기타 구성요소를 포함할 수 있다.
멀티미디어 구성요소(1208)는 디바이스(1200)와 사용자 사이의 출력 인터페이스를 제공하는 스크린을 포함한다. 일부 실시예에서, 스크린은 액정 디스플레이(LCD)와 터치 패널(TP)을 포함할 수 있다. 스크린이 터치 패널을 포함한다면, 스크린은 터치 스크린으로서 구현할 수 있어서, 사용자로부터 입력 신호를 수신할 수 있다. 터치 패널은 하나 이상의 터치 센서를 포함하여 터치 패널 상에서 터치, 스와이프(swipe) 및 기타 몸짓을 감지한다. 터치 센서는 터치 또는 스와이프 동작의 경계를 감지할 뿐만 아니라 터치 또는 스와이프 동작과 관련된 압력과 지속 시간을 감지할 수 있다. 일부 실시예에서, 멀티미디어 구성요소(1208)는 전방 카메라 및/또는 후방 카메라를 포함한다. 디바이스(1200)가 사진촬영 모드 또는 비디오 모드와 같은 동작 모드에 있는 동안, 전방 카메라와 후방 카메라는 외부 멀티미디어 데이터를 수신할 수 있다. 전방 카메라와 후방 카메라 각각은 고정된 광학 렌즈 시스템일 수 있거나 초점 및 광학 줌 성능을 가질 수 있다.
오디오 구성요소(1210)는 오디오 신호를 출력 및/또는 입력하도록 구성된다. 예컨대, 지능형 디바이스(1200)가 통화 모드, 기록 모드 및 음성 인식 모드와 같은 동작 모드에 있는 동안, 오디오 구성요소(1210)는 외부 오디오 신호를 수신하도록 구성되는 마이크(MIC)를 포함한다. 수신된 오디오 신호는 메모리(1204)에 또한 저장될 수 있거나, 통신 구성요소(1216)를 통해 송신될 수 있다. 일부 실시예에서, 오디오 구성요소(1210)는 오디오 신호를 출력하는 스피커를 더 포함한다.
I/O 인터페이스(1212)는 키보드, 클릭 휠, 버튼 등과 같은 주변 인터페이스 모듈 및 처리 구성요소(1202)용 인터페이스를 제공한다. 버튼은 홈 버튼, 볼륨 버튼, 시작 버튼 및 잠금 버튼을 포함할 수 있지만, 이들로 제한되지는 않는다.
센서 구성요소(1214)는 디바이스(1200)의 여러 양상의 상태 평가를 제공하도록 하나 이상의 센서를 포함한다. 예컨대, 센서 구성요소(1214)는 디바이스(1200)의 개방/폐쇄된 상태 및 구성요소(예컨대, 디바이스(1200)의 디스플레이 및 키패드)의 상대적인 포지셔닝을 검출할 수 있다. 센서 구성요소(1214)는 또한 디바이스(1200) 또는 디바이스(1200)의 구성요소의 포지션의 변화, 디바이스(1200)와의 사용자 접촉의 존재나 부재, 디바이스(1200)의 방향 또는 가속/감속 및 디바이스(1200)의 온도 변화를 검출할 수 있다. 센서 구성요소(1214)는 임의의 물리적인 접촉 없이도 근처의 물체의 존재를 검출하도록 구성되는 근접성 센서를 포함할 수 있다. 센서 구성요소(1214)는 또한, 촬상 애플리케이션에 사용하기 위한, CMOS 또는 CCD 이미지 센서와 같은 광 센서를 포함할 수 있다. 일부 실시예에서, 센서 구성요소(1214)는 또한 가속도계 센서, 자이로스코프 센서, 자기 센서, 압력 센서 또는 온도 센서를 포함할 수 있다.
통신 구성요소(1216)는 디바이스(1200)와 다른 디바이스 사이의 유선 또는 무선 통신을 용이하게 하도록 구성된다. 디바이스(1200)는, WIFI, 2G 또는 3G 또는 이들의 조합과 같은 통신 표준을 기반으로 한 무선 네트워크에 액세스할 수 있다. 일 예시적인 실시예에서, 통신 구성요소(1216)는 방송 채널을 통해 외부 방송 관리 시스템으로부터 방송 신호 또는 방송 관련 정보를 수신한다. 일 예시적인 실시예에서, 통신 구성요소(1216)는 단거리 통신을 용이하게 하는 근거리 통신(NFC) 모듈을 더 포함한다. 예컨대, NFC 모듈은 무선 주파수 식별(RFID) 기술, 적외선 데이터 관련(IrDA) 기술, 초광대역(UWB) 기술, 블루투스(BT) 기술 및 기타 기술을 기반으로 하여 구현할 수 있다.
예시적인 실시예에서, 디바이스(1200)는 상술한 방법을 실행하기 위한 하나 이상의 주문형 집적 회로(ASIC), 디지털 신호 프로세서(DSP), 디지털 신호 처리 디바이스(DSPD), 프로그램 가능한 로직 디바이스(PLD), 필드 프로그램 가능한 게이트 어레이(FPGA), 컨트롤러, 마이크로-컨트롤러, 마이크로프로세서 또는 기타 전자 구성요소로 구현할 수 있다.
예시적인 실시예에서, 명령을 포함하는 메모리(1204)와 같은, 명령을 포함하는 비-일시적인 컴퓨터로 판독 가능한 저장 매체가 또한 제공된다. 상기 명령은 디바이스(1200)에서 프로세서(1220)에 의해 수행할 수 있어서, 상술한 방법을 실행할 수 있다. 예컨대, 비-일시적인 컴퓨터로 판독 가능한 저장 매체는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광학 데이터 저장 디바이스 등일 수 있다.
마스터 마이크로컨트롤러 유닛(MCU)을 깨우는 디바이스는,
프로세서; 및
프로세서에 의해 수행 가능한 명령을 저장하도록 구성되는 메모리를 포함하며;
프로세서는 딥 슬립 상태에 있도록 마스터 MCU를 구성하고, 정상 작동 상태에 있도록 주변 인터페이스 칩과 주변 처리 칩을 구성하고;
주변 처리 칩에 의해 주변 인터페이스 칩에 전송되는 데이터의 데이터 량을 모니터링하며;
데이터 량이 역치를 초과한다면, 웨이크업 신호를 마스터 MCU에 전송하도록 구성된다.
실시예에서, 프로세서는 다음과 같이 또한 구성된다.
웨이크업 신호를 마스터 MCU에 전송하는 것은:
인터럽트 신호 형태로 마스터 MCU에 웨이크업 신호를 전송하는 것을 포함한다.
실시예에서, 프로세서는 다음과 같이 또한 구성된다.
딥 슬립 상태에 있도록 마스터 MCU를 구성하고, 정상 작동 상태에 있도록 주변 인터페이스 칩과 주변 처리 칩을 구성하는 것은:
마스터 MCU의 클록 회선을 마스터 클록 신호에 연결하는 것;
주변 처리 칩의 클록 회선과 주변 인터페이스 칩의 클록 회선 각각을 슬레이브 클록 신호에 연결하는 것; 및
딥 슬립 상태에 있도록 마스터 MCU를 구성하고 정상 작동 상태에 있도록 주변 처리 칩과 주변 인터페이스 칩을 구성하도록, 마스터 클록 신호와 슬레이브 클록 신호를 제어하는 것을 포함한다.
실시예에서, 프로세서는 다음과 같이 또한 구성된다.
정상 작동 상태에 있도록 주변 처리 칩과 주변 인터페이스 칩을 구성하는 것은:
직접 메모리 액세스(DMA) 방식을 통해 서로 간에 데이터를 송신하도록 주변 처리 칩과 주변 인터페이스 칩을 구성하는 것을 포함한다.
실시예에서, 프로세서는 다음과 같이 또한 구성된다.
주변 인터페이스 칩은 범용 비동기 수신기 송신기(UART) 유닛, 직렬 주변 인터페이스(SPI) 유닛, 내부 집적 회로 버스(I2C) 유닛 또는 블루투스 유닛이며;
주변 처리 칩은 아날로그/디지털(A/D) 유닛, 펄스 폭 변조(PWM) 유닛, 비디오 처리 유닛 또는 오디오 처리 유닛이다.
비-일시적인 컴퓨터로 판독 가능한 저장 매체는 휴대 단말의 프로세서에 의해 수행될 때, 휴대 단말이 마스터 MCU를 깨우는 방법을 실행하게 하는 명령을 저장하고 있다. 이 방법은:
딥 슬립 상태에 있도록 마스터 MCU를 구성하고, 정상 작동 상태에 있도록 주변 인터페이스 칩과 주변 처리 칩을 구성하는 단계;
주변 처리 칩에 의해 주변 인터페이스 칩에 전송되는 데이터의 데이터 량을 모니터링하는 단계; 및
데이터 량이 역치를 초과한다면, 웨이크업 신호를 마스터 MCU에 전송하는 단계를 포함한다.
실시예에서, 웨이크업 신호를 마스터 MCU에 전송하는 단계는:
인터럽트 신호 형태로 마스터 MCU에 웨이크업 신호를 전송하는 단계를 포함한다.
실시예에서, 딥 슬립 상태에 있도록 마스터 MCU를 구성하고, 정상 작동 상태에 있도록 주변 인터페이스 칩과 주변 처리 칩을 구성하는 단계는:
마스터 MCU의 클록 회선을 마스터 클록 신호에 연결하는 단계;
주변 처리 칩의 클록 회선과 주변 인터페이스 칩의 클록 회선 각각을 슬레이브 클록 신호에 연결하는 단계; 및
딥 슬립 상태에 있도록 마스터 MCU를 구성하고 정상 작동 상태에 있도록 주변 처리 칩과 주변 인터페이스 칩을 구성하도록, 마스터 클록 신호와 슬레이브 클록 신호를 제어하는 단계를 포함한다.
실시예에서, 정상 작동 상태에 있도록 주변 처리 칩과 주변 인터페이스 칩을 구성하는 단계는:
직접 메모리 액세스(DMA) 방식을 통해 서로 간에 데이터를 송신하도록 주변 처리 칩과 주변 인터페이스 칩을 구성하는 단계를 포함한다.
실시예에서, 주변 인터페이스 칩은 범용 비동기 수신기 송신기(UART) 유닛, 직렬 주변 인터페이스(SPI) 유닛, 내부 집적 회로 버스(I2C) 유닛 또는 블루투스 유닛이며;
주변 처리 칩은 아날로그/디지털(A/D) 유닛, 펄스 폭 변조(PWM) 유닛, 비디오 처리 유닛 또는 오디오 처리 유닛이다.
본 발명의 다른 실시예는 여기 개시한 본 발명의 명세서 및 관례를 고려하면 당업자에게 자명할 것이다. 본 출원은, 그 일반 원리를 따르며 종래기술에서 알려지거나 관행적인 관례 내에 있는 것으로서 본 개시로부터 그러한 이탈을 포함하는 본 개시의 어떤 변경, 사용 또는 적응을 커버하고자 한다. 명세서 및 예는 오직 예시적인 것으로 간주될 것이며, 본 발명의 진정한 범위와 사상은 다음의 청구범위에 의해 나타낼 것이다.
본 발명은, 상기 설명하였으며 수반하는 도면에서 예시한 바로 그 구성으로 제한되지 않으며, 여러 변형과 변화가 본 발명의 범위에서 이탈하지 않고 이뤄질 수 있음을 이해해야 할 것이다. 본 발명의 범위는 오직 첨부한 청구범위에 의해 제한될 것이다.

Claims (15)

  1. 마스터 마이크로컨트롤러 유닛(MCU: Microcontroller Unit)을 깨우는 회로로서,
    마스터 MCU, 주변 인터페이스 칩 및 주변 처리 칩을 포함하며,
    상기 주변 처리 칩은 상기 주변 인터페이스 칩을 통해 상기 마스터 MCU와 연결되고;
    상기 마스터 MCU의 클록 회선이 마스터 클록 신호와 연결되고, 상기 주변 처리 칩의 클록 회선과 상기 주변 인터페이스 칩의 클록 회선 각각이 슬레이브 클록 신호와 연결되어, 상기 마스터 MCU가 딥 슬립 상태가 될 때, 상기 주변 인터페이스 칩과 상기 주변 처리 칩이 정상 작동 상태를 유지하고;
    상기 주변 인터페이스 칩은 상기 주변 처리 칩에 의해 상기 주변 인터페이스 칩에 전송되는 데이터의 데이터 량을 모니터링하며, 상기 데이터 량이 역치를 초과한다면, 상기 주변 인터페이스 칩이 웨이크업 신호를 상기 마스터 MCU에 전송하도록 구성되는, 마스터 MCU를 깨우는 회로.
  2. 청구항 1에 있어서, 상기 주변 인터페이스 칩이 웨이크업 신호를 상기 마스터 MCU에 전송하는 것은:
    상기 주변 인터페이스 칩에 의해 인터럽트 신호 형태로 상기 마스터 MCU에 상기 웨이크업 신호를 전송하는 것을 포함하는, 마스터 MCU를 깨우는 회로.
  3. 청구항 1에 있어서, 상기 주변 인터페이스 칩과 상기 주변 처리 칩이 정상 작동 상태를 유지하는 것은:
    직접 메모리 액세스(DMA: Direct Memory Access) 방식을 통해 상기 주변 처리 칩과 상기 주변 인터페이스 칩 사이에서의 데이터 송신을 포함하는, 마스터 MCU를 깨우는 회로.
  4. 청구항 1에 있어서, 상기 주변 인터페이스 칩은 범용 비동기 수신기 송신기(UART) 유닛, 직렬 주변 인터페이스(SPI) 유닛, 내부 집적 회로 버스(I2C) 유닛 또는 블루투스 유닛이고;
    상기 주변 처리 칩은 아날로그/디지털(A/D) 유닛, 펄스 폭 변조(PWM) 유닛, 비디오 처리 유닛 또는 오디오 처리 유닛인, 마스터 MCU를 깨우는 회로.
  5. 마스터 마이크로컨트롤러 유닛(MCU)을 깨우는 방법으로서,
    마스터 MCU, 주변 인터페이스 칩 및 주변 처리 칩을 포함하는 장치에 적용되며,
    딥 슬립 상태에 있도록 상기 마스터 MCU를 구성하고, 정상 작동 상태에 있도록 상기 주변 인터페이스 칩과 상기 주변 처리 칩을 구성하는 단계;
    상기 주변 처리 칩에 의해 상기 주변 인터페이스 칩에 전송되는 데이터의 데이터 량을 모니터링하는 단계; 및
    상기 데이터 량이 역치를 초과한다면, 웨이크업 신호를 상기 마스터 MCU에 전송하는 단계를 포함하는, 마스터 MCU를 깨우는 방법.
  6. 청구항 5에 있어서, 상기 웨이크업 신호를 상기 마스터 MCU에 전송하는 단계는:
    인터럽트 신호 형태로 상기 마스터 MCU에 상기 웨이크업 신호를 전송하는 단계를 포함하는, 마스터 MCU를 깨우는 방법.
  7. 청구항 5에 있어서, 딥 슬립 상태에 있도록 상기 마스터 MCU를 구성하고, 정상 작동 상태에 있도록 상기 주변 인터페이스 칩과 상기 주변 처리 칩을 구성하는 단계는:
    상기 마스터 MCU의 클록 회선을 마스터 클록 신호에 연결하는 단계;
    상기 주변 처리 칩의 클록 회선과 상기 주변 인터페이스 칩의 클록 회선 각각을 슬레이브 클록 신호에 연결하는 단계; 및
    상기 딥 슬립 상태에 있도록 상기 마스터 MCU를 구성하고 상기 정상 작동 상태에 있도록 상기 주변 처리 칩과 상기 주변 인터페이스 칩을 구성하도록, 상기 마스터 클록 신호와 상기 슬레이브 클록 신호를 제어하는 단계를 포함하는, 마스터 MCU를 깨우는 방법.
  8. 청구항 5에 있어서, 상기 정상 작동 상태에 있도록 상기 주변 처리 칩과 상기 주변 인터페이스 칩을 구성하는 단계는:
    직접 메모리 액세스(DMA) 방식을 통해 서로 간에 데이터를 송신하도록 상기 주변 처리 칩과 상기 주변 인터페이스 칩을 구성하는 단계를 포함하는, 마스터 MCU를 깨우는 방법.
  9. 청구항 5에 있어서, 상기 주변 인터페이스 칩은 범용 비동기 수신기 송신기(UART) 유닛, 직렬 주변 인터페이스(SPI) 유닛, 내부 집적 회로 버스(I2C) 유닛 또는 블루투스 유닛이며;
    상기 주변 처리 칩은 아날로그/디지털(A/D) 유닛, 펄스 폭 변조(PWM) 유닛, 비디오 처리 유닛 또는 오디오 처리 유닛인, 마스터 MCU를 깨우는 방법.
  10. 마스터 마이크로컨트롤러 유닛(MCU)을 깨우는 디바이스로서,
    마스터 MCU, 주변 인터페이스 칩 및 주변 처리 칩을 포함하는 장치에 적용되며,
    딥 슬립 상태에 있도록 상기 마스터 MCU를 구성하고, 정상 작동 상태에 있도록 상기 주변 인터페이스 칩과 상기 주변 처리 칩을 구성하도록 구성되는 구성 모듈;
    상기 주변 처리 칩에 의해 상기 주변 인터페이스 칩에 전송되는 데이터의 데이터 량을 모니터링하도록 구성되는 모니터링 모듈; 및
    상기 데이터 량이 역치를 초과한다면, 웨이크업 신호를 상기 마스터 MCU에 전송하도록 구성되는 전송 모듈을 포함하는, 마스터 MCU를 깨우는 디바이스.
  11. 청구항 10에 있어서, 상기 전송 모듈은 인터럽트 신호 형태로 상기 마스터 MCU에 상기 웨이크업 신호를 전송하도록 구성되는, 마스터 MCU를 깨우는 디바이스.
  12. 청구항 10에 있어서, 상기 구성 모듈은:
    상기 마스터 MCU의 클록 회선을 마스터 클록 신호에 연결하도록 구성되는 제1 연결 서브-모듈;
    상기 주변 처리 칩의 클록 회선과 상기 주변 인터페이스 칩의 클록 회선 각각을 슬레이브 클록 신호에 연결하도록 구성되는 제2 연결 서브-모듈; 및
    상기 딥 슬립 상태에 있도록 상기 마스터 MCU를 구성하고 상기 정상 작동 상태에 있도록 상기 주변 처리 칩과 상기 주변 인터페이스 칩을 구성하도록, 상기 마스터 클록 신호와 상기 슬레이브 클록 신호를 제어하도록 구성되는 제어 서브-모듈을 포함하는, 마스터 MCU를 깨우는 디바이스.
  13. 청구항 10에 있어서, 상기 구성 모듈은, 직접 메모리 액세스(DMA) 방식을 통해 서로 간에 데이터를 송신하도록 상기 주변 처리 칩과 상기 주변 인터페이스 칩을 구성하도록 구성되는, 마스터 MCU를 깨우는 디바이스.
  14. 청구항 10에 있어서, 상기 주변 인터페이스 칩은 범용 비동기 수신기 송신기(UART) 유닛, 직렬 주변 인터페이스(SPI) 유닛, 내부 집적 회로 버스(I2C) 유닛 또는 블루투스 유닛이며;
    상기 주변 처리 칩은 아날로그/디지털(A/D) 유닛, 펄스 폭 변조(PWM) 유닛, 비디오 처리 유닛 또는 오디오 처리 유닛인, 마스터 MCU를 깨우는 디바이스.
  15. 마스터 마이크로컨트롤러 유닛(MCU)을 깨우는 디바이스로서,
    프로세서; 및
    상기 프로세서에 의해 수행 가능한 명령을 저장하도록 구성되는 메모리를 포함하며;
    상기 프로세서는 딥 슬립 상태에 있도록 상기 마스터 MCU를 구성하고, 정상 작동 상태에 있도록 주변 인터페이스 칩과 주변 처리 칩을 구성하고;
    상기 주변 처리 칩에 의해 상기 주변 인터페이스 칩에 전송되는 데이터의 데이터 량을 모니터링하며;
    상기 데이터 량이 역치를 초과한다면, 웨이크업 신호를 상기 마스터 MCU에 전송하도록 구성되는, 마스터 MCU를 깨우는 디바이스.
KR1020167007390A 2015-06-29 2015-09-24 마스터 mcu를 깨우는 회로, 방법 및 디바이스 KR20170012182A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201510370154.4A CN104950775A (zh) 2015-06-29 2015-06-29 唤醒主mcu微控制单元的电路、方法及装置
CN201510370154.4 2015-06-29
PCT/CN2015/090602 WO2017000400A1 (zh) 2015-06-29 2015-09-24 唤醒主mcu的电路、方法及装置

Publications (1)

Publication Number Publication Date
KR20170012182A true KR20170012182A (ko) 2017-02-02

Family

ID=54165504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167007390A KR20170012182A (ko) 2015-06-29 2015-09-24 마스터 mcu를 깨우는 회로, 방법 및 디바이스

Country Status (8)

Country Link
US (1) US20160378512A1 (ko)
EP (1) EP3112980B1 (ko)
JP (1) JP6446548B2 (ko)
KR (1) KR20170012182A (ko)
CN (1) CN104950775A (ko)
MX (1) MX358065B (ko)
RU (1) RU2643474C2 (ko)
WO (1) WO2017000400A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190132035A (ko) * 2018-05-18 2019-11-27 슈어소프트테크주식회사 호스트의 테스트 시나리오로 제어장치의 복수의 파티션간 영향도를 측정하기 위한 방법, 동일 방법을 구현하기 위한 호스트 및 시스템, 그리고 동일 방법을 기록하기 위한 매체

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106855938A (zh) * 2015-12-08 2017-06-16 安徽昌硕光电子科技有限公司 一种指纹识别模块的结构
WO2017165906A1 (en) * 2016-03-29 2017-10-05 Xped Holdings Pty Ltd Method and apparatus for a network and device discovery
KR20220101776A (ko) * 2016-08-25 2022-07-19 아나로그 디바이시즈 인코포레이티드 원격 버스 활성화를 위한 시스템들 및 기술들
CN108663942B (zh) * 2017-04-01 2021-12-07 青岛有屋科技有限公司 一种语音识别设备控制方法、语音识别设备和中控服务器
CN109327890A (zh) * 2018-12-04 2019-02-12 北京华源热力管网有限公司 一种基于NB-IoT低功耗模块化信息传输处理方法
CN109711519B (zh) * 2018-12-27 2022-10-25 江苏恒宝智能系统技术有限公司 一种基于金融芯片的外设扩展方法及金融卡
GB2587381B (en) * 2019-09-26 2021-09-29 Continental Automotive Gmbh Remote powered bus system in a motor vehicle, master electronic control unit, slave electronic control unit and method of operating remote powered bus system
CN111124518B (zh) * 2019-12-24 2024-01-30 西安闻泰电子科技有限公司 一种系统睡眠控制电路及其控制方法
CN111198776A (zh) * 2019-12-25 2020-05-26 上海亮牛半导体科技有限公司 一种防止mcu深度休眠期间uart接收丢数据的方法
CN112948312B (zh) * 2021-04-19 2021-10-08 深圳市航顺芯片技术研发有限公司 芯片控制方法、装置、智能终端及计算机可读存储介质
CN113295325B (zh) * 2021-05-21 2022-08-16 上海钧嵌传感技术有限公司 一种电池包压力监测装置及方法
CN114691222A (zh) * 2022-03-01 2022-07-01 深圳市武迪电子科技有限公司 一种微处理器高可靠性can休眠唤醒方法
US11620246B1 (en) * 2022-05-24 2023-04-04 Ambiq Micro, Inc. Enhanced peripheral processing system to optimize power consumption
CN115665714B (zh) * 2022-11-18 2023-04-07 深圳市汇顶科技股份有限公司 近场通信的方法和装置、主控设备、nfc芯片和nfc设备

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07114510A (ja) * 1993-10-19 1995-05-02 Hitachi Ltd Ｆｉｆｏしきい値制御ｄｍａ制御方式
JPH08202469A (ja) * 1995-01-30 1996-08-09 Fujitsu Ltd ユニバーサル非同期送受信回路を備えたマイクロ・コントローラユニット
JPH11143571A (ja) * 1997-11-05 1999-05-28 Mitsubishi Electric Corp データ処理装置
US7818443B2 (en) * 2000-12-01 2010-10-19 O2Micro International Ltd. Low power digital audio decoding/playing system for computing devices
JP2004013799A (ja) * 2002-06-11 2004-01-15 Nec Saitama Ltd クロック切り替えシステム
US7093036B2 (en) * 2003-12-11 2006-08-15 International Business Machines Corporation Processor state aware interrupts from peripherals
JP2006067140A (ja) * 2004-08-25 2006-03-09 Matsushita Electric Ind Co Ltd 受信フレーム処理装置、通信処理装置、および受信フレーム処理方法
AU2006236988A1 (en) * 2005-04-19 2006-10-26 Multivac Sepp Haggenmuller Gmbh & Co. Kg Packaging machine
JP2007058347A (ja) * 2005-08-22 2007-03-08 Kenwood Corp 受信装置及びその制御方法
TWI317468B (en) * 2006-02-20 2009-11-21 Ite Tech Inc Method for controlling power consumption and multi-processor system using the same
JP2008015883A (ja) * 2006-07-07 2008-01-24 Matsushita Electric Ind Co Ltd マスタ装置、スレーブ装置、並びにそれらの通信方法、及び通信システム
US8117475B2 (en) * 2006-12-15 2012-02-14 Microchip Technology Incorporated Direct memory access controller
US7848825B2 (en) * 2007-01-03 2010-12-07 Apple Inc. Master/slave mode for sensor processing devices
US8370663B2 (en) * 2008-02-11 2013-02-05 Nvidia Corporation Power management with dynamic frequency adjustments
CN101539797B (zh) * 2008-03-18 2014-03-05 联芯科技有限公司 一种动态时钟与电源的控制方法、系统及装置
KR100959136B1 (ko) * 2008-07-16 2010-05-25 한국전자통신연구원 직접 메모리 접근 제어기 및 직접 메모리 접근 채널의데이터 전송 방법
US8576760B2 (en) * 2008-09-12 2013-11-05 Qualcomm Incorporated Apparatus and methods for controlling an idle mode in a wireless device
CN201522684U (zh) * 2009-09-16 2010-07-07 珠海中慧微电子有限公司 嵌入式系统的功耗管理电路
TWI421675B (zh) * 2010-07-21 2014-01-01 Mstar Semiconductor Inc 可自動切換運作模式的可攜式電子裝置
CN102761426B (zh) * 2011-04-25 2015-11-18 腾讯科技（深圳）有限公司 一种sns平台唤醒道具的方法及系统
JP2012234315A (ja) * 2011-04-28 2012-11-29 Brother Ind Ltd データ処理装置
CN102288153B (zh) * 2011-06-14 2013-06-05 四川大学 基于振动发电的高压线风偏在线监测系统及其方法
GB2497528B (en) * 2011-12-12 2020-04-22 Nordic Semiconductor Asa Peripheral communication
US20130212408A1 (en) * 2012-02-09 2013-08-15 Kenneth W. Fernald Regulating a clock frequency of a peripheral
BR112014024206B1 (pt) * 2012-03-31 2021-08-24 Intel Corporation Equipamento, método implementado por computador e sistema para controle de gerenciamento de energia em microsservidores.
CN102799260A (zh) * 2012-07-31 2012-11-28 福州瑞芯微电子有限公司 基于时钟关断的低功耗模式管理soc芯片的电路及方法
CN103389644B (zh) * 2013-06-19 2017-02-08 杭州士兰微电子股份有限公司 一种定时系统及定时方法
CN103619056B (zh) * 2013-12-02 2018-01-12 华为终端（东莞）有限公司 一种上报传感器数据的方法和终端
CN104199343A (zh) * 2014-08-15 2014-12-10 徐云鹏 一种基于串行储存方式的微型数据采集系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190132035A (ko) * 2018-05-18 2019-11-27 슈어소프트테크주식회사 호스트의 테스트 시나리오로 제어장치의 복수의 파티션간 영향도를 측정하기 위한 방법, 동일 방법을 구현하기 위한 호스트 및 시스템, 그리고 동일 방법을 기록하기 위한 매체

Also Published As

Publication number Publication date
WO2017000400A1 (zh) 2017-01-05
MX358065B (es) 2018-08-03
MX2016001783A (es) 2017-04-27
JP6446548B2 (ja) 2018-12-26
CN104950775A (zh) 2015-09-30
EP3112980B1 (en) 2018-08-22
RU2643474C2 (ru) 2018-02-01
US20160378512A1 (en) 2016-12-29
RU2016111925A (ru) 2017-10-05
EP3112980A1 (en) 2017-01-04
JP2017528854A (ja) 2017-09-28

Similar Documents

Publication Publication Date Title
KR20170012182A (ko) 마스터 mcu를 깨우는 회로, 방법 및 디바이스
US10031575B2 (en) Method and device for waking up MCU chip
KR101837333B1 (ko) 전자 디바이스를 깨우기 위한 방법 및 장치
WO2020077575A1 (zh) 带宽部分切换方法及装置
JP6317521B2 (ja) 素子ウェークアップ方法、装置、プログラム及び記録媒体
KR101845877B1 (ko) Ｍｃｕ를 웨이크업 시키기 위한 방법 및 디바이스
WO2021052413A1 (zh) 节能信号监听时刻的确定方法、配置方法及相关设备
US20220217637A1 (en) Inactivity timer timeout processing methods and apparatuses
WO2017028425A1 (zh) 节能模式启动方法和装置
WO2015081664A1 (zh) 控制无线网络开关方法、装置、设备及系统
WO2015085501A1 (zh) 一种屏幕控制方法、屏幕控制装置以及触控终端
WO2022083620A1 (zh) 信号传输方法和装置、终端设备、智能设备和电子设备
WO2020107402A1 (zh) 载波唤醒方法及装置
JP2018503150A (ja) タッチスクリーンのポイント報告を処理するための方法、装置、プログラム、及び記録媒体
US11947481B2 (en) Terminal and type C interface anti-corrosion method
WO2023141780A1 (zh) 一种监听下行控制信息的方法、装置及可读存储介质
CN106341733A (zh) 智能电视电源控制方法及装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application