JP2017528854A - 主ｍｃｕウェイクアップ回路、方法、及び装置 - Google Patents

主ｍｃｕウェイクアップ回路、方法、及び装置 Download PDF

Info

Publication number
JP2017528854A
JP2017528854A JP2017525668A JP2017525668A JP2017528854A JP 2017528854 A JP2017528854 A JP 2017528854A JP 2017525668 A JP2017525668 A JP 2017525668A JP 2017525668 A JP2017525668 A JP 2017525668A JP 2017528854 A JP2017528854 A JP 2017528854A
Authority
JP
Japan
Prior art keywords
peripheral device
main mcu
chip
device interface
interface chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017525668A
Other languages
English (en)
Other versions
JP6446548B2 (ja
Inventor
徳国 孟
徳国 孟
一 丁
一 丁
恩星 侯
恩星 侯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiaomi Inc
Original Assignee
Xiaomi Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiaomi Inc filed Critical Xiaomi Inc
Publication of JP2017528854A publication Critical patent/JP2017528854A/ja
Application granted granted Critical
Publication of JP6446548B2 publication Critical patent/JP6446548B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/21—Pc I-O input output
    • G05B2219/21097—DMA
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/23—Pc programming
    • G05B2219/23319—Microprocessor control or manual control
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25279—Switch on power, awake device from standby if detects action on device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Automation & Control Theory (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Sources (AREA)
  • Telephone Function (AREA)
  • Microcomputers (AREA)
  • Bus Control (AREA)

Abstract

本開示は、データを受信及び送信するために、ディープスリープ状態にある主ＭＣＵを適時にウェイクアップさせることができる主ＭＣＵウェイクアップ回路、方法、及び装置に関する。前記方法は、主ＭＣＵをディープスリープ状態にするとともに、周辺機器インターフェースチップ及び周辺機器処理チップを正常動作状態にするステップと、周辺機器処理チップによって周辺機器インターフェースチップに送信されたデータのデータ量を監視するステップと、データ量が閾値を超えた場合、主ＭＣＵにウェイクアップ信号を送信するステップとを含む。本開示の技術解決策によれば、主ＭＣＵは、データを受信及び送信するために、ディープスリープ状態から適時にウェイクアップされることができる。

Description

本出願は、２０１５年６月２９日に出願された中国特許出願番号２０１５１０３７０１５４．４に基づいて優先権を主張するものであり、その全体の内容が参照により本明細書に援用される。
本開示は、一般に、デバイスの技術分野に関し、より具体的には、主ＭＣＵウェイクアップ回路、方法、及び装置に関する。
組み込みシステムの開発において、開発者は、電力消費を低減してエネルギーをセーブするために、システムを待機状態で低電力消費モードに切り換える。このとき、マイクロコントローラユニットＭＣＵチップは、スリープ状態又はディープスリープ状態になる。ディープスリープ状態において、ＭＣＵの一般的な周辺機器（例えば、シリアル周辺機器インターフェースＳＰＩ、汎用非同期受信送信機ＵＡＲＴ、アナログ／デジタルＡ／Ｄ変換器）は正常に動作せず、他のチップはシリアルインターフェースを介してＭＣＵと通信しない。外部割り込み及びタイマー割り込みだけがＭＣＵをウェイクアップさせることが可能である。
他の状況において、インテリジェント装置システムは、電力消費を低減してエネルギー効率を促進するように待機状態で低電力消費モードに入る。ＭＣＵは、スリープモード又はディープスリープ（スタンバイ／冬眠）モードになる。ＭＣＵがディープスリープモードになるとき、主クロックが動作を停止し、いくつかの内部周辺機器（例えば、ＵＡＲＴユニット、ＳＰＩユニット、アイ・スクウェア・シーＩ２Ｃユニット、Ａ／Ｄユニット、パルス幅変調ＰＷＭユニットなど）が、主クロックに依存する場合、動作不能になる。このため、主ＭＣＵは、ＵＡＲＴユニット、ＳＰＩユニット、Ｉ２Ｃユニットなどから送信されたデータを適時に受信しない。
従来の問題点を解決するために、本開示は、データを受信及び送信するために、ディープスリープ状態にある主ＭＣＵを適時にウェイクアップさせることができる主ＭＣＵウェイクアップ回路、方法、及び装置を提供する。
本開示の実施形態の第１態様によれば、主ＭＣＵと、周辺機器インターフェースチップと、周辺機器処理チップとを備える主ＭＣＵウェイクアップ回路であって、
前記周辺機器処理チップは、前記周辺機器インターフェースチップを介して前記主ＭＣＵに接続され、
前記主ＭＣＵがディープスリープ状態であるとき、前記周辺機器インターフェースチップ及び前記周辺機器処理チップが正常動作状態を保持するように、前記主ＭＣＵのクロックラインには主クロック信号が入力されるとともに、前記周辺機器処理チップのクロックライン及び前記周辺機器インターフェースチップのクロックラインには従属クロック信号が入力されるように構成され、
前記周辺機器インターフェースチップは、前記周辺機器処理チップによって前記周辺機器インターフェースチップに送信されたデータのデータ量を監視し、前記データ量が閾値を超えた場合、前記主ＭＣＵにウェイクアップ信号を送信するように構成されている、
主ＭＣＵウェイクアップ回路を提供する。
一実施形態において、前記周辺機器インターフェースチップによって前記主ＭＣＵにウェイクアップ信号を送信することは、前記周辺機器インターフェースチップによって前記主ＭＣＵに割り込み信号の形態で前記ウェイクアップ信号を送信することを含む。
一実施形態において、周辺機器インターフェースチップ及び周辺機器処理チップが正常動作状態を保持することは、ダイレクトメモリアクセスＤＭＡを介して周辺機器処理チップと周辺機器インターフェースチップとの間でデータを転送することを含む。
一実施形態において、前記周辺機器インターフェースチップは、汎用非同期受信送信機ＵＡＲＴユニット、シリアル周辺機器インターフェースＳＰＩユニット、アイ・スクウェア・シーＩ２Ｃユニット、又はブルートゥースユニットであり、
前記周辺機器処理チップは、アナログ／デジタルＡ／Ｄユニット、パルス幅変調ＰＷＭユニット、映像処理ユニット、又は音声処理ユニットである。
本開示は更に、主ＭＣＵと、周辺機器インターフェースチップと、周辺機器処理チップとを備える装置に適用される主ＭＣＵウェイクアップ方法であって、
前記主ＭＣＵをディープスリープ状態にするとともに、前記周辺機器処理チップ及び前記周辺機器インターフェースチップを正常動作状態にするステップと、
前記周辺機器処理チップによって前記周辺機器インターフェースチップに送信されたデータのデータ量を監視するステップと、
前記データ量が閾値を超えた場合、前記主ＭＣＵにウェイクアップ信号を送信するステップと、
を含む、主ＭＣＵウェイクアップ方法を提供する。
一実施形態において、前記主ＭＣＵにウェイクアップ信号を送信するステップは、前記主ＭＣＵに割り込み信号の形態で前記ウェイクアップ信号を送信するステップ含む。
一実施形態において、前記主ＭＣＵをディープスリープ状態にするとともに、前記周辺機器インターフェースチップ及び前記周辺機器処理チップを正常動作状態にするステップは、
前記主ＭＣＵのクロックラインに主クロック信号を入力するステップと、
前記周辺機器処理チップのクロックライン及び前記周辺機器インターフェースチップのクロックラインに従属クロック信号を入力するステップと、
前記主ＭＣＵが前記ディープスリープ状態になるとともに前記周辺機器処理チップ及び前記周辺機器インターフェースチップが前記正常動作状態になるように、前記主クロック信号及び前記従属クロック信号を制御するステップと、
を含む。
一実施形態において、前記周辺機器インターフェースチップ及び前記周辺機器処理チップを正常動作状態にするステップは、
ダイレクトメモリアクセスＤＭＡを介して前記周辺機器処理チップと前記周辺機器インターフェースチップとの間でデータを転送するステップを含む。
一実施形態において、前記周辺機器インターフェースチップは、汎用非同期受信送信機ＵＡＲＴユニット、シリアル周辺機器インターフェースＳＰＩユニット、アイ・スクウェア・シーＩ２Ｃユニット、又はブルートゥースユニットであり、
前記周辺機器処理チップは、アナログ／デジタルＡ／Ｄユニット、パルス幅変調ＰＷＭユニット、映像処理ユニット、又は音声処理ユニットである。
本開示は更に、主ＭＣＵと、周辺機器インターフェースチップと、周辺機器処理チップとを備える装置に適用される主ＭＣＵウェイクアップ装置であって、
前記主ＭＣＵをディープスリープ状態にするとともに前記周辺機器インターフェースチップ及び前記周辺機器処理チップを正常動作状態にするように構成された構成モジュールと、
前記周辺機器処理チップによって前記周辺機器インターフェースチップに送信されたデータのデータ量を監視する監視モジュールと、
前記データ量が閾値を超えた場合、前記主ＭＣＵにウェイクアップ信号を送信する送信モジュールと、
を備える、主ＭＣＵウェイクアップ装置を提供する。
一実施形態において、前記送信モジュールは、前記主ＭＣＵに割り込み信号の形態で前記ウェイクアップ信号を送信するように構成されている。
一実施形態において、前記構成モジュールは、
前記主ＭＣＵのクロックラインに主クロック信号を入力する第１接続サブモジュールと、
前記周辺機器処理チップのクロックライン及び前記周辺機器インターフェースチップのクロックラインに従属クロック信号を入力する第２接続サブモジュールと、
前記主ＭＣＵが前記ディープスリープ状態になるとともに前記周辺機器処理チップ及び前記周辺機器インターフェースチップが前記正常動作状態になるように、前記主クロック信号及び前記従属クロック信号を制御する制御サブモジュールと、
を備える。
一実施形態において、前記構成モジュールは、ダイレクトメモリアクセスＤＭＡを介して前記周辺機器処理チップと前記周辺機器インターフェースチップとの間でデータを転送するように構成されている。
一実施形態において、前記周辺機器インターフェースチップは、汎用非同期受信送信機ＵＡＲＴユニット、シリアル周辺機器インターフェースＳＰＩユニット、アイ・スクウェア・シーＩ２Ｃユニット、又はブルートゥースユニットであり、
前記周辺機器処理チップは、アナログ／デジタルＡ／Ｄユニット、パルス幅変調ＰＷＭユニット、映像処理ユニット、又は音声処理ユニットである、
本開示は更に、プロセッサと、
前記プロセッサによって実行可能な指示を記憶するメモリと、
を備える主ＭＣＵウェイクアップ装置であって、
前記プロセッサは、
主ＭＣＵをディープスリープ状態にするとともに、周辺機器インターフェースチップ及び周辺機器処理チップを正常動作状態にし、
前記周辺機器処理チップによって前記周辺機器インターフェースチップに送信されたデータのデータ量を監視し、
前記データ量が閾値を超えた場合、前記主ＭＣＵにウェイクアップ信号を送信するように構成されている、主ＭＣＵウェイクアップ装置を提供する。
本開示によって提供される技術的解決策は、次のような有利な効果を有する。
前記実施形態において、前記主ＭＣＵのクロックラインには主クロック信号が入力され、前記周辺機器処理チップのクロックライン及び前記周辺機器インターフェースチップのクロックラインには従属クロック信号が入力される。すなわち、前記主ＭＣＵ、前記周辺機器処理チップ、前記周辺機器インターフェースチップのクロックラインには、異なるクロック信号が入力される。これにより、前記主ＭＣＵがディープスリープ状態であるとき、前記周辺機器インターフェースチップ及び周辺機器処理チップは、正常動作状態を保持することができる。前記周辺機器処理チップから前記周辺機器インターフェースチップに送信されたデータのデータ量が前記閾値を超えた場合、前記周辺機器インターフェースチップは、前記主ＭＣＵにウェイクアップ信号を送信する。前記主ＭＣＵは、ウェイクアップした後、データを送信、受信、及び処理する。このようにして、ディープスリープ状態にある主ＭＣＵは、データを送信、受信、及び処理するために、適時にウェイクアップされる。
前述の一般的説明及び以下の詳細な説明は、例示的で説明的なものであり、本発明を限定するものではないことは理解されるべきである。
本明細書に組み込まれ、本明細書の一部を構成する添付図面は、本発明と一致する実施形態を例示するものであり、その記述と共に、本発明の原理を説明するのに役立つ。
図１は、例示的な実施形態に係る主ＭＣＵウェイクアップ回路の概略図である。 図２は、例示的な実施形態に係る主ＭＣＵウェイクアップ方法のフローチャートである。 図３は、例示的な実施形態に係る主ＭＣＵウェイクアップ方法のステップＳ２０１のフローチャートである。 図４は、例示的な実施形態に係る主ＭＣＵウェイクアップ装置のブロック図である。 図５は、例示的な実施形態に係る主ＭＣＵウェイクアップ装置の構成モジュールのブロック図である。 図６は、例示的な実施形態に係る主ＭＣＵウェイクアップ装置のブロック図である。
以下の説明及び図面を参照すると、本開示の実施形態及び他の観点が見られる。これらの説明及び図面において、本開示の実施形態のいくつかの特定のアプローチが、本開示の実施形態の原理を実行するいくつかの方法を示すように提供されるが、本開示の実施形態はそれらに限定されると理解されるべきではない。それとは逆に、本開示の実施形態は、特許請求の範囲に記載されているように、本開示の精神及び範囲内において全ての変形、変更、同等物を含んでいる。
図１は、例示的な実施形態に係る主ＭＣＵをウェイクアップさせる回路の概略図である。本回路は、主ＭＣＵ１１と、周辺機器インターフェースチップ１２と、周辺機器処理チップ１３とを備えている。
周辺機器処理チップ１３は、周辺機器インターフェースチップ１２を介して主ＭＣＵ１１に接続されている。
主ＭＣＵ１１のクロックラインには主クロック信号が入力される。周辺機器処理チップ１３のクロックライン及び周辺機器インターフェースチップ１２のクロックラインには従属クロック信号が入力される。これにより、周辺機器インターフェースチップ１２及び周辺機器処理チップ１３は、主ＭＣＵ１１がディープスリープ状態であるとき、正常動作状態を保持する。周辺機器インターフェースチップ１２は、周辺機器処理チップ１３によって周辺機器インターフェースチップ１２に送信されたデータのデータ量を監視し、前記データ量が閾値を超えた場合、主ＭＣＵ１１にウェイクアップ信号を送信するように構成されている。
前記実施形態において、主ＭＣＵ１１のクロックラインには主クロック信号が入力される。周辺機器処理チップ１３のクロックライン及び周辺機器インターフェースチップ１２のクロックラインには従属クロック信号が入力される。すなわち、主ＭＣＵ１１、周辺機器処理チップ１３、及び周辺機器インターフェースチップ１２のクロックラインには、異なるクロック信号が入力される。これにより、主ＭＣＵ１１がディープスリープ状態であるとき、周辺機器インターフェースチップ１２及び周辺機器処理チップ１３は、正常動作状態を保持する。周辺機器処理チップ１３から周辺機器インターフェースチップ１２に送信されたデータのデータ量が前記閾値を超えた場合、周辺機器インターフェースチップ１２は、主ＭＣＵ１１にウェイクアップ信号を送信する。主ＭＣＵは、ウェイクアップした後、データを送信、受信、及び処理する。このようにして、ディープスリープ状態にある主ＭＣＵは、データを送信、受信、及び処理するために適時にウェイクアップされる。
前記実施形態においては、周辺機器インターフェースチップ内にバッファが配置されている。周辺機器処理チップは、周辺機器インターフェースチップを介して主ＭＣＵに送信されるデータを準備するとともに、周辺機器インターフェースチップにデータを送信し、当該周辺機器インターフェースチップは、前記バッファ内に前記データを記憶するとともに、前記データ量が前記閾値を超えた場合、主ＭＣＵにウェイクアップ信号を送信する。
一実施形態において、周辺機器インターフェースチップは、主ＭＣＵに割り込み信号の形態でウェイクアップ信号を送信し、データを受信及び送信するために、ディープスリープ状態にある主ＭＣＵを適時にウェイクアップさせることが可能である。具体的には、周辺機器インターフェースチップは、周辺機器処理チップによって周辺機器インターフェースチップに送信されるデータのデータ量を監視し、前記データ量が前記閾値を超えた場合、割り込み信号を生成し、主ＭＣＵに前記割り込み信号を送信して、主ＭＣＵをウェイクアップさせる。
一実施形態において、周辺機器処理チップ及び周辺機器インターフェースチップは、高速データ転送方式であるダイレクトメモリアクセスＤＭＡを介してそれらの間でデータを転送し、ＣＰＵを介さず且つＣＰＵに干渉されずに、ＤＭＡコントローラによって完全に制御され、外部装置とメモリとの間での直接データの読み書きを可能にする。それにより、主ＭＣＵがディープスリープ状態にある場合でも、周辺機器処理チップと周辺機器インターフェースチップとの間でデータを転送することができる。
一実施形態において、周辺機器インターフェースチップは、汎用非同期受信送信機ＵＡＲＴユニット、シリアル周辺機器インターフェースＳＰＩユニット、アイ・スクウェア・シーＩ２Ｃユニット、又はブルートゥースユニットであってもよい。周辺機器処理チップは、アナログ／デジタルＡ／Ｄユニット、パルス幅変調ＰＷＭユニット、映像処理ユニット、又は音声処理ユニットであってもよい。
以下に、周辺機器インターフェースチップがＵＡＲＴユニットとして構成され、周辺機器処理チップがＡ／Ｄユニットとして構成される本開示の適用例を述べる。
本適用例は、インテリジェント装置に設けられる低電力消費回路であり、その主ＭＣＵは、データを受信及び送信するために、ディープスリープ状態から適時にウェイクアップされる。低電力消費回路は、主クロックから独立した内部周辺機器の構造であり、内部周辺機器ＵＡＲＴユニット及びＡ／Ｄユニットは、主クロックから独立した自己動作クロックを有している。従って、主ＭＣＵがディープスリープモードにある場合、ある周辺機器の動作状態が別々になっている。例えば、主ＭＣＵがディープスリープ状態にあるとき、ＵＡＲＴユニットは正常動作状態を保持し、ＤＭＡを介してＡ／Ｄユニットにデータを転送する。Ａ／ＤユニットによってＵＡＲＴを介して送信されたデータのデータ量が閾値を超えた場合、ＵＡＲＴは、割り込み信号を送信することによって主ＭＣＵをウェイクアップさせる。これにより、主ＭＣＵは、データの受信、送信、及び処理ができる。このようにして、超低電力消費モードにおいても、装置が正常にデータを受信できることが保証される。
図２は、例示的な実施形態に係る主ＭＣＵウェイクアップ方法のフローチャートである。図２に示すように、本方法は、主ＭＣＵと、周辺機器インターフェースチップと、周辺機器処理チップとを備える装置に適用され、以下のステップＳ２０１−Ｓ２０３を含む。
ステップＳ２０１においては、主ＭＣＵをディープスリープ状態にするとともに、周辺機器インターフェースチップ及び周辺機器処理チップを正常動作状態にする。
ステップＳ２０２においては、周辺機器処理チップによって周辺機器インターフェースチップに送信されたデータのデータ量を監視する。
ステップＳ２０３においては、データ量が閾値を超えた場合、ウェイクアップ信号を主ＭＣＵに送信する。ウェイクアップ信号は、主ＭＣＵに割り込みの形態で送信されてもよい。
前記実施形態において、主ＭＣＵをディープスリープ状態にするとともに、周辺機器インターフェースチップ及び周辺機器処理チップを正常動作状態にし、周辺機器処理チップから周辺機器インターフェースチップに送信されたデータのデータ量が閾値を超えた場合、ウェイクアップ信号を主ＭＣＵに送信する。このようにして、主ＭＣＵは、データを受信及び送信するために、ディープスリープ状態から適時にウェイクアップされることができる。
一実施形態において、周辺機器インターフェースチップは、汎用非同期受信送信機ＵＡＲＴユニット、シリアル周辺機器インターフェースＳＰＩユニット、アイ・スクウェア・シーＩ２Ｃユニット、又はブルートゥースユニットであってもよい。周辺機器処理チップは、アナログ／デジタルＡ／Ｄユニット、パルス幅変調ＰＷＭユニット、映像処理ユニット、又は音声処理ユニットであってもよい。
ステップＳ２０１は、周辺機器処理チップ及び周辺機器インターフェースチップを、高速データ転送方式であるダイレクトメモリアクセスＤＭＡを介してそれらの間でデータを転送し、ＣＰＵを介さず且つＣＰＵに干渉されずに、ＤＭＡコントローラによって完全に制御され、外部装置とメモリとの間での直接データの読み書きを可能にするように構成することを含む。これにより、主ＭＣＵがディープスリープ状態にある場合でも、周辺機器処理チップと周辺機器インターフェースチップとの間でデータを転送することができる。
図３に示すように、ステップＳ２０１は、以下のステップを含む。
ステップＳ２０１１においては、主ＭＣＵのクロックラインに主クロック信号を入力する。
ステップＳ２０１２においては、周辺機器処理チップのクロックライン及び周辺機器インターフェースチップのクロックラインに従属クロック信号を入力する。
ステップＳ２０１３において、主ＭＣＵがディープスリープ状態になるとともに周辺機器処理チップ及び周辺機器インターフェースチップが正常動作状態になるように主クロック信号及び従属クロック信号を制御する。
前記実施形態において、主ＭＣＵのクロックラインには主クロック信号が入力され、周辺機器処理チップのクロックライン及び周辺機器インターフェースチップのクロックラインには従属クロック信号が入力される。すなわち、主ＭＣＵ、周辺機器処理チップ、周辺機器インターフェースチップのクロックラインには、異なるクロック信号が入力される。これにより、周辺機器インターフェースチップ及び周辺機器処理チップは、主ＭＣＵがディープスリープ状態であるとき、正常動作状態を保持することができる。
図４は、一実施形態に係る主ＭＣＵウェイクアップ装置のブロック図である。図４に示すように、本装置は、主ＭＣＵと、周辺機器インターフェースチップと、周辺機器処理チップとを備える装置に適用され、構成モジュール４１と、監視モジュール４２と、送信モジュール４３とを備えている。
構成モジュール４１は、主ＭＣＵをディープスリープ状態にするとともに、周辺機器インターフェースチップ及び周辺機器処理チップを正常動作状態にするように構成されている。
監視モジュール４２は、周辺機器処理チップによって周辺機器インターフェースチップに送信されたデータのデータ量を監視するように構成されている。
送信モジュール４３は、データ量が閾値を超えた場合、ウェイクアップ信号をＭＣＵに送信するように構成されている。
前記実施形態において、主ＭＣＵをディープスリープ状態にするとともに、周辺機器インターフェースチップ及び周辺機器処理チップを正常動作状態にするように構成され、周辺機器処理チップから周辺機器インターフェースチップに送信されたデータのデータ量が閾値を超えた場合、ウェイクアップ信号が主ＭＣＵに送信される。このようにして、本装置の主ＭＣＵは、データを受信及び送信するために、ディープスリープ状態から適時にウェイクアップされることができる。
一実施形態において、構成モジュール４１は、周辺機器処理チップ及び周辺機器インターフェースチップを、高速データ転送方式であるダイレクトメモリアクセスＤＭＡを介してそれらの間でデータを転送し、ＣＰＵを介さず且つＣＰＵに干渉されずに、ＤＭＡコントローラによって完全に制御され、外部装置とメモリとの間での直接データの読み書きを可能にするように構成されている。これにより、主ＭＣＵがディープスリープ状態にある場合でも、周辺機器処理チップと周辺機器インターフェースチップとの間でデータを転送することができる。
図５に示すように、構成モジュール４１は、第１接続サブモジュール４１１と、第２接続サブモジュール４１２と、制御サブモジュール４１３とを備えている。
第１接続サブモジュール４１１は、主ＭＣＵのクロックラインに主クロック信号を入力するように構成されている。
第２接続サブモジュール４１２は、周辺機器処理チップのクロックライン及び周辺機器インターフェースチップのクロックラインに従属クロック信号を入力するように構成されている。
制御サブモジュール４１３は、主ＭＣＵがディープスリープ状態になるとともに、周辺機器処理チップ及び周辺機器インターフェースチップが正常動作状態になるように、主クロック信号及び従属クロック信号を制御するように構成されている。
前記実施形態において、主ＭＣＵのクロックラインには主クロック信号が入力され、周辺機器処理チップのクロックライン及び周辺機器インターフェースチップのクロックラインには従属クロック信号が入力される。すなわち、主ＭＣＵ、周辺機器処理チップ、周辺機器インターフェースチップのクロックラインには、異なるクロック信号が入力される。これにより、周辺機器インターフェースチップ及び周辺機器処理チップは、主ＭＣＵがディープスリープ状態であるとき、正常動作状態を保持することができる。
周辺機器インターフェースチップは、汎用非同期受信送信機ＵＡＲＴユニット、シリアル周辺機器インターフェースＳＰＩユニット、アイ・スクウェア・シーＩ２Ｃユニット、又はブルートゥースユニットであってもよい。周辺機器処理チップは、アナログ／デジタルＡ／Ｄユニット、パルス幅変調ＰＷＭユニット、映像処理ユニット、又は音声処理ユニットであってもよい。
前記実施形態の装置に関して、個々のモジュールの具体的な動作モードは、主ＭＣＵウェイクアップ方法に関する実施形態において詳細に記載されているので、ここでは詳述しない。
図６は、例示的な実施形態に係る主ＭＣＵウェイクアップ装置１２００のブロック図である。本装置は、携帯電話に適用可能である。例えば、装置１２００は、携帯電話、コンピュータ、デジタル放送端末、メッセージ装置、ゲーム機、タブレット、医療機器、運動機器、携帯情報端末ＰＤＡなどであってもよい。
図６を参照すると、装置１２００は、処理コンポーネント１２０２、メモリ１２０４、電力コンポーネント１２０６、マルチメディアコンポーネント１２０８、オーディオコンポーネント１２１０、入力／出力（Ｉ／Ｏ）インターフェース１２１２、センサコンポーネント１２１４、及び通信コンポーネント１２１６の１つ以上のコンポーネントを備えてもよい。
処理コンポーネント１２０２は、一般的には、表示、電話、データ通信、カメラ動作、及びレコーディング動作に関連する動作などの、装置１２００の全体動作を制御する。処理コンポーネント１２０２は、上述した方法のステップの全部又は一部を行うように、指示を実行する１以上のプロセッサ１２２０を備えてもよい。更に、処理コンポーネント１２０２は、処理コンポーネント１２０２と他のコンポーネントとの間のインタラクションを容易にする１以上のモジュールを備えてもよい。例えば、処理コンポーネント１２０２は、マルチメディアコンポーネント１２０８と処理コンポーネント１２０２との間のインタラクションを容易にするために、マルチメディアモジュールを備えてもよい。
メモリ１２０４は、装置１２００の動作をサポートするために様々なタイプのデータを記憶するように構成されている。そのようなデータの例には、装置１２００上で動作するアプリケーション又は方法のための指示、連絡先データ、電話帳データ、メッセージ、写真、映像などが含まれる。メモリ１２０４は、例えば、スタティックランダムアクセスメモリ（ＳＲＡＭ）、電気的消去可能プログラマブル読取り専用メモリ（ＥＥＰＲＯＭ）、消去可能プログラマブル読取り専用メモリ（ＥＰＲＯＭ）、プログラマブル読取り専用メモリ（ＰＲＯＭ）、読取り専用メモリ（ＲＯＭ）、磁気メモリ、フラッシュメモリ、磁気又は光ディスクなどの任意のタイプの揮発性又は不揮発性メモリ装置、又はその組合せを用いて実現されてもよい。
電力コンポーネント１２０６は、装置１２００の様々なコンポーネントに対して電力を提供する。電力コンポーネント１２０６は、電力管理システム、１以上の電源、及び、装置１２００の電力の生成、制御、分配に関連する他のコンポーネントを備えてもよい。
マルチメディアコンポーネント１２０８は、装置１２００とユーザとの間の出力インターフェースを提供する画面を備えている。いくつかの実施形態において、前記画面は、液晶ディスプレイ（ＬＣＤ）やタッチパネル（ＴＰ）を備えてもよい。前記画面がタッチパネルを備える場合、前記画面は、ユーザからの入力信号を受信するタッチスクリーンとして実現されてもよい。前記タッチパネルは、前記タッチパネル上でのタッチ、スワイプ、及びジェスチャーを検知するための１以上のタッチセンサを備えてもよい。タッチセンサは、タッチ又はスワイプの動作の境界を検知するだけでなく、タッチ又はスワイプの動作に関連する持続時間及び圧力も検知してもよい。いくつかの実施形態において、マルチメディアコンポーネント１２０８は、フロントカメラ及び／又はリアカメラを備えている。フロントカメラ及びリアカメラは、装置１２００が撮影モードや映像モードなどの動作モードにあるときに、外部のマルチメディアデータを受信してもよい。フロントカメラ及びリアカメラの各々は、固定された光学レンズ系であってもよいし、焦点整合及び光学ズーム性能を有してもよい。
オーディオコンポーネント１２１０は、オーディオ信号を出力及び／又は入力するように構成されている。例えば、オーディオコンポーネント１２１０は、装置１２００が通話モード、レコーディングモード、音声認識モードなどの動作モードにあるときに外部オーディオ信号を受信するように構成されたマイクロフォン（ＭＩＣ）を備えている。受信されたオーディオ信号は、更に、メモリ１２０４に記憶されても、通信コンポーネント１２１６を介して送信されてもよい。いくつかの実施形態において、オーディオコンポーネント１２１０は、更に、オーディオ信号を出力するスピーカを備えている。
Ｉ／Ｏインターフェース１２１２は、処理コンポーネント１２０２と、キーボード、クリックホイール、ボタンなどの周辺機器インターフェースモジュールとの間のインターフェースを提供するように構成されている。ボタンは、限定されるものではないが、ホームボタン、ボリュームボタン、スタートボタン、及びロックボタンを備えてもよい。
センサコンポーネント１２１４は、例えば、装置１２００の様々な態様のステータス評価を提供する１以上のセンサを備えている。例えば、センサコンポーネント１２１４は、装置１２００の開／閉状態、及びコンポーネント（例えば、装置１２００の表示部及びキーパッド）の相対位置を検知してもよい。センサコンポーネント１２１４は、更に、装置１２００又は装置１２００のコンポーネントの位置の変化、装置１２００に接触するユーザの有無、装置１２００の方位又は加速／減速、装置１２００の温度の変化を検知してもよい。センサコンポーネント１２１４は、いかなる物理的接触もなく、近くの物体の存在を検知するように構成された近接センサを備えてもよい。また、センサコンポーネント１２１４は、更に、イメージングアプリケーションで使用するために、ＣＭＯＳやＣＣＤイメージングセンサなどの光センサを備えてもよい。いくつかの実施形態において、センサコンポーネント１２１４は、加速度センサ、ジャイロセンサ、磁気センサ、圧力センサ、マイクロ波センサ、又は温度センサも備えてもよい。
通信コンポーネント１２１６は、装置１２００と他の装置との間の有線又は無線通信を容易にするように構成されている。装置１２００は、ＷｉＦｉ、２Ｇ、３Ｇなどの通信規格、又はそれらの組合せに基づく無線ネットワークにアクセスすることができる。例示的な一実施形態において、通信コンポーネント１２１６は、放送チャンネルを介して外部の放送制御システムからの放送信号又は放送関連情報を受信する。例示的な一実施形態において、通信コンポーネント１２１６は、更に、短距離通信を容易にするために近距離無線通信（ＮＦＣ）モジュールを備えている。例えば、ＮＦＣモジュールは、無線自動識別（ＲＦＩＤ）技術、赤外線通信協会（ＩｒＤＡ）技術、超広帯域（ＵＷＢ）技術、ブルートゥース（ＢＴ）技術、又は他の技術に基づいて実現されてもよい。
例示的な実施形態において、装置１２００は、前述した方法を行うために、特定用途向け集積回路（ＡＳＩＣｓ）、デジタル信号プロセッサ（ＤＳＰｓ）、デジタル信号処理装置（ＤＳＰＤｓ）、プログラマブル論理装置（ＰＬＤｓ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡｓ）、コントローラ、マイクロコントローラ、マイクロプロセッサ、又は他の電子部品などの１以上の電子的要素で実現されてもよい。
例示的な実施形態においては、メモリ１２０４などの、指示を含む非一時的なコンピュータ可読記憶媒体が提供される。前記指示は、前述した方法を行う装置１２００のプロセッサ１２２０によって実行可能である。例えば、非一時的なコンピュータ可読記憶媒体は、ＲＯＭ、ＲＡＭ、ＣＤ−ＲＯＭ、磁気テープ、フロッピーディスク（登録商標）、光データ記憶装置等であってもよい。
主ＭＣＵウェイクアップ装置は、
プロセッサと、
前記プロセッサによって実行可能な指示を記憶するメモリと、
を備え、
前記プロセッサは、
主ＭＣＵをディープスリープ状態にするとともに、周辺機器インターフェースチップ及び周辺機器処理チップを正常動作状態にし、
前記周辺機器処理チップによって前記周辺機器インターフェースチップに送信されたデータのデータ量を監視し、
前記データ量が閾値を超えた場合、前記主ＭＣＵにウェイクアップ信号を送信するように構成されている。
一実施形態において、前記プロセッサは、更に、以下のように構成されている。
前記主ＭＣＵにウェイクアップ信号を送信することは、前記主ＭＣＵに割り込み信号の形態でウェイクアップ信号を送信することを含む。
一実施形態において、前記プロセッサは、更に、以下のように構成されている。
前記主ＭＣＵをディープスリープ状態にするとともに、前記周辺機器インターフェースチップ及び前記周辺機器処理チップを正常動作状態にすることは、
前記主ＭＣＵのクロックラインに主クロック信号を入力し、
前記周辺機器処理チップのクロックライン及び前記周辺機器インターフェースチップのクロックラインに従属クロック信号を入力し、
前記主ＭＣＵが前記ディープスリープ状態になるとともに、前記周辺機器処理チップ及び前記周辺機器インターフェースチップが前記正常動作状態になるように、前記主クロック信号及び前記従属クロック信号を制御することを含む。
一実施形態において、前記プロセッサは、更に、以下のように構成されている。
前記周辺機器インターフェースチップ及び前記周辺機器処理チップを正常動作状態にすることは、ダイレクトメモリアクセスＤＭＡを介して前記周辺機器処理チップと前記周辺機器インターフェースチップとの間でデータを転送することを含む。
一実施形態において、前記プロセッサは、更に、以下のように構成されている。
前記周辺機器インターフェースチップは、汎用非同期受信送信機ＵＡＲＴユニット、シリアル周辺機器インターフェースＳＰＩユニット、アイ・スクウェア・シーＩ２Ｃユニット、又はブルートゥースユニットである。前記周辺機器処理チップは、アナログ／デジタルＡ／Ｄユニット、パルス幅変調ＰＷＭユニット、映像処理ユニット、又は音声処理ユニットである。
非一時的なコンピュータ可読記憶媒体は、その中に記憶された指示が携帯端末のプロセッサによって実行されるとき、前記携帯端末に主ＭＣＵウェイクアップ方法を実行させる。前記方法は、
主ＭＣＵをディープスリープ状態にするとともに前記周辺機器インターフェースチップ及び前記周辺機器処理チップを正常動作状態にするステップと、
前記周辺機器処理チップによって前記周辺機器インターフェースチップに送信されたデータのデータ量を監視するステップと、
前記データ量が閾値を超えた場合、前記主ＭＣＵにウェイクアップ信号を送信するステップと、を含む。
一実施形態において、前記主ＭＣＵにウェイクアップ信号を送信するステップは、前記主ＭＣＵに割り込み信号の形態で前記ウェイクアップ信号を送信するステップを含む。
一実施形態において、前記主ＭＣＵをディープスリープ状態にするとともに前記周辺機器インターフェースチップ及び前記周辺機器処理チップを正常動作状態にするステップは、
前記主ＭＣＵのクロックラインに主クロック信号を入力するステップと、
前記周辺機器処理チップのクロックライン及び前記周辺機器インターフェースチップのクロックラインに従属クロック信号を入力するステップと、
前記主ＭＣＵが前記ディープスリープ状態になるとともに、前記周辺機器処理チップ及び前記周辺機器インターフェースチップが前記正常動作状態になるように、前記主クロック信号及び前記従属クロック信号を制御するステップと、を含む。
一実施形態において、前記周辺機器インターフェースチップ及び前記周辺機器処理チップを正常動作状態にするステップは、
ダイレクトメモリアクセスＤＭＡを介して前記周辺機器処理チップと前記周辺機器インターフェースチップとの間でデータを転送するステップを含む。
一実施形態において、前記周辺機器インターフェースチップは、汎用非同期受信送信機ＵＡＲＴユニット、シリアル周辺機器インターフェースＳＰＩユニット、アイ・スクウェア・シーＩ２Ｃユニット、又はブルートゥースユニットである。前記周辺機器処理チップは、アナログ／デジタルＡ／Ｄユニット、パルス幅変調ＰＷＭユニット、映像処理ユニット、又は音声処理ユニットである。
本発明の他の実施形態は、ここに開示された本発明の明細書及びプラクティスの考慮から当業者には明らかであろう。本願は、本発明の一般的な原理に従う任意の変形、使用、又は適応をカバーし、当該技術分野において公知又は慣行の範囲内にある本開示から逸脱するものを含むことが意図される。明細書及び実施形態は、以下の特許請求の範囲によって示される本発明の真の範囲及び精神と共に、例示的のみとして考慮されることが意図される。
本発明が上述され且つ添付の図面に図示された正確な構成に限定されるものではなく、様々な修正及び変更がその範囲から逸脱することなくなされてもよいことは認識されるであろう。本発明の範囲は添付の特許請求の範囲によってのみ限定されることが意図される。

Claims (15)

  1. 主ＭＣＵと、周辺機器インターフェースチップと、周辺機器処理チップとを備える主ＭＣＵウェイクアップ回路であって、
    前記周辺機器処理チップは、前記周辺機器インターフェースチップを介して前記主ＭＣＵに接続され、
    前記主ＭＣＵがディープスリープ状態であるとき、前記周辺機器インターフェースチップ及び前記周辺機器処理チップが正常動作状態を保持するように、前記主ＭＣＵのクロックラインには主クロック信号が入力されるとともに、前記周辺機器処理チップのクロックライン及び前記周辺機器インターフェースチップのクロックラインには従属クロック信号が入力されるように構成され、
    前記周辺機器インターフェースチップは、前記周辺機器処理チップによって前記周辺機器インターフェースチップに送信されたデータのデータ量を監視し、前記データ量が閾値を超えた場合、前記主ＭＣＵにウェイクアップ信号を送信するように構成されている、
    主ＭＣＵウェイクアップ回路。
  2. 前記周辺機器インターフェースチップによって前記主ＭＣＵにウェイクアップ信号を送信することは、前記周辺機器インターフェースチップによって前記主ＭＣＵに割り込み信号の形態で前記ウェイクアップ信号を送信することを含む、請求項１に記載の主ＭＣＵウェイクアップ回路。
  3. 前記周辺機器インターフェースチップ及び前記周辺機器処理チップが正常動作状態を保持することは、ダイレクトメモリアクセスＤＭＡを介して前記周辺機器処理チップと前記周辺機器インターフェースチップとの間でデータを転送することを含む、請求項１に記載の主ＭＣＵウェイクアップ回路。
  4. 前記周辺機器インターフェースチップは、汎用非同期受信送信機ＵＡＲＴユニット、シリアル周辺機器インターフェースＳＰＩユニット、アイ・スクウェア・シーＩ２Ｃユニット、又はブルートゥースユニットであり、
    前記周辺機器処理チップは、アナログ／デジタルＡ／Ｄユニット、パルス幅変調ＰＷＭユニット、映像処理ユニット、又は音声処理ユニットである、
    請求項１に記載の主ＭＣＵウェイクアップ回路。
  5. 主ＭＣＵと、周辺機器インターフェースチップと、周辺機器処理チップとを備える装置に適用される主ＭＣＵウェイクアップ方法であって、
    前記主ＭＣＵをディープスリープ状態にするとともに、前記周辺機器処理チップ及び前記周辺機器インターフェースチップを正常動作状態にするステップと、
    前記周辺機器処理チップによって前記周辺機器インターフェースチップに送信されたデータのデータ量を監視するステップと、
    前記データ量が閾値を超えた場合、前記主ＭＣＵにウェイクアップ信号を送信するステップと、
    を含む、主ＭＣＵウェイクアップ方法。
  6. 前記主ＭＣＵにウェイクアップ信号を送信するステップは、前記主ＭＣＵに割り込み信号の形態で前記ウェイクアップ信号を送信するステップを含む、請求項５に記載の主ＭＣＵウェイクアップ方法。
  7. 前記主ＭＣＵをディープスリープ状態にするとともに、前記周辺機器インターフェースチップ及び前記周辺機器処理チップを正常動作状態にするステップは、
    前記主ＭＣＵのクロックラインに主クロック信号を入力するステップと、
    前記周辺機器処理チップのクロックライン及び前記周辺機器インターフェースチップのクロックラインに従属クロック信号を入力するステップと、
    前記主ＭＣＵが前記ディープスリープ状態になるとともに、前記周辺機器処理チップ及び前記周辺機器インターフェースチップが前記正常動作状態になるように、前記主クロック信号及び前記従属クロック信号を制御するステップと、
    を含む、請求項５に記載の主ＭＣＵウェイクアップ方法。
  8. 前記周辺機器インターフェースチップ及び前記周辺機器処理チップを正常動作状態にするステップは、
    ダイレクトメモリアクセスＤＭＡを介して前記周辺機器処理チップと前記周辺機器インターフェースチップとの間でデータを転送するステップ
    を含む、請求項５に記載の主ＭＣＵウェイクアップ方法。
  9. 前記周辺機器インターフェースチップは、汎用非同期受信送信機ＵＡＲＴユニット、シリアル周辺機器インターフェースＳＰＩユニット、アイ・スクウェア・シーＩ２Ｃユニット、又はブルートゥースユニットであり、
    前記周辺機器処理チップは、アナログ／デジタルＡ／Ｄユニット、パルス幅変調ＰＷＭユニット、映像処理ユニット、又は音声処理ユニットである、
    請求項５に記載の主ＭＣＵウェイクアップ方法。
  10. 主ＭＣＵと、周辺機器インターフェースチップと、周辺機器処理チップとを備える装置に適用される主ＭＣＵウェイクアップ装置であって、
    前記主ＭＣＵをディープスリープ状態にするとともに、前記周辺機器インターフェースチップ及び前記周辺機器処理チップを正常動作状態にするように構成された構成モジュールと、
    前記周辺機器処理チップによって前記周辺機器インターフェースチップに送信されたデータのデータ量を監視するように構成された監視モジュールと、
    前記データ量が閾値を超えた場合、前記主ＭＣＵにウェイクアップ信号を送信するように構成された送信モジュールと、
    を備える、主ＭＣＵウェイクアップ装置。
  11. 前記送信モジュールは、前記主ＭＣＵに割り込み信号の形態で前記ウェイクアップ信号を送信するように構成されている、請求項１０に記載の主ＭＣＵウェイクアップ装置。
  12. 前記構成モジュールは、
    前記主ＭＣＵのクロックラインに主クロック信号を入力するように構成された第１接続サブモジュールと、
    前記周辺機器処理チップのクロックライン及び前記周辺機器インターフェースチップのクロックラインに従属クロック信号を入力するように構成された第２接続サブモジュールと、
    前記主ＭＣＵが前記ディープスリープ状態になるとともに、前記周辺機器処理チップ及び前記周辺機器インターフェースチップが前記正常動作状態になるように、前記主クロック信号及び前記従属クロック信号を制御する制御サブモジュールと、
    を備える、請求項１０に記載の主ＭＣＵウェイクアップ装置。
  13. 前記構成モジュールは、ダイレクトメモリアクセスＤＭＡを介して前記周辺機器処理チップと前記周辺機器インターフェースチップとの間でデータを転送するように構成されている、請求項１０に記載の主ＭＣＵウェイクアップ装置。
  14. 前記周辺機器インターフェースチップは、汎用非同期受信送信機ＵＡＲＴユニット、シリアル周辺機器インターフェースＳＰＩユニット、アイ・スクウェア・シーＩ２Ｃユニット、又はブルートゥースユニットであり、
    前記周辺機器処理チップは、アナログ／デジタルＡ／Ｄユニット、パルス幅変調ＰＷＭユニット、映像処理ユニット、又は音声処理ユニットである、
    請求項１０に記載の主ＭＣＵウェイクアップ装置。
  15. プロセッサと、
    前記プロセッサによって実行可能な指示を記憶するメモリと、
    を備える主ＭＣＵウェイクアップ装置であって、
    前記プロセッサは、
    主ＭＣＵをディープスリープ状態にするとともに、周辺機器インターフェースチップ及び周辺機器処理チップを正常動作状態にし、
    前記周辺機器処理チップによって前記周辺機器インターフェースチップに送信されたデータのデータ量を監視し、
    前記データ量が閾値を超えた場合、前記主ＭＣＵにウェイクアップ信号を送信するように構成されている、主ＭＣＵウェイクアップ装置。
JP2017525668A 2015-06-29 2015-09-24 主ｍｃｕウェイクアップ回路、方法、及び装置 Active JP6446548B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201510370154.4 2015-06-29
CN201510370154.4A CN104950775A (zh) 2015-06-29 2015-06-29 唤醒主mcu微控制单元的电路、方法及装置
PCT/CN2015/090602 WO2017000400A1 (zh) 2015-06-29 2015-09-24 唤醒主mcu的电路、方法及装置

Publications (2)

Publication Number Publication Date
JP2017528854A true JP2017528854A (ja) 2017-09-28
JP6446548B2 JP6446548B2 (ja) 2018-12-26

Family

ID=54165504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017525668A Active JP6446548B2 (ja) 2015-06-29 2015-09-24 主ｍｃｕウェイクアップ回路、方法、及び装置

Country Status (8)

Country Link
US (1) US20160378512A1 (ja)
EP (1) EP3112980B1 (ja)
JP (1) JP6446548B2 (ja)
KR (1) KR20170012182A (ja)
CN (1) CN104950775A (ja)
MX (1) MX358065B (ja)
RU (1) RU2643474C2 (ja)
WO (1) WO2017000400A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106855938A (zh) * 2015-12-08 2017-06-16 安徽昌硕光电子科技有限公司 一种指纹识别模块的结构
WO2017165906A1 (en) * 2016-03-29 2017-10-05 Xped Holdings Pty Ltd Method and apparatus for a network and device discovery
US20180060269A1 (en) * 2016-08-25 2018-03-01 Analog Devices, Inc. Systems and techniques for remote bus enable
CN108663942B (zh) * 2017-04-01 2021-12-07 青岛有屋科技有限公司 一种语音识别设备控制方法、语音识别设备和中控服务器
KR102098905B1 (ko) * 2018-05-18 2020-04-09 슈어소프트테크주식회사 호스트의 테스트 시나리오로 제어장치의 복수의 파티션간 영향도를 측정하기 위한 방법, 동일 방법을 구현하기 위한 호스트 및 시스템, 그리고 동일 방법을 기록하기 위한 매체
CN109327890A (zh) * 2018-12-04 2019-02-12 北京华源热力管网有限公司 一种基于NB-IoT低功耗模块化信息传输处理方法
CN109711519B (zh) * 2018-12-27 2022-10-25 江苏恒宝智能系统技术有限公司 一种基于金融芯片的外设扩展方法及金融卡
GB2587381B (en) * 2019-09-26 2021-09-29 Continental Automotive Gmbh Remote powered bus system in a motor vehicle, master electronic control unit, slave electronic control unit and method of operating remote powered bus system
CN111124518B (zh) * 2019-12-24 2024-01-30 西安闻泰电子科技有限公司 一种系统睡眠控制电路及其控制方法
CN111198776B (zh) * 2019-12-25 2024-06-07 上海亮牛半导体科技有限公司 一种防止mcu深度休眠期间uart接收丢数据的方法
CN112948312B (zh) * 2021-04-19 2021-10-08 深圳市航顺芯片技术研发有限公司 芯片控制方法、装置、智能终端及计算机可读存储介质
CN113295325B (zh) * 2021-05-21 2022-08-16 上海钧嵌传感技术有限公司 一种电池包压力监测装置及方法
CN114691222A (zh) * 2022-03-01 2022-07-01 深圳市武迪电子科技有限公司 一种微处理器高可靠性can休眠唤醒方法
US11620246B1 (en) * 2022-05-24 2023-04-04 Ambiq Micro, Inc. Enhanced peripheral processing system to optimize power consumption
CN115665714B (zh) * 2022-11-18 2023-04-07 深圳市汇顶科技股份有限公司 近场通信的方法和装置、主控设备、nfc芯片和nfc设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07114510A (ja) * 1993-10-19 1995-05-02 Hitachi Ltd Ｆｉｆｏしきい値制御ｄｍａ制御方式
JPH08202469A (ja) * 1995-01-30 1996-08-09 Fujitsu Ltd ユニバーサル非同期送受信回路を備えたマイクロ・コントローラユニット
JPH11143571A (ja) * 1997-11-05 1999-05-28 Mitsubishi Electric Corp データ処理装置
JP2004013799A (ja) * 2002-06-11 2004-01-15 Nec Saitama Ltd クロック切り替えシステム
JP2006067140A (ja) * 2004-08-25 2006-03-09 Matsushita Electric Ind Co Ltd 受信フレーム処理装置、通信処理装置、および受信フレーム処理方法
JP2007058347A (ja) * 2005-08-22 2007-03-08 Kenwood Corp 受信装置及びその制御方法
JP2008015883A (ja) * 2006-07-07 2008-01-24 Matsushita Electric Ind Co Ltd マスタ装置、スレーブ装置、並びにそれらの通信方法、及び通信システム
JP2012234315A (ja) * 2011-04-28 2012-11-29 Brother Ind Ltd データ処理装置
JP2015503164A (ja) * 2011-12-12 2015-01-29 ノルディック セミコンダクタ アーエスアーＮｏｒｄｉｃ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＡＳＡ 周辺機器同士の通信

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7818443B2 (en) * 2000-12-01 2010-10-19 O2Micro International Ltd. Low power digital audio decoding/playing system for computing devices
US7093036B2 (en) * 2003-12-11 2006-08-15 International Business Machines Corporation Processor state aware interrupts from peripherals
US20090025986A1 (en) * 2005-04-19 2009-01-29 Multivac Sepp Haggenmüller Gmbh & Co. Kg Packaging Machine
TWI317468B (en) * 2006-02-20 2009-11-21 Ite Tech Inc Method for controlling power consumption and multi-processor system using the same
US8117475B2 (en) * 2006-12-15 2012-02-14 Microchip Technology Incorporated Direct memory access controller
US7848825B2 (en) * 2007-01-03 2010-12-07 Apple Inc. Master/slave mode for sensor processing devices
US8370663B2 (en) * 2008-02-11 2013-02-05 Nvidia Corporation Power management with dynamic frequency adjustments
CN101539797B (zh) * 2008-03-18 2014-03-05 联芯科技有限公司 一种动态时钟与电源的控制方法、系统及装置
KR100959136B1 (ko) * 2008-07-16 2010-05-25 한국전자통신연구원 직접 메모리 접근 제어기 및 직접 메모리 접근 채널의데이터 전송 방법
US8576760B2 (en) * 2008-09-12 2013-11-05 Qualcomm Incorporated Apparatus and methods for controlling an idle mode in a wireless device
CN201522684U (zh) * 2009-09-16 2010-07-07 珠海中慧微电子有限公司 嵌入式系统的功耗管理电路
TWI421675B (zh) * 2010-07-21 2014-01-01 Mstar Semiconductor Inc 可自動切換運作模式的可攜式電子裝置
CN102761426B (zh) * 2011-04-25 2015-11-18 腾讯科技（深圳）有限公司 一种sns平台唤醒道具的方法及系统
CN102288153B (zh) * 2011-06-14 2013-06-05 四川大学 基于振动发电的高压线风偏在线监测系统及其方法
US20130212408A1 (en) * 2012-02-09 2013-08-15 Kenneth W. Fernald Regulating a clock frequency of a peripheral
BR112014024206B1 (pt) * 2012-03-31 2021-08-24 Intel Corporation Equipamento, método implementado por computador e sistema para controle de gerenciamento de energia em microsservidores.
CN102799260A (zh) * 2012-07-31 2012-11-28 福州瑞芯微电子有限公司 基于时钟关断的低功耗模式管理soc芯片的电路及方法
CN103389644B (zh) * 2013-06-19 2017-02-08 杭州士兰微电子股份有限公司 一种定时系统及定时方法
CN103619056B (zh) * 2013-12-02 2018-01-12 华为终端（东莞）有限公司 一种上报传感器数据的方法和终端
CN104199343A (zh) * 2014-08-15 2014-12-10 徐云鹏 一种基于串行储存方式的微型数据采集系统

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07114510A (ja) * 1993-10-19 1995-05-02 Hitachi Ltd Ｆｉｆｏしきい値制御ｄｍａ制御方式
JPH08202469A (ja) * 1995-01-30 1996-08-09 Fujitsu Ltd ユニバーサル非同期送受信回路を備えたマイクロ・コントローラユニット
JPH11143571A (ja) * 1997-11-05 1999-05-28 Mitsubishi Electric Corp データ処理装置
JP2004013799A (ja) * 2002-06-11 2004-01-15 Nec Saitama Ltd クロック切り替えシステム
JP2006067140A (ja) * 2004-08-25 2006-03-09 Matsushita Electric Ind Co Ltd 受信フレーム処理装置、通信処理装置、および受信フレーム処理方法
JP2007058347A (ja) * 2005-08-22 2007-03-08 Kenwood Corp 受信装置及びその制御方法
JP2008015883A (ja) * 2006-07-07 2008-01-24 Matsushita Electric Ind Co Ltd マスタ装置、スレーブ装置、並びにそれらの通信方法、及び通信システム
JP2012234315A (ja) * 2011-04-28 2012-11-29 Brother Ind Ltd データ処理装置
JP2015503164A (ja) * 2011-12-12 2015-01-29 ノルディック セミコンダクタ アーエスアーＮｏｒｄｉｃ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＡＳＡ 周辺機器同士の通信

Also Published As

Publication number Publication date
JP6446548B2 (ja) 2018-12-26
RU2643474C2 (ru) 2018-02-01
MX2016001783A (es) 2017-04-27
CN104950775A (zh) 2015-09-30
US20160378512A1 (en) 2016-12-29
MX358065B (es) 2018-08-03
EP3112980B1 (en) 2018-08-22
RU2016111925A (ru) 2017-10-05
KR20170012182A (ko) 2017-02-02
WO2017000400A1 (zh) 2017-01-05
EP3112980A1 (en) 2017-01-04

Similar Documents

Publication Publication Date Title
JP6446548B2 (ja) 主ｍｃｕウェイクアップ回路、方法、及び装置
JP6343099B2 (ja) Ｍｃｕチップのウェイクアップ方法及び装置
JP6284687B2 (ja) Ｍｃｕウェイクアップ方法及び装置
WO2016150163A1 (zh) 模组唤醒方法及装置
US10080194B2 (en) Method, device, and computer-readable storage medium for awaking electronic equipment
RU2625814C2 (ru) Способ и устройство для управления зарядкой
KR101837333B1 (ko) 전자 디바이스를 깨우기 위한 방법 및 장치
WO2017028425A1 (zh) 节能模式启动方法和装置
CN107783790B (zh) 终端唤醒方法及装置
US20220217637A1 (en) Inactivity timer timeout processing methods and apparatuses
WO2015081664A1 (zh) 控制无线网络开关方法、装置、设备及系统
KR20170035829A (ko) 알람 시계를 관리하기 위한 디바이스 및 방법, 전자 디바이스
WO2015085501A1 (zh) 一种屏幕控制方法、屏幕控制装置以及触控终端
WO2020107402A1 (zh) 载波唤醒方法及装置
CN108766346A (zh) 保护屏幕的方法和装置
CN106249843B (zh) 一种进程控制方法、装置及移动设备
CN106341733A (zh) 智能电视电源控制方法及装置
CN105188112A (zh) 休眠状态的控制方法及装置
BR112016001094B1 (pt) Método e dispositivo para ativar um chip de mcu, e meio de armazenamento legível por computador

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181203

R150 Certificate of patent or registration of utility model

Ref document number: 6446548

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250