JP5792384B2 - シリアル通信システムにおけるスタンバイ電力低減のためのシステムおよび方法 - Google Patents

シリアル通信システムにおけるスタンバイ電力低減のためのシステムおよび方法 Download PDF

Info

Publication number
JP5792384B2
JP5792384B2 JP2014519240A JP2014519240A JP5792384B2 JP 5792384 B2 JP5792384 B2 JP 5792384B2 JP 2014519240 A JP2014519240 A JP 2014519240A JP 2014519240 A JP2014519240 A JP 2014519240A JP 5792384 B2 JP5792384 B2 JP 5792384B2
Authority
JP
Japan
Prior art keywords
receiver
link
detection module
serial
communication system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014519240A
Other languages
English (en)
Other versions
JP2014527329A (ja
Inventor
アンニクリシュナン、マノジ
シュリバスタバ、サルベシュ
ナサワド、ラリトクマー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2014527329A publication Critical patent/JP2014527329A/ja
Application granted granted Critical
Publication of JP5792384B2 publication Critical patent/JP5792384B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3278—Power saving in modem or I/O interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Description

関連出願
本願は、２０１１年７月１日に出願された、「ＰＣＩエクスプレスのスタンバイ電力低減のためのシステムおよび方法（SYSTEM AND METHOD FOR PCI EXPRESS STANDBY POWER REDUCTION）」と題する、係属中の仮特許出願番号第６１／５０４，０５８号の優先権を主張する。
本願は、ＰＣＩエクスプレスおよび他のシリアル通信プロトコルに関し、より詳細には、シリアル通信プロトコルアーキテクチャの下で動作するシステムによって消費される電力を低減するためのシステムおよび方法に関する。
シリアル通信システムは、デバイス間の情報の転送のために広く使用されている。典型的には、シリアル通信は、パラレルデータソースをシリアルストリームに変換するためのシリアライザブロックの使用と、ストリームをその元の状態に戻すためのデシリアライザブロックの関連づけられた使用と、を含む。一般的に、そのような通信システムは、「ＳｅｒＤｅｓ」インターフェースとして知られている。ＰＣＩエクスプレス（ＰＣＩｅ）は、ＰＣＩ−ＳＩＧ（Special Interest Group（分科会））によって推進される、そのようなシリアル相互接続技術の一例である。ＰＣＩエクスプレス技術は、低コストで、極めてスケーラブルであり、交換式で、ポイントツーポイントの、シリアルＩ／Ｏ相互接続である。ＰＣＩエクスプレスは、少なくともトランザクションレイヤ、データリンクレイヤ、および物理レイヤを含む、レイヤ化されたアーキテクチャである。トランザクションレイヤは、読み出し／書き込み要求をソフトウェアからＩ／Ｏデバイスへとトランスポートする役割を果たす。データリンクレイヤは主に、ＰＣＩエクスプレスリンクにわたる、パケットの信頼性の高い受け渡しを保証する役割を果たす。物理レイヤ（ＰＨＹ）は、下位レベルのＰＣＩエクスプレスプロトコルおよびシグナリングを扱う。ＰＨＹレイヤは、送信および受信ペアとして実現されるデュアルシンプレクスチャネルによって構成される。送信および受信ペアの組み合わせは一般に、レーンと呼ばれる。現在の規格、ＰＣＩエクスプレス３．０は、１２８ｂ／１３０ｂの符号化スキームおよび８ＧＴ／ｓのビットレートを使用して、１レーンあたり１ＧＢ／ｓの帯域幅容量を提供する。
現代の通信機器の設計において進行中の趨勢は、デバイスの電力効率を高める取り組みである。特に、モバイルデバイスまたは他の電池式デバイスに関し、より高い電力効率は、ほぼ例外なく所望される特質である。その目的のために、さまざまなタイプの電力節約メカニズムがしばしば用いられる。
基本的なレベルでは、いずれの通信システムも、受信機部分と送信機部分とを含むものとして考えられ得る。受信機部分に関し、１つの電力節約ストラテジは、実際的な頻度で実際的な長さの時間期間にわたり、フルパワーのアクティブ状態とは対照的な、１つ以上の低電力モード、すなわち電力節約状態で、受信機を動作させることである。全体のスループットまたはレイテンシーにいくらかの悪化が生じ得るが、これは多くの場合、得られる電力効率に対しバランスが取られ得る。
さらに受信機部分と送信機部分との間のシリアルリンクとして具現化される通信システムに関し、これらの電力節約技法は、シリアルリンクのための電力節約状態を調整するための送信機部分からの適切なアイドル信号を受信するように構成された、受信機検出モジュール、たとえば、電気的アイドル検出論理を実現するモジュールの使用を含み得る。受信機検出モジュールは典型的に、アイドル信号の第１の状態に基づいて受信機をアクティブ状態にし、アイドル信号の第２の状態に基づいて受信機を電力節約状態にする。
モバイル高速データ通信のために、高速かつ低電力のインターフェースを有することが所望される。ＰＣＩエクスプレスは好ましい高速インターフェースとして認識されているが、ＰＣＩエクスプレスは、バッテリ寿命がクリティカルであるモバイルデバイスのための低電力ソリューションとしては認識されていない。したがって、ＰＣＩエクスプレスインターフェースおよび他のシリアル通信システムの電力消費を大幅に低減する方法および装置に対する、当該技術におけるニーズがある。
上述のニーズと、以下に述べられ、明らかになるニーズにしたがい、本開示は、受信機部分が低電力モードである場合に受信機検出モジュールを電力節約状態にすることによって達成され得る、電力効率におけるさらなる改善の実現に関する。好ましくは、これは、低電力モードからアクティブ動作への受信機部分の遷移に、受け入れがたい長さのレイテンシーを追加せずに、実現されることができる。
したがって、本明細書は、送信機と、受信機検出モジュールと電力モジュールとを有する受信機と、送信機と受信機との間のシリアルリンクと、を含む通信システムを開示し、受信機検出モジュールは、シリアルリンクの動作状況を決定するようにシリアルリンクの電力節約状態中に動作可能であるように構成され、電力モジュールは、シリアルリンクの電力節約状態中に低電力モードで受信機検出モジュールを選択的に動作させるように構成される。一実施形態では、受信機検出モジュールの低電力モードは、デューティサイクルモードである。
本開示の一態様は、送信機と受信機との間のサイドバンドリンクを有するシステムに関し、電力モジュールは、サイドバンドリンクによって搬送された制御信号に基づいて、低電力モードで受信機検出モジュールを選択的に動作させるように構成される。
別の態様では、通信システムは、シリアルリンクで搬送された制御信号を検知するように構成され、電力モジュールに動作可能に結合された、信号検出モジュールを有し、電力モジュールは、制御信号に基づいて、低電力モードで受信機検出モジュールを選択的に動作させるように構成される。好ましくは、信号検出モジュールは、シリアルリンクで搬送されたコモンモード信号またはディファレンシャルモード信号を検出するように構成されることができる。
さらに、シリアルリンクは、ＰＣＩｅリンクであることができる。そのような実施形態では、受信機検出モジュールは、電気的アイドル検出論理を含むことができる。好ましくは、電力モジュールは、低電力モードで受信機検出モジュールを選択的に動作させるために、電気的アイドル検出論理をディスエーブルにするように構成されることができる。
本開示はまた、送信機を有するホストと、受信機を有するクライアントと、を含むシリアル通信システムに関し、送信機と受信機とは、少なくとも１つのアクティブ状態と少なくとも１つの電力節約状態とを指定するプロトコルを使用したディファレンシャルデータ信号の転送によって通信するように構成され、クライアントにおける受信機検出モジュールは、電力節約状態中に動作可能であるように構成され、クライアントにおける電力モジュールは、ホストからの制御信号に基づいて、低電力モードで受信機検出モジュールを選択的に動作させるように構成される。
一態様では、受信機検出モジュールは、電気的アイドル検出論理であることができ、受信機検出モジュールの低電力モードは、電気的アイドル検出論理をディスエーブルにすることができる。そのような実施形態では、シリアル通信システムは、ＰＣＩｅシステムであることができ、シリアル通信システムのアクティブ状態は、Ｌ０リンク状態であることができ、シリアル通信システムの電力節約状態は、Ｌ１リンク状態であることができる。
別の態様では、システムは、サイドバンドを含むことができ、電力検出モジュールは、サイドバンドで制御信号を受信することができる。
あるいは、ホストは、インバンドで制御信号を送信するように構成されることができ、クライアントは、制御信号を検知するように構成された信号検出モジュールを含むことができる。好ましくは、信号検出モジュールは、インバンドのコモンモード信号またはインバンドのディファレンシャルモード信号を検知するように構成されることができる。
別の態様では、電力モジュールは、デューティサイクルモードで受信機検出モジュールを動作させることにより、低電力モードで受信機検出モジュールを選択的に動作させる。
本開示はまた、シリアルデータリンクにわたって通信する送信機と受信機とを有するシリアル通信システムにおけるスタンバイ電力低減のための方法であって、電力節約状態でシリアルデータリンクを動作させるステップと、シリアルデータリンクが電力節約状態である間に、低電力モードで受信機の受信機検出モジュールを選択的に動作させるステップとを含む方法に関する。
一態様では、シリアルデータリンクは、ＰＣＩｅリンクであることができ、シリアルデータリンクの電力節約状態は、Ｌ１状態であり、低電力モードは、受信機検出モジュールにおける電気的アイドル検出論理をディスエーブルにすることを備える。
この方法はまた、送信機によって送信された制御信号に基づいて受信機検出モジュールを選択的に動作させることを含み得る。送信機および受信機は、サイドバンドリンクによって結合されることができ、制御信号は、サイドバンド信号における遷移であることができる。あるいは、この方法は、送信機によりインバンドで制御信号を送信することと、受信機により制御信号を検出することとを含み得る。そのような実施形態において、制御信号は、コモンモード信号であることができ、またはディファレンシャルモード信号であることができる。
本発明の多くの態様はＰＣＩエクスプレスプロトコルのコンテキストにおいて説明されるが、本発明は、所望される任意のシリアル通信システムに適用されることができる。
さらなる特徴および利点が、添付の図面に示された本発明の好ましい実施形態の以下のより詳細な説明から明らかになるだろう。
図１は、ＰＣＩエクスプレスアーキテクチャのレイヤ化された構成の模式図である。 図２は、２つのＰＣＩｅデバイス間の基本的なＰＣＩエクスプレスリンクの模式図である。 図３は、本発明の一実施形態に係る、受信機検出モジュールを制御するためにサイドバンドシグナリングを用いるデバイスの模式図である。 図４は、本発明の一実施形態に係る、受信機検出モジュールを制御するためにインバンドシグナリングを用いるデバイスの模式図である。 図５は、本発明の一実施形態に係る、受信機検出モジュールを制御するためにサイドバンドシグナリングを使用してＰＣＩｅ電力消費を低減するための１つの方法を示すフローチャートである。 図６は、本発明の一実施形態に係る、受信機検出モジュールを制御するためにサイドバンドシグナリングを使用してＰＣＩｅ電力消費を低減するためのシステムを示すブロック図である。 図７は、本発明の一実施形態に係る、受信機検出モジュールを制御するためのサイドバンドシグナリングを含む論理演算を示すブロック図である。 図８は、本発明の一実施形態に係る、受信機検出モジュールを制御するためのコモンモードのインバンドシグナリングのための回路の模式図である。 図９は、本発明の一実施形態に係る、図８に示す回路の動作中の電圧レベルのグラフである。 図１０は、本発明の一実施形態に係る、受信機検出モジュールを制御するためのディファレンシャルモードのインバンドシグナリングのための回路の模式図である。 図１１は、本発明の一実施形態に係る、図１０に示す回路において使用される再生ラッチの模式図である。 図１２は、本発明の一実施形態に係る、受信機検出モジュールを制御するためのインバンドシグナリングのための図１０に示すディファレンシャルモード回路の使用を示す模式図である。
はじめに、本開示は、特に例示されたマテリアル、アーキテクチャ、ルーチン、方法、またはストラクチャに限定されるものではなく、よって当然のことながら変更され得る、ということが理解されるべきである。したがって、本明細書に説明されるオプションと同様のまたは均等な多数のオプションが本開示の実現または実施形態において使用され得るが、好ましいマテリアルおよび方法が本明細書に説明される。
本明細書において使用される専門用語は、本開示の特定の実施形態を説明することのみを目的とし、限定を意図するものではない、ということもまた理解されるべきである。
以下の説明のいくつかの部分は、シリアル通信ネットワーク内でのデータビットの演算および転送の手順、論理ブロック、処理、および他の記号表現によって、提示される。これらの説明および表現は、データ処理技術の当業者が他の当業者にそれらの作業の例を最も有効に伝えるために使用する手段である。本願において、手順、論理ブロック、処理、等は、所望の結果を導く、セルフコンシステントなステップシーケンスまたは命令であるものと考えられる。ステップは、物理量の物理的な操作を要求するステップである。必ずではないが、普通、これらの量は、コンピュータシステムにおいて、記憶され、転送され、組み合わせられ、比較され、そうでなければ操作されることができる、電気または磁気信号の形態を取る。
しかしながら、これらのおよび同様の用語のすべては、しかるべき物理量に関連づけられるべきであり、これらの量に適用される単なる便宜的な表記にすぎない、ということに留意すべきである。以下の説明から明らかであるように、そうでないとの別段の記載がない限り、本願全体を通して、「アクセスすること」、「受信すること」、「送信すること」、「使用すること」、「選択すること」、「決定すること」、「利用可能性要求」、および「ネットワーク状態」、等といった用語を用いた説明は、シリアル通信ネットワークの動作および処理に言及している、ということが理解される。
図面において、単一のブロックは、１つの機能または複数の機能を実行するものとして説明されることができる。しかしながら、実際の実現では、そのブロックによって実行される１つの機能または複数の機能は、単一のコンポーネントにおいて、または複数のコンポーネントにわたって、実行されることができ、および／または、ハードウェアを使用して、ソフトウェアを使用して、またはハードウェアとソフトウェアとの組み合わせを使用して、実行されることができる。また、例示的な無線ネットワークデバイスは、プロセッサ、メモリ、等といった周知のコンポーネントを含む、図示されたコンポーネント以外のコンポーネントを含むことができる。
そうでないと定義されない限り、本明細書において使用される技術的および科学的な用語はすべて、本開示が属する技術分野における通常の知識を有する者によって一般的に理解されるものと同一の意味を有する。
さらに、本明細書において引用される規格はすべて、前述されたものも後述されるものも、それらの全内容が引用により本明細書に組み込まれる。
最後に、本明細書および添付の特許請求の範囲において使用される場合、単数形の「ａ」、「ａｎ」、および「ｔｈｅ」は、その内容が明確にそうでないと指定しない限り、複数の指示物を含む。
動作中、シリアル通信システムの多くの実現は、さまざまな電力節約状態に入るように構成された送信機または受信機デバイスの使用を含み得る。たとえば、そのようなデバイスは、ノーマルな動作が行われるアクティブ状態と、低減された電力消費と引き換えに一部の機能が妥協される少なくとも１つの電力節約状態と、を特徴とするように構成され得る。一態様において、デバイスの受信機は、通信リンクの状況、たとえば、適切な信号の受信によって、電力節約状態に入るように構成され得る。理解されるように、電力節約状態で動作するデバイスはまた、好ましくは、それに適切な時間にアクティブ状態に戻ることを可能にさせるメカニズムを含む。したがって、デバイスは、通信の再開が起こり得ることを示すリンクの動作状況を決定するように構成された受信機検出モジュールを含み得る。本開示の技法を用いることにより、さらなる電力の節約が、受信機検出モジュールにより消費される電力を選択的に低減することによって、実現されることができる。いくつかの実施形態では、信号検出モジュールが、受信機検出モジュールの動作を制御するための通信リンクの他端におけるデバイスの送信機からの信号を、受信するように構成される。
適切なシリアル通信システムの例として、ＰＣＩエクスプレスアーキテクチャが、図１に示すデバイス１０に関する論理レイヤによって表され得る。ホストプロセッサ１２は、ＰＣＩｅモジュール１４と適切な相互接続によって通信することができ、ＰＣＩｅモジュール１４は、ＰＣＩｅコア１６、トランザクションレイヤ１８、データリンクレイヤ２０、および物理レイヤ２２を含み得る。ＰＣＩプラグアンドプレイモジュールおよびソフトウェアドライバモジュールを含むソフトウェアレイヤが、好ましくは、ＰＣＩｅコア１６において実現される。すべての既存のアプリケーションおよびドライバが変更なく動作することを保証するために、ＰＣＩアドレッシングモジュールとの互換性が維持され得る。同様に、ＰＣＩエクスプレス構成は、ＰＣＩプラグアンドプレイの仕様において定義された標準メカニズムを使用し得る。一般的に、ソフトウェアレイヤは、パケットに基づいた分割トランザクションプロトコルを使用してトランザクションレイヤ１８によりＩ／Ｏデバイスへとトランスポートされる、読み出しおよび書き込み要求を生成する。データリンクレイヤ２０は、これらのパケットにシーケンス番号およびＣＲＣを追加して、極めて信頼性の高いデータ転送メカニズムを作り出す。基本物理レイヤ２２は、送信ペアおよび受信ペアを有するデュアルシンプレックスチャネルとして実現され得る。各送信および受信ペアは、「レーン」と呼ばれる。たとえば、ＰＣＩエクスプレス３．０は、現在の規格であり、引用によって本明細書に組み込まれ、１２８ｂ／１３０ｂの符号化スキームおよび８ＧＴ／ｓのビットレートを使用して、１レーンあたり１ＧＢ／ｓの帯域幅容量を提供する。理解されるように、デバイス１０は、ホストデバイスまたはクライアントデバイスであることができる。
図２に示すように、デバイス１０の物理レイヤ２２によりデバイス５４の物理レイヤ５２との通信において形成される基本的なＰＣＩエクスプレスリンク５０は、信号の２つの低電圧のＡＣ結合されたディファレンシャルペア、送信ペア５６および受信ペア５８を備える少なくとも１つのレーンを含む。示された実施形態では、デバイス１０がホストであり、デバイス５４がクライアントであるが、反対の役割が用いられることができ、またはそうでなければ、デバイスは、ＰＣＩｅ通信システムにおけるそれらの役割に依存して、所望されるように構成されることができる。非常に高いデータレートを達成するために１２８ｂ／１３０ｂ符号化スキームを使用するデータクロックが埋め込まれることができる。したがって、物理レイヤは、２つのＰＣＩエクスプレスデバイスのリンクレイヤ間でパケットをトランスポートする。
ＰＣＩエクスプレスリンクの帯域幅は、信号のペアを追加して複数のレーンを形成することにより、スケーリングされることができる。物理レイヤは、×１、×２、×４、×８、×１２、×１６、および×３２のレーン幅を提供することができ、それは概念上、入ってくるデータパケットをこれらのレーンの間で分割する。各バイトは、（単数または複数の）レーンにわたって送信される。このデータのディスアセンブリおよびリアセンブリは、他のレイヤにトランスペアレントであることができる。初期化中、各ＰＣＩエクスプレスリンクは、リンクの各端における２つのエージェントによる、レーン幅および動作周波数の交渉にしたがって、セットアップされることができる。一実施形態では、ファームウェアもＯＳソフトウェアも含まれない。ＰＣＩエクスプレスアーキテクチャは、スピードのアップグレードおよび／または進化した符号化技法により、将来的なパフォーマンスの向上を提供することができる。
さまざまなリンク状態が、デバイスの電力管理に関し、ＰＣＩエクスプレスの仕様において指定されている。リンク状態は、完全に機能している状態に戻る際の増加するレイテンシーの代償としてもたらされる、低減した電力消費量を表す。Ｌ０状態は、全電力がオンであり、すべてのクロックが実行中の、完全に動作している電力状態である。電力節約の第１のレベルは、Ｌ０ｓ状態によって表される。Ｌ０ｓ状態の主な特徴は、非常に短い出口レイテンシー（exit latency）であり、これによりＬ０ｓ状態の使用は、リンクアクティビティ間の短い論理的アイドル間隔中に電力消費を低減することが可能となる。Ｌ０ｓ状態からＬ０状態への指定されたウェイクアップは、１０ｎｓ未満である。この論理的アイドル状態では、トランシーバが、データを含まず受信機によって破棄され得るアイドルシンボルを送信し続けるので、受信機は、リンクに関連づけられたクロック信号およびシンボルの同期を維持することができる。
電力低減の次のレベルは、Ｌ１状態によって表され、それは、Ｌ０状態へのウェイクアップに必要とされるレイテンシーのいくらかの増加の代償として、より大きな度合いの電力節約を提供する。一般的に、Ｌ１状態は、リンクが、未処理の要求または待ち状態のトランザクションを有していない場合に、電力を低減するためにイネーブルにされ得る。Ｌ１状態のための指定されたウェイクアップは、１０μｓ未満である。Ｌ１状態において、デバイスは、電気的アイドル状態であるので、ディファレンシャル電圧はリンクに適用されず、シグナリングは行われない。したがって、Ｌ１状態において、デバイスは、リンククロックとの同期を失い、アクティブ状態に遷移する際に同期を再確立するためにクロックデータリカバリ（ＣＤＲ）回路を用い得る。さらに、デバイスは、オプションでその内部クロック回路の電力をオフにし得る。
最後に、Ｌ２／Ｌ３状態は、すべての電力およびクロックがシャットダウンされる最小電力消費状態である。リンクがＬ０状態からＬ２／Ｌ３状態へと移行すると、より多くの電力節約が達成され得るが、これらの状態から遷移してＬ０状態へと戻るための出口レイテンシーは、増加し得る。
従来、Ｌ１リンク状態で動作するＰＣＩｅリンクは、動作可能かつ著しい電力を消費する電気的アイドル検出回路の形態の受信機検出モジュールの使用を含む。電気的アイドル検出回路は、リンクがＬ１状態であること、およびＬ０状態への遷移が要求される場合を決定するために使用される。したがって、Ｌ１リンク状態で消費される電力の多くは、電気的アイドル検出回路のために使用される回路に帰するものであり得る。本願は、電力節約状態で受信機検出モジュールを選択的に動作させることにより、低電力リンクモードで動作するＰＣＩエクスプレスシステムの電力消費を大幅に低減するためのデバイスおよび方法を説明する。
ＰＣＩエクスプレスアーキテクチャを利用し、無線ローカルエリアネットワーク（ＷＬＡＮ）のようなデータトラヒックがバーストで送信される環境で動作するデバイスは、頻繁にスタンバイモードになる。バースト環境がデバイスを短い時間期間にわたって電力節約状態に入らせる一方で、Ｌ１状態からの短い出口レイテンシーはデバイスに、Ｌ１状態からＬ０状態に非常に速く遷移することを可能にさせるので、リンクをＬ１状態で動作させることは、ＷＬＡＮ環境において有利である。
ＰＣＩエクスプレスの仕様によると、物理レイヤにおける電気的アイドル信号は、Ｌ１状態でイネーブルである。上述したように、受信機検出モジュールは従来、電気的アイドルからの出口の検出をデバイスに可能にさせるために、Ｌ１状態でアクティブなままでいて、接続を要求する別のデバイスからのＴＳ１（ビットをアラインメントおよび同期させるトレーニングシーケンス）の順序セットといった要求信号を受信し、これにより受信デバイスに、Ｌ１状態から出てＬ０状態に入ることを可能にさせる。
本開示の技術を用いることにより、Ｌ１状態といった低減された電力モードで動作するデバイスによる電力消費の大幅な低減が、受信機検出モジュールの電力をダウンさせることによって、たとえば、電気的アイドル検出論理をディスエーブルにすることによって、実現され得る。以下に説明するように、低電力モードで受信機検出モジュールを選択的に動作させるためのシステムおよび方法が提供される。好ましくは、この手法における受信機検出モジュールの制御は、低減された電力モードからのデバイスの出口レイテンシーを大幅に増加させない。
説明されるように、受信機検出モジュールの選択的な動作は、電力モジュールを使用して実現されることができる。一態様では、電力モジュールは、デューティサイクルモードで受信機検出モジュールを動作させる。別の態様では、電力モジュールは、受信機からの制御信号に応答し得る。以下に説明するように、制御信号は、所望の実現に依存して、アウトオブバンドまたはインバンドで搬送され得る。インバンドの実現において、電力モジュールは、好ましくは、制御信号を検知するように構成された信号検出回路から入力を受け取る。以下において与えられる信号検出回路の例は、コモンモード検出器およびディファレンシャルモード検出器を含む。
一実施形態において、シリアルリンクは、ＰＣＩｅリンクであることができる。この実施形態の例は、送信機デバイス６２および受信機デバイス６４を含むシリアル通信システム６０を示す図３に模式的に示されている。理解されるように、デバイス６２および６４は、受信および送信能力の両方を有するように構成されることができる。しかしながら、本開示の態様により適切に焦点を合わせるために、情報の一方向の転送のみが示されている。ＰＣＩｅ相互接続は、デバイス６４の物理レイヤ（ＰＨＹ）６８とデバイス６２との間の通信を提供するための、１つ以上のレーン６６を含む。さらに、サイドバンド７０が、ＰＨＹレイヤ外で動作する制御および管理機能のための、１つ以上の信号を提供する。電力モジュール７２は、制御信号に基づいて、電力節約状態とアクティブ状態との間で受信機検出モジュール７４を切り替えるように構成される。好ましくは、制御信号は、サイドバンド７０における遷移であり得る。受信機検出モジュール７４は受信機デバイス６４のＰＨＹレイヤに含まれ、アイドル信号はインバンドで受け渡されるので、いくつかのケースでは、電力節約状態の受信機検出モジュール７４を含む受信機デバイス６４の低電力モードを容易にするために、サイドバンドを含むアウトオブバンドシグナリングメカニズムを用いることが好まれ得る。
あるいは、インバンドシグナリング構成が、図４のシリアル通信システム８０に示すごとく、電力モジュールを制御するために使用されることができる。示されているように、送信機デバイス８４と受信機デバイス８６との間のシリアルリンク８２が、デバイス８６のＰＨＹ８８とデバイス８４との間のデータ通信を提供する。受信機デバイス８６における信号検出器モジュール９０は、シリアルリンクにおける制御信号の存在を決定するように構成される。制御信号が検出されると、電力モジュール９２が、低電力モードとアクティブモードとの間で受信機検出モジュール９４を遷移させるように動作する。好ましくは、ディファレンシャルモード信号またはコモンモード信号を含む制御信号が、任意の適切な技法を使用してシリアルリンクにおいてインバンドで送信される。特定の例示的な実施形態が以下に説明される。
別の態様では、電力モジュールは、デューティサイクル動作モードで受信機検出モジュールを動作させるように構成されることができる。したがって、受信機検出モジュールは、反復する期間中の所与の持続時間にわたってアクティブ状態で、また、各期間における残りの長さの時間にわたって電力節約状態で、動作させられ得る。受信機検出デューティサイクルは好ましくは、受信機部分をそのアクティブ状態に戻すことに関し所望のレイテンシーを維持する持続時間と頻度で、動作するように構成され得る。デューティサイクルモードはまた、上述したように、インバンドで、またはサイドバンドによって、受け渡される制御信号に応答して、実現されることができる。
上述したように、さらなる電力使用の低減が、サイドバンドで受け渡される制御信号に応答して低電力モードで受信機検出モジュールを選択的に動作させることにより、達成されることができる。たとえば、ＰＣＩｅプロトコルは、漏洩電力消費を低減するために、物理レイヤにおいて実現される電気的アイドル検出論理を指定する。したがって、Ｌ１状態で動作するデバイスの電力消費は、物理レイヤにおける受信機検出モジュールの電気的アイドル検出論理をディスエーブルにすることによって、低減される。好ましくは、Ｌ１状態からのデバイスの出口レイテンシーは、受信機検出モジュールを制御するためにサイドバンド信号を使用しながら維持される。物理レイヤ外の出口のためのサイドバンド信号が、ＰＣＩエクスプレスの仕様において定義される。特に、電力状態遷移を通知するためのサイドバンド信号の使用は、ＰＣＩエクスプレスの仕様に対する設計変更要求（ＥＣＲ）の一部であるが、未だＰＣＩエクスプレスの仕様の一部ではない。この特定のサイドバンド（ＣＬＫＲＥＱ）は、ＰＣＩＥの仕様のチャプター５（電力管理のチャプター）に示されている。
図５は、ＰＣＩｅ電力節約Ｌ１状態で動作するデバイスの電力消費を低減するためのフローチャートを示す。この実施形態において、ＰＣＩｅ相互接続は現在Ｌ１状態で動作していると仮定され、したがって、ＰＣＩｅの物理レイヤにおける電気的アイドルはイネーブルである。Ｌ１状態における電力消費をさらに低減するために、ホストデバイスは、１００において、サイドバンド信号を利用してＰＣＩｅの物理レイヤの受信機検出モジュールにおける電気的アイドル検出論理をディスエーブルにし、これによりＬ１状態でありながらシステムの電力消費を低減する。次に、クライアントデバイスが送信要求を受け取ると、クライアントデバイスは、ステップ１１０において、リンクに、Ｌ１状態からＬ０状態へと遷移することを要求し得る。この遷移を行うために、クライアントデバイスは、ステップ１２０によって表されているように、受信機検出モジュールにおける電気的アイドル検出論理をイネーブルにし、サイドバンド信号における遷移を使用して、ホストデバイスに、その受信機検出モジュールをアクティブにして、その電気的アイドル検出論理をイネーブルにするよう、シグナリングする。ホストデバイスは、ステップ１３０において、サイドバンド信号における遷移を検出し、そのＰＣＩｅＰＨＹレイヤにおける電気的アイドル検出論理を再度イネーブルにするだろう。受信機検出モジュールがアクティブ状態で動作していると、リンクは、ステップ１４０において要求されるように、Ｌ１状態からＬ０状態へと遷移し得る。上述した方法はさらに逆の方向で用いられることができ、ホストデバイスがリンク遷移を開始し、クライアントデバイスがサイドバンド信号における遷移を検出してＬ１状態からＬ０状態へと遷移する。
ＰＣＩｅの仕様によると、Ｌ１状態からＬ０状態への遷移は、出口レイテンシー要求を満足することを要求される。ホストデバイスが重要な動作を実行していてビジーであり、Ｌ１状態のための出口レイテンシーが維持され得ることを保証できない場合、さらなる回路が、Ｌ１状態のために要求される出口レイテンシーを保証するために必要とされ得る。
図６を参照すると、ホストデバイス２００は、ＰＣＩｅ相互接続２２０を介してクライアントデバイス２１０に接続される。クライアントデバイス２１０は、低レイテンシーの受信機検出モジュール２３０に結合されることができ、それは、物理レイヤおよびサイドバンド２６０において実現され得る。ホストデバイス２００は、低レイテンシーの受信機検出モジュール２４０に結合されることができ、それは、物理レイヤおよびサイドバンド２６０において実現され得る。特定の実施形態において、ＰＣＩｅが電力節約Ｌ１状態に入る場合、クライアントデバイス２１０およびホストデバイス２００のそれぞれの受信機検出モジュール２３０および２４０の電気的アイドル検出論理は、サイドバンド２６０を使用して送信される制御信号を利用することにより、システムの電力消費をさらに低減するためにディスエーブルにされることができる。
クライアントデバイス２１０が、入ってくるＷＬＡＮパケットといった送信要求を受け取った場合、クライアントデバイス２１０は、リンクに、Ｌ１状態を出てＬ０状態に入ることを要求する。Ｌ１状態に遷移するために、クライアントデバイス２１０は、受信機検出モジュール２３０をアクティブにすることによって、その電気的アイドル検出論理をイネーブルにし、サイドバンド２６０におけるサイドバンド信号での遷移を使用して、ホストデバイスに、受信機検出モジュール２４０におけるその電気的アイドル検出論理をイネーブルにするようシグナリングする。電気的アイドル検出論理がイネーブルにされた後、リンクは、Ｌ１状態からＬ０状態に遷移し、クライアントデバイス２１０は、接続を開始する。受信機検出モジュール２３０および２４０を利用して、電気的アイドル検出論理をディスエーブルおよびイネーブルにすることにより、ＰＣＩｅシステムは、Ｌ１状態のための出口レイテンシー要求を維持することができる。
図７は、受信機検出モジュールおよびサイドバンドシグナリングを制御するための、電力モジュール７２の論理３００の演算を示すブロック図である。図３に関連して示されているように、電力モジュール論理３００は、サイドバンド状態３１０と、ＰＨＹ状態３３０と、Ｌ１状態を出てＬ０状態へと遷移するための要求３２０と、を含む入力信号を受信する。これらの入力信号に基づいて、論理３００は、サイドバンド信号をディファレンシャルサイドバンド状態３１０へと遷移させるために、サイドバンドへの出力を供給することができ、受信機検出モジュール３４０をアクティブにするために、ＰＨＹへの出力を供給することができる。
本発明の他の実施形態では、インバンド技法がリンク状態の変化をシグナリングするために使用され、それは、ＩＣパッケージピンおよび追加のＰＣＢルーティングを必要とするであろうサイドバンド信号の使用を必要としない。高速シリアルリンクでは、また、インバンドシグナリング技法を使用してリンク状態の変化を通信するために、ディファレンシャルデータ信号を使用することが有利であり得る。これは、デバイス間でルーティングされなくてはならない信号の数を最小化するのに役立つ。シリアル通信リンクがＬ１状態のような電力節約状態である場合、１つのデバイスが、アイドルまたはスリープ状態でありながらアクティブな電力を何ら消費せずに「ウェイクアップ」するよう他のデバイスにシグナリングすることが所望され得る。そのようなインバンドシグナリングメカニズムの例は、以下に説明されるように、コモンモードおよびディファレンシャルモード検出器の使用を含む。
図８は、送信機５０２と受信機５０４との間のディファレンシャル送信ペア５０１を含むシリアル通信リンクにわたって受け渡される制御信号を検出するために使用され得る、１つの適切なインバンドのコモンモード状態レベル検出システム５００の模式的な回路図である。示されているように、ＡＣ結合コンデンサ、ＣＡＣが、送信機５０２と受信機５０４とを絶縁するために、ディファレンシャルペア５０１の両側に提供される。さらに、リンクに本来備わっている寄生容量が、ＣＰ１およびＣＰ２としてモデル化されている。
電流モードドライバ５０６は、信号検出モジュール５０８によって検知されるコモンモード制御信号を、ディファレンシャルペア５０１にわたって受け渡すように構成される。次に、電力モジュール５１０が、信号検出モジュール５０８に応答して、低電力モードで受信機検出モジュール５１２を選択的に動作させるために使用され得る。好ましくは、検出回路は、それが送信機５０２または受信機５０４のいずれにおいてもスタティックまたはダイナミックな電力損失を何ら要求しないように、構成される。したがって、送信機５０２における電流モードドライバ５０６、および受信機５０４におけるアナログ受信機および受信機検出モジュール５０８は、低電力モードにおいて完全に電力がオフにされる。
低電力モードである間、送信機５０２の出力コモンモード電圧は、スイッチＳ２を開け、スイッチＳ１を閉じることによって、接地される。また、受信機５０４におけるスイッチＳ３が、信号検出モジュール５０８をリセットするために開けられる。この構成において、受信機５０４は、大きな入力コモンモード抵抗を示す。したがって、電力節約状態では、送信機５０２の電圧ＶＴＸ、および受信機５０４の電圧ＶＲＸは、接地するように、たとえば、０ボルトに、整定されるだろう。ウェイクアップ制御信号は、送信機５０２においてスイッチＳ１を開け、スイッチＳ２を閉じることによって、開始されることができる。結果として、ＶＴＸが急激に上昇する。電圧の上昇における遅延の最小化のために、寄生容量ＣＰ１およびＣＰ２を最小化することが好まれる。ＲＺ＞＞ＲＬおよびＲＳであるように抵抗値を設定することにより、ＶＲＸおよびＶＣＭＲＸは、ＶＴＸの上昇に密接に従うように構成され得る。一実施形態では、ＲＬおよびＲＳは、５０オームに設定され得る。したがって、信号検出モジュール５０８は、示されたＶＣＭＲＸの上昇を検知するように構成され得る。この実施形態では、信号検出モジュール５０８は、Ｄフリップ−フロップ５１４に結合され、ＶＣＭＲＸの変化を検出するために使用される、シュミットトリガ５１６によって構成された、立ち上がりエッジ検出回路を含む。ＶＣＭＲＸがシュミットトリガ５１６のしきい値を超える場合、ウェイクアップ信号がＤフリップ−フロップ５１４の出力から電力モジュール５１０へと送られ、スイッチＳ３を閉じることができるので、受信機は、ＲＬ抵抗器のインピーダンス、たとえば、５０オームを示す。
コモンモード検出システム５００の動作が、図９に示され、それは、時間の関数としてグラフにされた、ウェイクアップシーケンス中の送信機５０２および受信機５０４におけるコモンモード信号レベルＶＴＸおよびＶＲＸの変化を示す。説明したとおり、送信機５０２は、スイッチＳ１を開け、スイッチＳ２を閉じることによって、受信機５０４にウェイクアップ信号を送信する。これは、図９において、時間軸に沿った点６０２に示される。これは、図９に示すように、ＶＴＸの急激な上昇をもたらす。ＶＲＸおよびＶＣＭＲＸは、ＶＣＭＲＸが、図９においてＶＴとして示されたシュミットトリガ５１６のしきい値を超えるまで、ＶＴＸに従う。これは、時間６０４において、信号検出モジュール５０８に、電力モジュール５１０にウェイクアップ信号を出力させ、スイッチＳ３を閉じる。好ましくは、十分な時間が、ノーマルな動作の開始前に、ＡＣ結合コンデンサＣＡＣの充電のために許容されることができ、これにより、十分なコモンモード整定後に、図９において点６０６で示した有効なデータの送信を可能にする。立ち上がりエッジ検出器５０８は好ましくは、スリープ状態中に、漏洩電流以外の電力を何ら消費しないＣＭＯＳ回路である。シュミットトリガ５１６のためのＶＴしきい値は、有意の誤り検出なしに確実にコモンモードの変化を検出するように適切に設定される。
本発明の別の実施形態、ディファレンシャルモード検出器を用いた代替のインバンド信号検出モジュールが、図１０〜１２に示される。以下に説明されるように、ディファレンシャルモード検出器は、低電力モードで選択的に動作させられる受信機検出モジュールへの電力モジュールによる使用のための制御信号としての、ディファレンシャルＲｘ入力の存在を検出するように構成され得る。たとえば、ＰＣＩｅ実現において、受信機は、Ｌ１状態といった電気的アイドル状態からの送信機の出口をシグナリングするディファレンシャルＲｘ入力の存在を検出することができる。ＰＣＩｅの実施形態において、検出器は、３２．５ｍＶと８７．５ｍＶとの間のディファレンシャル入力しきい値を有し得る。したがって、ディファレンシャルモード検出器は好ましくは、無視できるほどのスタティックなＤＣ電力を消費し得る、低電力のダイナミック回路によって、小さなＲｘ入力レベルを検出するための方法および回路を提供することができる。
図１０は、たとえば、図１２に示すディファレンシャルモード検出器７０６を形成するために使用され得る、ダイナミックコンパレータ回路７００を示す。コンパレータ７００は、示された一連のスイッチをドライブするために使用される、重複しない２つのクロック信号、Φ１およびΦ２を用いる。サンプリングフェーズ中、Φ１スイッチは閉じられ、Φ２スイッチは開けられる。この状態において、入力電圧Ｖｉｎは、Ｃ１コンデンサによってサンプリングされ、基準電圧の１つの極性は、Ｃ２コンデンサによってサンプリングされる。クロック信号は重複しないので、Φ１スイッチが次に開けられ、Φ２スイッチが閉じられ、Ｃ２コンデンサを反対の極性の基準電圧に接続する。結果として生じる電圧は、再生ラッチ７０２の入力において受け取られ、［Ｃ１＊（Ｖｉｎ＋−Ｖｉｎ−）−Ｃ２＊（Ｖｒｅｆ＋−Ｖｒｅｆ−）］／（Ｃ１＋Ｃ２）の値を有する。好ましくは、再生ラッチ７０２は、Φ２スイッチが閉じた後の短い遅延、Φ２遅延でトリガされるように構成され、サンプリングされた入力がしきい値よりも大きいかどうかを示す出力７０４を供給する。好ましくは、遅延は、コンパレータ７００をトリガする前に整定することをスイッチコンデンサネットワークに可能にさせるように構成される。一実施形態において、再生ラッチ７０２は、図１１に示すＣＭＯＳ回路を使用して実現されることができる。コンパレータ７００のしきい値電圧は、Ｖｔｈ＝（Ｃ２／Ｃ１）＊（Ｖｒｅｆ＋−Ｖｒｅｆ−）として決定されることができる。Ｖｒｅｆ＋およびＶｒｅｆ−は、それぞれＶＤＤおよびＧＮＤであることができ、Ｖｃｍは、ＧＮＤであることができる。
図１２は、２つのダイナミックコンパレータ７００および７００’の組み合わせを示す。示された実施形態において、コンパレータ７００は、ＲＸ＋信号に結合され、Ｖｉｎ＋−Ｖｉｎ−＞Ｖｔｈである場合に出力をトリガするように構成され得る。同様に、コンパレータ７００’は、ＲＸ−信号に結合され、Ｖｉｎ＋−Ｖｉｎ−＜−Ｖｔｈである場合に出力を生成する。コンパレータ７００および７００’の出力は、入力電圧の絶対値がＶｔｈを超える場合にはいつでも、出力７１０において制御信号を提供するために、ＯＲゲート７０８に供給される。出力７１０は次に、低電力モードで受信機検出モジュールを選択的に動作させるために、上述したように電力モジュールに供給されることができる。理解されるように、図１０〜１２において説明されたディファレンシャル低電力制御信号検出器の適切な構成は、多数の態様を含む。第１に、入力スイッチ−コンデンサネットワークは好ましくは、シリアル通信リンクによって生成されたＲｘ信号をサンプリングするのに十分な大きさの帯域幅を有する。第２に、検出器は、Ｒｘ入力信号に同期せずに動作し、しばしば、信号のピークではなくＲｘ信号遷移をサンプリングし得るので、有効な信号を検出することができない。しかしながら、検出器は、複数のクロックサイクルの後に、Ｒｘ入力の存在を検出することができる。第３に、このタイプの検出器は、スイッチングコンデンサに起因する雑音をＲｘ入力に注入し得るので、アイドルモード中のみ検出器を連結することが所望され得る。第４に、検出器が重複しない２つのクロック信号を使用する間、クロック周波数は、さほど精確である必要はなく、低電力Ｒ−Ｃ発振器、または他の適切な手段を使用して生成されることができる。
特定の実施形態の上記説明は、例示および説明の目的で提示されている。それらは、排他的であること、または開示されているそのものの形態に本発明を限定することを意図したものではなく、上記教示を考慮すれば明らかに、多くの変更および変形が可能である。実施形態は、原理と実際的な応用例を最良に説明するために選択および説明され、これにより、意図される特定の使用に適するようにさまざまな変更を伴ったさまざまな実施形態を最良に利用することを当業者に可能にさせる。範囲は、本明細書に添付の請求項およびそれらの均等物によって定義される、ということが意図される。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
通信システムであって、
送信機と、
受信機検出モジュールと電力モジュールとを含む受信機と、
前記送信機と前記受信機との間のシリアルリンクと
を備え、前記受信機検出モジュールは、前記シリアルリンクの動作状況を決定するように前記シリアルリンクの電力節約状態中に動作可能であるように構成され、前記電力モジュールは、前記シリアルリンクの前記電力節約状態中に低電力モードで前記受信機検出モジュールを選択的に動作させるように構成される、通信システム。
［Ｃ２］
前記受信機検出モジュールの前記低電力モードは、デューティサイクルモードである、Ｃ１に記載の通信システム。
［Ｃ３］
前記送信機と前記受信機との間のサイドバンドリンクをさらに備え、前記電力モジュールは、前記サイドバンドリンクによって搬送された制御信号に基づいて、前記低電力モードで前記受信機検出モジュールを選択的に動作させるように構成される、Ｃ１に記載の通信システム。
［Ｃ４］
前記シリアルリンクで搬送された制御信号を検知するように構成され、前記電力モジュールに動作可能に結合された、信号検出モジュールをさらに備え、前記電力モジュールは、前記制御信号に基づいて、前記低電力モードで前記受信機検出モジュールを選択的に動作させるように構成される、Ｃ３に記載の通信システム。
［Ｃ５］
前記信号検出モジュールは、前記シリアルリンクで搬送されたコモンモード信号を検出するように構成される、Ｃ４に記載の通信システム。
［Ｃ６］
前記信号検出モジュールは、前記シリアルリンクで搬送されたディファレンシャルモード信号を検出するように構成される、Ｃ４に記載の通信システム。
［Ｃ７］
前記シリアルリンクは、ＰＣＩｅリンクを備える、Ｃ１に記載の通信システム。
［Ｃ８］
前記受信機検出モジュールは、電気的アイドル検出論理を備える、Ｃ１に記載の通信システム。
［Ｃ９］
前記電力モジュールは、前記低電力モードで前記受信機検出モジュールを選択的に動作させるために、前記電気的アイドル検出論理をディスエーブルにするように構成される、Ｃ８に記載の通信システム。
［Ｃ１０］
送信機を有するホストと、受信機を有するクライアントと、を備えるシリアル通信システムであって、前記送信機と前記受信機とは、少なくとも１つのアクティブ状態と少なくとも１つの電力節約状態とを指定するプロトコルを使用したリンクにわたるディファレンシャルデータ信号の転送によって通信するように構成され、前記クライアントにおける受信機検出モジュールは、前記リンクの動作状態を決定するように前記電力節約状態中に動作可能であるように構成され、前記クライアントにおける電力モジュールは、前記ホストからの制御信号に基づいて、低電力モードで前記受信機検出モジュールを選択的に動作させるように構成される、シリアル通信システム。
［Ｃ１１］
前記受信機検出モジュールは、電気的アイドル検出論理を備え、前記受信機検出モジュールの前記低電力モードは、前記電気的アイドル検出論理をディスエーブルにする、Ｃ１０に記載のシリアル通信システム。
［Ｃ１２］
前記シリアル通信システムは、ＰＣＩｅシステムであり、前記シリアル通信システムの前記アクティブ状態は、Ｌ０リンク状態であり、前記シリアル通信システムの前記電力節約状態は、Ｌ１リンク状態である、Ｃ１１に記載のシリアル通信システム。
［Ｃ１３］
前記システムはさらに、サイドバンドを備え、前記電力モジュールは、前記サイドバンドで前記制御信号を受信する、Ｃ１２に記載のシリアル通信システム。
［Ｃ１４］
前記ホストは、インバンドで前記制御信号を送信するように構成され、前記クライアントはさらに、前記制御信号を検知するように構成された信号検出モジュールを備える、Ｃ１０に記載のシリアル通信システム。
［Ｃ１５］
前記制御信号は、インバンドのコモンモード信号を備える、Ｃ１４に記載のシリアル通信システム。
［Ｃ１６］
前記制御信号は、インバンドのディファレンシャルモード信号を備える、Ｃ１４に記載のシリアル通信システム。
［Ｃ１７］
前記電力モジュールは、デューティサイクルモードで前記受信機検出モジュールを動作させることにより、低電力モードで前記受信機検出モジュールを選択的に動作させる、Ｃ１０に記載のシリアル通信システム。
［Ｃ１８］
シリアルデータリンクにわたって通信する送信機と受信機とを有するシリアル通信システムにおけるスタンバイ電力低減のための方法であって、
電力節約状態で前記シリアルデータリンクを動作させることと、
前記シリアルデータリンクが前記電力節約状態である間に、低電力モードで、前記シリアルデータリンクの動作状況を決定するように構成された前記受信機の受信機検出モジュールを、選択的に動作させることと
を備える方法。
［Ｃ１９］
前記シリアルデータリンクは、ＰＣＩｅリンクを備え、前記シリアルデータリンクの前記電力節約状態は、Ｌ１状態であり、前記低電力モードは、前記受信機検出モジュールにおける電気的アイドル検出論理をディスエーブルにすることを備える、Ｃ１８に記載の方法。
［Ｃ２０］
前記送信機により制御信号を送信することと、前記制御信号に基づいて前記受信機検出モジュールを選択的に動作させることと、をさらに備える、Ｃ１９に記載の方法。
［Ｃ２１］
前記送信機と受信機とは、サイドバンドリンクによって結合され、前記制御信号は、サイドバンド信号における遷移を備える、Ｃ２０に記載の方法。
［Ｃ２２］
前記シリアルデータリンクでインバンドで前記制御信号を検出することをさらに備える、Ｃ２０に記載の方法。
［Ｃ２３］
前記制御信号を検出することは、前記シリアルデータリンクでコモンモード信号を検出することを備える、Ｃ２２に記載の方法。
［Ｃ２４］
前記制御信号を検出することは、前記シリアルデータリンクでディファレンシャルモード信号を検出することを備える、Ｃ２２に記載の方法。

Claims (13)

  1. 通信システムであって、
    送信機と、
    受信機検出モジュールと電力モジュールとを含む受信機と、
    前記送信機と前記受信機との間のシリアルリンクと
    を備え、前記受信機検出モジュールは、前記シリアルリンクの動作状況を決定するように前記シリアルリンクの電力節約状態中に動作可能であるように構成され、前記電力モジュールは、前記シリアルリンクの前記電力節約状態中に低電力モードで前記受信機検出モジュールを選択的に動作させるように構成され、
    ここにおいて、前記受信機検出モジュールの前記低電力モードは、デューティサイクルモードである、
    通信システム。
  2. 通信システムであって、
    送信機と、
    受信機検出モジュールと電力モジュールとを含む受信機と、
    前記送信機と前記受信機との間のシリアルリンクと
    を備え、前記受信機検出モジュールは、前記シリアルリンクの動作状況を決定するように前記シリアルリンクの電力節約状態中に動作可能であるように構成され、前記電力モジュールは、前記シリアルリンクの前記電力節約状態中に低電力モードで前記受信機検出モジュールを選択的に動作させるように構成され、
    前記通信システムは、前記送信機と前記受信機との間のサイドバンドリンクをさらに備え、前記電力モジュールは、前記サイドバンドリンクによって搬送された制御信号に基づいて、前記低電力モードで前記受信機検出モジュールを選択的に動作させるように構成され、
    前記通信システムは、前記シリアルリンクで搬送された制御信号を検知するように構成され、前記電力モジュールに動作可能に結合された、信号検出モジュールをさらに備え、前記電力モジュールは、前記制御信号に基づいて、前記低電力モードで前記受信機検出モジュールを選択的に動作させるように構成される、通信システム。
  3. 前記信号検出モジュールは、前記シリアルリンクで搬送されたコモンモード信号を検出するように構成される、または、前記信号検出モジュールは、前記シリアルリンクで搬送されたディファレンシャルモード信号を検出するように構成される、請求項２に記載の通信システム。
  4. 前記シリアルリンクは、ＰＣＩｅリンクを備える、請求項１ないし３のいずれか１つに記載の通信システム。
  5. 前記受信機検出モジュールは、電気的アイドル検出論理を備える、請求項１ないし３のいずれか１つに記載の通信システム。
  6. 前記電力モジュールは、前記低電力モードで前記受信機検出モジュールを選択的に動作させるために、前記電気的アイドル検出論理をディスエーブルにするように構成される、請求項５に記載の通信システム。
  7. 送信機を有するホストと、受信機を有するクライアントと、を備えるシリアル通信システムであって、前記送信機と前記受信機とは、少なくとも１つのアクティブ状態と少なくとも１つの電力節約状態とを指定するプロトコルを使用したリンクにわたるディファレンシャルデータ信号の転送によって通信するように構成され、前記クライアントにおける受信機検出モジュールは、前記リンクの動作状態を決定するように前記電力節約状態中に動作可能であるように構成され、前記クライアントにおける電力モジュールは、前記ホストからの制御信号に基づいて、低電力モードで前記受信機検出モジュールを選択的に動作させるように構成され、
    ここにおいて、前記ホストは、インバンドで前記制御信号を送信するように構成され、前記クライアントはさらに、前記制御信号を検知するように構成された信号検出モジュールを備え、
    ここにおいて、前記制御信号は、インバンドのコモンモード信号を備える、または前記制御信号は、インバンドのディファレンシャルモード信号を備える、
    シリアル通信システム。
  8. 送信機を有するホストと、受信機を有するクライアントと、を備えるシリアル通信システムであって、前記送信機と前記受信機とは、少なくとも１つのアクティブ状態と少なくとも１つの電力節約状態とを指定するプロトコルを使用したリンクにわたるディファレンシャルデータ信号の転送によって通信するように構成され、前記クライアントにおける受信機検出モジュールは、前記リンクの動作状態を決定するように前記電力節約状態中に動作可能であるように構成され、前記クライアントにおける電力モジュールは、前記ホストからの制御信号に基づいて、低電力モードで前記受信機検出モジュールを選択的に動作させるように構成され、
    ここにおいて、前記電力モジュールは、デューティサイクルモードで前記受信機検出モジュールを動作させることにより、低電力モードで前記受信機検出モジュールを選択的に動作させる、
    シリアル通信システム。
  9. 前記受信機検出モジュールは、電気的アイドル検出論理を備え、前記受信機検出モジュールの前記低電力モードは、前記電気的アイドル検出論理をディスエーブルにする、請求項７ないし８のいずれか１つに記載のシリアル通信システム。
  10. 前記シリアル通信システムは、ＰＣＩｅシステムであり、前記シリアル通信システムの前記アクティブ状態は、Ｌ０リンク状態であり、前記シリアル通信システムの前記電力節約状態は、Ｌ１リンク状態である、請求項９に記載のシリアル通信システム。
  11. 前記システムはさらに、サイドバンドを備え、前記電力モジュールは、前記サイドバンドで前記制御信号を受信する、請求項１０に記載のシリアル通信システム。
  12. シリアルデータリンクにわたって通信する送信機と受信機とを有するシリアル通信システムにおけるスタンバイ電力低減のための方法であって、
    電力節約状態で前記シリアルデータリンクを動作させることと、
    前記シリアルデータリンクが前記電力節約状態である間に、低電力モードで、前記シリアルデータリンクの動作状況を決定するように構成された前記受信機の受信機検出モジュールを、選択的に動作させることと
    を備え、
    ここにおいて、前記シリアルデータリンクは、ＰＣＩｅリンクを備え、前記シリアルデータリンクの前記電力節約状態は、Ｌ１状態であり、前記低電力モードは、前記受信機検出モジュールにおける電気的アイドル検出論理をディスエーブルにすることを備え、
    前記方法は、前記送信機により制御信号を送信することと、前記制御信号に基づいて前記受信機検出モジュールを選択的に動作させることと、をさらに備え、
    前記方法は、前記シリアルデータリンクでインバンドで前記制御信号を検出することをさらに備え、
    ここにおいて、前記制御信号を検出することは、前記シリアルデータリンクでコモンモード信号を検出することを備える、または、前記制御信号を検出することは、前記シリアルデータリンクでディファレンシャルモード信号を検出することを備える、
    方法。
  13. 前記送信機と受信機とは、サイドバンドリンクによって結合され、前記制御信号は、サイドバンド信号における遷移を備える、請求項１２に記載の方法。
JP2014519240A 2011-07-01 2012-07-02 シリアル通信システムにおけるスタンバイ電力低減のためのシステムおよび方法 Expired - Fee Related JP5792384B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161504058P 2011-07-01 2011-07-01
US61/504,058 2011-07-01
US13/540,488 US9122481B2 (en) 2011-07-01 2012-07-02 System and method for standby power reduction in a serial communication system
PCT/US2012/045320 WO2013006586A1 (en) 2011-07-01 2012-07-02 System and method for standby power reduction in a serial communication system
US13/540,488 2012-07-02

Publications (2)

Publication Number Publication Date
JP2014527329A JP2014527329A (ja) 2014-10-09
JP5792384B2 true JP5792384B2 (ja) 2015-10-14

Family

ID=47391919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014519240A Expired - Fee Related JP5792384B2 (ja) 2011-07-01 2012-07-02 シリアル通信システムにおけるスタンバイ電力低減のためのシステムおよび方法

Country Status (6)

Country Link
US (2) US9122481B2 (ja)
EP (1) EP2726956A1 (ja)
JP (1) JP5792384B2 (ja)
KR (1) KR101571278B1 (ja)
CN (1) CN103649871B (ja)
WO (1) WO2013006586A1 (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8407504B2 (en) * 2010-06-30 2013-03-26 Intel Corporation Systems and methods for implementing reduced power states
US8689028B2 (en) * 2011-07-01 2014-04-01 Intel Corporation Method and apparatus to reduce idle link power in a platform
WO2013048943A1 (en) * 2011-09-30 2013-04-04 Intel Corporation Active state power management (aspm) to reduce power consumption by pci express components
WO2014011862A2 (en) * 2012-07-11 2014-01-16 Maxlinear, Inc. Method and system for gain control for time-interleaved analog-to-digital convertor (adc)
US9117036B2 (en) * 2012-09-26 2015-08-25 Ati Technologies Ulc Fast exit from low-power state for bus protocol compatible device
US9612652B2 (en) * 2012-09-29 2017-04-04 Intel Corporation Controlling power consumption by power management link
US10910962B2 (en) * 2012-10-19 2021-02-02 University Of Southern California Pervasive power generation system
US9235543B2 (en) * 2012-11-26 2016-01-12 International Business Machines Corporation Systems for signal detection
JP5720707B2 (ja) * 2013-02-13 2015-05-20 株式会社デンソー 通信システム及び通信ノード
US20140281622A1 (en) * 2013-03-15 2014-09-18 Mahesh Wagh Method, apparatus, and system for improving resume times for root ports and root port integrated endpoints
US9229525B2 (en) 2013-06-17 2016-01-05 Apple Inc. Adaptive latency tolerance for power management of memory bus interfaces
US9483099B2 (en) * 2013-07-26 2016-11-01 Infineon Technologies Ag Wakeup receiver circuit, electronic system and method to wake up a device
US9021154B2 (en) 2013-09-27 2015-04-28 Intel Corporation Read training a memory controller
US9344336B2 (en) 2013-10-15 2016-05-17 Dell Products L.P. System and method for managing virtual link state
US9766689B2 (en) 2013-12-24 2017-09-19 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Effective power management for pluggable transceiver receiving hardware in network switching systems
US10073808B2 (en) 2013-12-26 2018-09-11 Intel Corporation Multichip package link
WO2015167490A1 (en) 2014-04-30 2015-11-05 Hewlett-Packard Development Company, L.P. Storage system bandwidth adjustment
US9106462B1 (en) 2014-07-21 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Reduced power SERDES receiver using selective adaptation of equalizer parameters in response to supply voltage and operating temperature variations and technique for measuring same
US20160034219A1 (en) * 2014-08-04 2016-02-04 Apple Inc. System and method of calibration of memory interface during low power operation
US10254814B2 (en) 2014-09-04 2019-04-09 Hewlett Packard Enterprise Development Lp Storage system bandwidth determination
MY175303A (en) * 2014-09-11 2020-06-18 Intel Corp Apparatus for sideband signaling, method for sideband signaling and system for sideband signaling
US9710406B2 (en) * 2014-12-15 2017-07-18 Intel Corporation Data transmission using PCIe protocol via USB port
US9880601B2 (en) * 2014-12-24 2018-01-30 Intel Corporation Method and apparatus to control a link power state
US9906383B2 (en) 2015-02-02 2018-02-27 Samsung Electronics Co., Ltd. Semiconductor device, semiconductor system and method of operating semiconductor device
US10715341B2 (en) * 2015-03-06 2020-07-14 Signify Holding B.V. Powered device in power-over-ethernet network system, and methods therefore
CN112612731A (zh) * 2015-09-26 2021-04-06 英特尔公司 多芯片封装链路错误检测
US11029748B2 (en) * 2016-03-15 2021-06-08 Qualcomm Incorporated Adaptive peripheral component interconnect express link substate initiation for optimal performance and power savings
KR102507714B1 (ko) * 2016-05-02 2023-03-09 삼성전자주식회사 SRIS를 지원하는 PCIe 장치
US10333750B2 (en) * 2016-08-15 2019-06-25 Silicon Laboratories Inc. Receiver with PHY switch based on preamble
JP7098526B2 (ja) * 2016-10-05 2022-07-11 ソニーグループ株式会社 電子機器および電子機器のレーン状態制御方法
US10310585B2 (en) 2016-10-27 2019-06-04 Qualcomm Incorporated Replacement physical layer (PHY) for low-speed peripheral component interconnect (PCI) express (PCIe) systems
KR20180049340A (ko) 2016-10-31 2018-05-11 삼성전자주식회사 스토리지 장치 및 그것의 링크 상태 제어 방법
US10345879B2 (en) * 2016-11-29 2019-07-09 DISH Technologies L.L.C. Capacitance based accessory connection detection for a battery powered unit
CN108667448B (zh) * 2017-03-30 2022-02-18 研华股份有限公司 具有隔离单元的接口转换装置
US10860449B2 (en) * 2017-03-31 2020-12-08 Intel Corporation Adjustable retimer buffer
US20180329855A1 (en) * 2017-05-12 2018-11-15 Intel Corporation Alternate protocol negotiation in a high performance interconnect
US11249808B2 (en) 2017-08-22 2022-02-15 Intel Corporation Connecting accelerator resources using a switch
JP2019047146A (ja) 2017-08-29 2019-03-22 東芝メモリ株式会社 電子機器および電力管理方法
US10963035B2 (en) * 2017-10-11 2021-03-30 Qualcomm Incorporated Low power PCIe
JP7317332B2 (ja) * 2017-10-19 2023-07-31 ザインエレクトロニクス株式会社 送信装置および送受信システム
US10754810B2 (en) * 2017-12-29 2020-08-25 Viavi Solutions Inc. Interposer for peripheral component interconnect express generation 4
WO2019183554A1 (en) * 2018-03-23 2019-09-26 Dana-Farber Cancer Institute, Inc. Systems and methods for capturing cells
US11003237B2 (en) * 2018-04-12 2021-05-11 Silicon Motion, Inc. Method for performing power management in a memory device, associated memory device and controller thereof, and associated electronic device
DE102018221681A1 (de) * 2018-12-13 2020-06-18 Robert Bosch Gmbh Teilnehmerstation für ein serielles Bussystem und Verfahren zur Kommunikation in einem seriellen Bussystem
US11429552B2 (en) 2019-01-09 2022-08-30 Hewlett-Packard Development Company, L.P. Data link changes based on requests
US11137819B2 (en) 2019-07-01 2021-10-05 Western Digital Technologies, Inc. PHY calibration for active-idle power reduction
US11194751B2 (en) * 2019-07-16 2021-12-07 Intel Corporation Power management of re-driver devices
US11625084B2 (en) * 2019-08-15 2023-04-11 Intel Corporation Method of optimizing device power and efficiency based on host-controlled hints prior to low-power entry for blocks and components on a PCI express device
TWI738222B (zh) * 2020-02-24 2021-09-01 群聯電子股份有限公司 記憶體儲存裝置與其管理方法
CN113342714B (zh) * 2020-03-02 2023-07-25 群联电子股份有限公司 存储器存储装置与其管理方法
US11934335B2 (en) * 2022-04-07 2024-03-19 Qualcomm Incorporated Power management for peripheral component interconnect
US20240036960A1 (en) * 2022-07-28 2024-02-01 Western Digital Technologies, Inc. Content-Rich Error Notification

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3763903B2 (ja) * 1996-10-29 2006-04-05 株式会社日立製作所 情報処理装置
US6215764B1 (en) * 1998-06-04 2001-04-10 Silicon Integrated Systems Corp. Method and apparatus for detecting the network link status of computer systems
JP2000115222A (ja) 1998-10-02 2000-04-21 Hitachi Eng Co Ltd 集線装置とその電源制御方法
US7814354B2 (en) * 2000-06-22 2010-10-12 Broadcom Corporation Method and apparatus for regulating transceiver power consumption for a transceiver in a communications network
JP3544932B2 (ja) 2000-10-05 2004-07-21 Ｎｅｃエレクトロニクス株式会社 電子装置及びその電力制御方法
US7200186B2 (en) * 2002-03-14 2007-04-03 Intel Corporation Methods and apparatus for reducing power usage of a transmitter and receiver coupled via a differential serial data link
US7188263B1 (en) * 2003-05-07 2007-03-06 Nvidia Corporation Method and apparatus for controlling power state of a multi-lane serial bus link having a plurality of state transition detectors wherein powering down all the state transition detectors except one
JP4300079B2 (ja) * 2003-09-02 2009-07-22 株式会社リコー 画像機器、画像機器システム及びエネルギー消費モード制御方法
US20050144488A1 (en) 2003-12-30 2005-06-30 Lee Victor W. Method and apparatus of lowering I/O bus power consumption
US8166221B2 (en) * 2004-03-17 2012-04-24 Super Talent Electronics, Inc. Low-power USB superspeed device with 8-bit payload and 9-bit frame NRZI encoding for replacing 8/10-bit encoding
US7480808B2 (en) * 2004-07-16 2009-01-20 Ati Technologies Ulc Method and apparatus for managing power consumption relating to a differential serial communication link
JP4594761B2 (ja) * 2005-02-10 2010-12-08 株式会社東芝 情報処理装置およびその制御方法
US7647515B2 (en) 2005-08-29 2010-01-12 Dell Products L.P. System and method for information handling system adaptive variable bus idle timer
US20070076747A1 (en) * 2005-09-30 2007-04-05 Amir Zinaty Periodic network controller power-down
CN1991686B (zh) * 2005-12-31 2012-10-10 联想(北京)有限公司 计算机电源管理装置及方法
US7586336B2 (en) * 2006-01-23 2009-09-08 Seiko Epson Corporation Method and circuit for squelch detection in serial communications
JP4786381B2 (ja) 2006-03-24 2011-10-05 株式会社東芝 通信装置および通信装置の制御方法
US8185072B2 (en) * 2007-03-23 2012-05-22 Intel Corporation Method and apparatus for power reduction for interconnect links
US7831849B2 (en) * 2007-03-28 2010-11-09 Intel Corporation Platform communication protocol
US8138803B2 (en) * 2007-09-26 2012-03-20 Intel Corporation Apparatus and method for selectively enabling and disabling a squelch circuit across AHCI and SATA power states
KR101075421B1 (ko) 2007-12-10 2011-10-24 한국전자통신연구원 네트워크 프로토콜 기반의 소비전력 절감형 홈게이트웨이및 그 제어 방법
JP5182513B2 (ja) * 2007-12-27 2013-04-17 株式会社リコー 画像処理装置及びその省電力制御方法
US8352764B2 (en) * 2008-09-29 2013-01-08 Intel Corporation Dynamic squelch detection power control
JP5217946B2 (ja) * 2008-11-19 2013-06-19 株式会社リコー 半導体回路及び信号伝送システム
US8307228B2 (en) * 2009-03-03 2012-11-06 Compal Electronics, Inc. Integrated network chip and electronic device
TW201038008A (en) * 2009-04-13 2010-10-16 Jmicron Technology Corp Network apparatus with power saving capability and power saving method applied to network module
US8805196B2 (en) 2010-09-30 2014-08-12 Teradyne, Inc. Electro-optical communications link
KR101747797B1 (ko) * 2011-01-26 2017-06-15 삼성전자주식회사 사타 인터페이스 및 그것의 전원 관리 방법

Also Published As

Publication number Publication date
KR101571278B1 (ko) 2015-11-24
JP2014527329A (ja) 2014-10-09
KR20140045526A (ko) 2014-04-16
CN103649871A (zh) 2014-03-19
US20130007489A1 (en) 2013-01-03
WO2013006586A1 (en) 2013-01-10
EP2726956A1 (en) 2014-05-07
US9122481B2 (en) 2015-09-01
US20150370315A1 (en) 2015-12-24
CN103649871B (zh) 2016-09-14

Similar Documents

Publication Publication Date Title
JP5792384B2 (ja) シリアル通信システムにおけるスタンバイ電力低減のためのシステムおよび方法
US9129066B2 (en) Device disconnect detection
US8839015B2 (en) Systems and methods for reducing power consumption of a communication device
US9767064B2 (en) Low power universal serial bus
KR100806443B1 (ko) 차동 직렬 데이타 링크를 통해 연결된 송신기 및 수신기의전력 사용 저감을 위한 방법 및 장치
EP1515220A2 (en) Method, machine readable storage and system for power management in a gigabit Ethernet chip
CN107688550B (zh) 设备连接检测
US9713090B2 (en) Low-power communication apparatus and associated methods
EP2798505B1 (en) Power management for data ports
WO2023159415A1 (en) Adaptive low-power signaling to enable link signal error recovery without increased link clock rates

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150805

R150 Certificate of patent or registration of utility model

Ref document number: 5792384

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees