KR20140045526A - 시리얼 통신 시스템에서의 대기 전력 감소를 위한 시스템 및 방법 - Google Patents

시리얼 통신 시스템에서의 대기 전력 감소를 위한 시스템 및 방법 Download PDF

Info

Publication number
KR20140045526A
KR20140045526A KR1020147002809A KR20147002809A KR20140045526A KR 20140045526 A KR20140045526 A KR 20140045526A KR 1020147002809 A KR1020147002809 A KR 1020147002809A KR 20147002809 A KR20147002809 A KR 20147002809A KR 20140045526 A KR20140045526 A KR 20140045526A
Authority
KR
South Korea
Prior art keywords
communication system
receiver
detection module
link
serial
Prior art date
Application number
KR1020147002809A
Other languages
English (en)
Other versions
KR101571278B1 (ko
Inventor
마노즈 운니크리쉬난
사르베쉬 쉬리바스타바
라리트쿠마 나타와드
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20140045526A publication Critical patent/KR20140045526A/ko
Application granted granted Critical
Publication of KR101571278B1 publication Critical patent/KR101571278B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3278—Power saving in modem or I/O interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Communication Control (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

수신기 검출 모듈을 포함하는 디바이스를 갖는 시리얼 통신 시스템에서, 본 명세서는, 바람직하게는 디바이스가 저전력 모드에서 동작 중일 때, 수신기 검출 모듈에 의해 소모되는 전력을 선택적으로 감소시키기 위한 시스템들 및 방법들에 관한 것이다. 일부 실시예들에서, 신호 검출 모듈은 수신기 검출 모듈의 동작을 제어하기 위해서 디바이스의 송신기로부터 제어 신호를 통신 링크의 다른 단부에서 수신하도록 구성된다. 제어 신호는 대역 내에 있을 수 있거나 또는 시리얼 링크의 측파대 상에서 송신될 수 있다.

Description

시리얼 통신 시스템에서의 대기 전력 감소를 위한 시스템 및 방법{SYSTEM AND METHOD FOR STANDBY POWER REDUCTION IN A SERIAL COMMUNICATION SYSTEM}
본 출원은 2011년 7월 1일자로 출원된 SYSTEM AND METHOD FOR PCI EXPRESS STANDBY POWER REDUCTION이라는 명칭의 계류중인 가특허 출원 일련 번호 제61/504,058호에 대한 우선권을 주장한다.
본 출원은 PCI 익스프레스(PCI Express) 및 다른 시리얼 통신 프로토콜들에 관한 것으로, 보다 상세하게는, 시리얼 통신 프로토콜 아키텍처 하에서 동작하는 시스템에 의해 소모되는 전력을 감소시키기 위한 시스템 및 방법에 관한 것이다.
시리얼 통신 시스템들은 디바이스들 사이의 정보의 전달을 위해서 널리 사용된다. 전형적으로, 시리얼 통신들은 병렬 데이터 소스를 시리얼 스트림으로 변환하기 위한 시리얼라이저 블록의 사용 및 스트림을 자신의 원 상태로 리턴하기 위한 디시리얼라이저 블록(deserializer block)의 연관된 사용을 포함한다. 총칭하여, 이러한 통신 시스템들은 "SerDes" 인터페이스들로서 알려져 있다. PCI 익스프레스(PCIe)는 PCI-SIG (Special Interest Group)에 의해 촉진되는 이러한 시리얼 상호연결 기술의 일례이다. PCI 익스프레스 기술은 저가의 매우 스케일가능한 스위칭된 포인트-투-포인트 시리얼 I/O 상호연결이다. PCI 익스프레스는 적어도 트랜잭션 계층, 데이터 링크 계층 및 물리 계층을 포함하는 계층화된 아키텍처이다. 트랜잭션 계층은 소프트웨어로부터의 요청들의 판독/기록을 I/O 디바이스들에 전송하는 것을 담당한다. 데이터 링크 계층은 주로, PCI 익스프레스 링크에 걸쳐 패킷들의 신뢰성있는 전달을 보장하는 것을 담당한다. 물리 계층(PHY)은 낮은 레벨 PCI 익스프레스 프로토콜 및 시그널링을 핸들링한다. PHY 계층은 송신 페어 및 수신 페어로서 구현되는 듀얼 심플렉스 채널(dual simplex channel)로 구성된다. 송신 페어와 수신 페어의 결합은 통상적으로 레인(lane)으로 지칭된다. 현재 표준 PCI 익스프레스 3.0은 레인당 1GB/s의 대역폭 용량을 제공하기 위해서 128b/130b 인코딩 방식 및 8GT/s 비트 레이트를 사용한다.
현대적 통신 장비의 설계에서의 진행중인 경향은 디바이스들의 전력 효율성을 증가시키려는 운동(drive)이다. 특히 모바일 디바이스들 또는 다른 배터리로 전력이 공급되는 디바이스들의 경우, 더 큰 전력 효율성은 거의 전 세계적으로 바람직한 속성이다. 그러한 목적을 위해서, 다양한 타입들의 전력 절약 메커니즘들이 종종 사용된다.
기본 레벨에서, 임의의 통신 시스템은 수신기 부분 및 송신기 부분을 포함하는 것으로 보여질 수 있다. 수신기 부분에 관하여, 하나의 전력 절약 전략은, 전출력(full power) 활성 상태와는 대조적으로, 실제만큼 긴 기간들의 시간 동안 그리고 실제만큼 빈번하게, 하나 또는 둘 이상의 저전력 모드들 또는 전력 절약 상태들에서 수신기를 동작시키는 것이다. 전체 스루풋 또는 레이턴시의 약간의 저하가 발생할 수 있지만, 이것은 종종 획득된 전력 효율성에 대하여 밸런싱(balance)될 수 있다.
수신기 부분과 송신기 부분 사이의 시리얼 링크로서 구현되는 통신 시스템에 추가로 관련하여, 이 전력 절약 기법들은 시리얼 링크에 대한 전력 절약 상태를 조정하기 위한 송신기 부분으로부터 적절한 유휴 신호를 수신하도록 구성되는 수신기 검출 모듈(이를테면, 하나의 구현하는 전기적 유휴 검출 로직)의 사용을 포함할 수 있다. 수신기 검출 모듈은 전형적으로, 유휴 신호의 제 1 상태에 기초하여 수신기를 활성 상태에 배치하며, 유휴 신호의 제 2 상태에 기초하여 수신기를 전력 절약 상태에 배치한다.
모바일 고속 데이터 통신들의 경우, 고속 저전력 인터페이스를 갖는 것이 바람직하다. PCI 익스프레스는 선호되는 고속 인터페이스로서 인지되지만, PCI 익스프레스는 배터리 수명이 중요한 모바일 디바이스들에 대한 저전력 솔루션으로서는 인지되지 않는다. 따라서, PCI 익스프레스 인터페이스들 및 다른 시리얼 통신 시스템들의 전력 소모를 현저히 감소시키는 방법 및 장치에 대한 당해 기술 분야에서의 필요성이 존재한다.
위의 필요성들 및 언급될 것이며 아래에서 명백해질 것들에 따르면, 본 개시는 수신기 부분이 저전력 모드에 있을 때 수신기 검출 모듈을 전력 절약 상태에 배치함으로써 달성될 수 있는 전력 효율성에서의 추가 이득들의 실현에 관련된다. 바람직하게, 이것은 저전력 모드로부터 활성 동작으로의 수신기 부분의 트랜지션에 수용가능하지 않은 양의 레이턴시를 부가하지 않으면서 구현될 수 있다.
이로써, 본 명세서는 송신기, 수신기 검출 모듈 및 전력 모듈을 갖는 수신기, 및 송신기와 수신기 사이의 시리얼 링크를 포함하는 통신 시스템을 개시하며, 여기서 수신기 검출 모듈은 시리얼 링크의 동작 조건을 결정하도록 시리얼 링크의 전력 절약 상태 동안 동작가능한 것으로 구성되고, 전력 모듈은 시리얼 링크의 전력 절약 상태 동안 저전력 모드에서 수신기 검출 모듈을 선택적으로 동작시키도록 구성된다. 일 실시예에서, 수신기 검출 모듈의 저전력 모드는 듀티 사이클 모드이다.
본 개시의 일 양상은 송신기와 수신기 사이의 측파대 링크를 갖는 시스템에 관련되며, 여기서 전력 모듈은 측파대 링크에 의해 전달되는 제어 신호에 기초하여 저전력 모드에서 수신기 검출 모듈을 선택적으로 동작시키도록 구성된다.
다른 양상에서, 통신 시스템들은 시리얼 링크 상에서 전달되는 제어 신호를 감지하도록 구성되고 전력 모듈에 동작가능하게 커플링된 신호 검출 모듈을 가지며, 여기서 전력 모듈은 제어 신호에 기초하여 저전력 모드에서 수신기 검출 모듈을 선택적으로 동작시키도록 구성된다. 바람직하게, 신호 검출 모듈은 시리얼 링크 상에서 전달되는 공통 모드 신호 또는 차동 모드 신호를 검출하도록 구성될 수 있다.
또한, 시리얼 링크는 PCIe 링크일 수 있다. 이러한 실시예들에서, 수신기 검출 모듈은 전기적 유휴 검출 로직을 포함할 수 있다. 바람직하게, 전력 모듈은 저전력 모드에서 수신기 검출 모듈을 선택적으로 동작시키도록 전기적 유휴 검출 로직을 디스에이블하도록 구성될 수 있다.
또한, 본 개시는 송신기를 갖는 호스트, 및 수신기를 갖는 클라이언트를 포함하는 시리얼 통신 시스템에 관련되며, 여기서 송신기 및 수신기는 적어도 하나의 활성 상태 및 적어도 하나의 전력 절약 상태를 특정하는 프로토콜을 사용하여 차동 데이터 신호들의 전달을 통해 통신하도록 구성되고, 클라이언트 내의 수신기 검출 모듈은 전력 절약 상태 동안 동작가능한 것으로 구성되고, 클라이언트 내의 전력 모듈은 호스트로부터의 제어 신호에 기초하여 저전력 모드에서 수신기 검출 모듈을 선택적으로 동작시키도록 구성된다.
일 양상에서, 수신기 검출 모듈은 전기적 유휴 검출 로직일 수 있고, 수신기 검출 모듈의 저전력 모드는 전기적 유휴 검출 로직을 디스에이블할 수 있다. 이러한 실시예들에서, 시리얼 통신 시스템은 PCIe 시스템일 수 있고, 시리얼 통신 시스템의 활성 상태는 L0 링크 상태일 수 있고, 시리얼 통신 시스템의 전력 절약 상태는 L1 링크 상태일 수 있다.
또 다른 양상에서, 시스템은 측파대를 포함할 수 있고, 전력 검출 모듈은 측파대 상에서 제어 신호를 수신할 수 있다.
대안적으로, 호스트는 대역 내에서 제어 신호를 송신하도록 구성될 수 있고, 클라이언트는 제어 신호를 감지하도록 구성되는 신호 검출 모듈을 포함할 수 있다. 바람직하게, 신호 검출 모듈은 대역 내 공통 모드 신호 또는 대역 내 차동 모드 신호를 감지하도록 구성될 수 있다.
또 다른 양상에서, 전력 모듈은 듀티 사이클 모드에서 수신기 검출 모듈을 동작시킴으로써 저전력 모드에서 수신기 검출 모듈을 선택적으로 동작시킨다.
또한, 본 개시는 시리얼 데이터 링크를 통해 통신하며, 송신기 및 수신기를 갖는 시리얼 통신 시스템에서의 대기(standby) 전력 감소를 위한 방법에 관련되며, 상기 방법은 전력 절약 상태에서 시리얼 데이터 링크를 동작시키는 단계 및 시리얼 데이터 링크가 전력 절약 상태에 있는 동안 저전력 모드에서 수신기의 수신기 검출 모듈을 선택적으로 동작시키는 단계를 포함한다.
일 양상에서, 시리얼 데이터 링크는 PCIe 링크일 수 있고, 시리얼 데이터 링크의 전력 절약 상태는 L1 상태이고, 저전력 모드는 수신기 검출 모듈에서 전기적 유휴 검출 로직을 디스에이블하는 것을 포함한다.
또한, 상기 방법은 송신기에 의해 전송된 제어 신호에 기초하여 상기 수신기 검출 모듈을 선택적으로 동작시키는 단계를 포함할 수 있다. 송신기 및 수신기는 측파대 링크에 의해 커플링될 수 있고, 제어 신호는 측파대 신호의 트랜지션일 수 있다. 대안적으로, 상기 방법은 상기 송신기에 의해 대역 내에서 제어 신호를 전송하는 단계 및 수신기에 의해 제어 신호를 검출하는 단계를 포함할 수 있다. 이러한 실시예들에서, 제어 신호는 공통 모드 신호일 수 있거나, 또는 차동 모드 신호일 수 있다.
본 발명의 많은 양상들이 PCI 익스프레스 프로토콜의 맥락에서 설명되지만, 본 발명은 요구에 따라 임의의 시리얼 통신 시스템에 적용될 수 있다.
추가적인 특징들 및 이점들은, 첨부한 도면들에 예시된 바와 같이, 본 발명의 선호되는 실시예들의 다음의 설명 및 보다 특정한 설명으로부터 명백해질 것이다.
도 1은 PCI 익스프레스 아키텍처의 계층화된 구성의 개략적 도면이다.
도 2는 2개의 PCIe 디바이스들 사이의 기본적 PCI 익스프레스 링크의 개략적 도면이다.
도 3은 본 발명의 일 실시예에 따라 수신기 검출 모듈을 제어하기 위해서 측파대 시그널링을 사용하는 디바이스의 개략적 도면이다.
도 4는 본 발명의 일 실시예에 따라 수신기 검출 모듈을 제어하기 위해서 대역 내 시그널링을 사용하는 디바이스의 개략적 도면이다.
도 5는 본 발명의 일 실시예에 따라 수신기 검출 모듈을 제어하기 위해서 측파대 시그널링을 사용하여 PCIe 전력 소모를 감소시키기 위한 일 방법을 예시하는 흐름도이다.
도 6은 본 발명의 일 실시예에 따라 수신기 검출 모듈을 제어하기 위해서 측파대 시그널링을 사용하여 PCIe 전력 소모를 감소시키기 위한 시스템을 예시하는 블록도이다.
도 7은 본 발명의 일 실시예에 따라 수신기 검출 모듈을 제어하기 위해서 측파대 시그널링을 포함하는 논리 연산을 예시하는 블록도이다.
도 8은 본 발명의 일 실시예에 따라 수신기 검출 모듈을 제어하기 위해서 공통 모드 대역 내 시그널링을 위한 회로의 개략적 도면이다.
도 9는 본 발명의 일 실시예에 따른 도 8에 도시된 회로의 동작 동안의 전압 레벨들의 그래프이다.
도 10은 본 발명의 일 실시예에 따른 수신기 검출 모듈을 제어하기 위해서 차동 모드 대역 내 시그널링을 위한 회로의 개략적 도면이다.
도 11은 본 발명의 일 실시예에 따른 도 10에 도시된 회로에서 사용되는 재생성 래치(regenerative latch)의 개략적 도면이다.
도 12는 본 발명의 일 실시예에 따른 수신기 검출 모듈을 제어하기 위해서 대역 내 시그널링을 위한, 도 10에 도시된 차동 모드 회로들의 사용을 도시하는 개략적 도면이다.
처음에, 본 개시는 이들이 물론 변경될 수 있으므로, 특히 예시된 소재(material)들, 아키텍처들, 루틴들, 방법들 또는 구조들로 한정되는 것은 아니라는 것이 이해될 것이다. 따라서, 본 명세서에 설명된 것들과 유사하거나 또는 동등한 다수의 이러한 옵션들이 본 개시의 실행 또는 실시예들에서 사용될 수 있지만, 선호되는 소재들 및 방법들이 본 명세서에 설명된다.
본 명세서에서 사용되는 용어는 본 개시의 특정한 실시예들만을 설명할 목적을 위한 것이며, 한정되는 것으로 의도되는 것이 아니라는 것이 또한 이해될 것이다.
다음의 설명들의 일부 부분들은 프로시저들, 논리 블록들, 프로세싱, 및 시리얼 통신 네트워크 상에서의 동작들의 다른 기호적 표현들 및 시리얼 통신 네트워크 내에서의 데이터 비트들의 전달들에 관하여 제시된다. 이 설명들 및 표현들은 데이터 프로세싱 기술 분야들에서 통상의 지식을 가진 자들에 의해, 이들의 작업의 핵심을 해당 기술 분야에서 통상의 지식을 가진 다른 자들에게 가장 효과적으로 전달하는데 사용되는 수단이다. 본 출원에서, 프로시저, 논리 블록, 프로세스 등은 원하는 결과를 초래하는 단계들 또는 명령들의 일관된(self-consistent) 시퀀스로 간주된다. 단계들은 물리량들의 물리적 조작들을 요구하는 것들이다. 통상적으로, 반드시 그러한 것은 아니지만, 이러한 양들은 저장, 전송, 결합, 비교, 또는 그렇지 않으면 컴퓨터 시스템에서 조작될 수 있는 전기 또는 자기 신호들의 형태를 취할 수 있다.
그러나, 이러한 또는 유사한 용어들 전부는 적절한 물리량들과 연관되며 이 양들에 적용되는 단지 편리한 라벨들일 뿐이라는 것에 유념하여야 한다. 구체적으로 달리 명시되지 않는다면, 다음의 논의들로부터 명백한 바와 같이, 본 출원 전반에서 "액세스", "수신", "전송", "사용", "선택", "결정", "이용가능성 요청들" 및 "네트워크 상태" 등과 같은 용어들을 이용한 논의들은 시리얼 통신 네트워크의 동작들 및 프로세스들을 지칭하는 것이 인식된다.
도면들에서, 단일 블록은 기능 또는 기능들을 수행하는 것으로 설명될 수 있지만, 실제 실행에서, 그 블록에 의해 수행되는 기능 또는 기능들이 단일 컴포넌트에서 또는 다수의 컴포넌트들에 걸쳐 수행될 수 있고, 그리고/또는 하드웨어를 사용하여, 소프트웨어를 사용하여 또는 하드웨어와 소프트웨어의 결합을 사용하여 수행될 수 있다. 또한, 예시적인 무선 네트워크 디바이스들은 프로세서, 메모리 등과 같은 잘 알려져 있는 컴포넌트들을 포함하는, 도시된 컴포넌트들과는 다른 컴포넌트들을 포함할 수 있다.
별도로 정의되지 않는다면, 본 명세서에서 사용되는 모든 기술적 그리고 과학적 용어들은 본 개시가 관련되는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다.
또한, 위에서든 아래에서든, 본 명세서에 인용된 모든 표준들은 이로써, 그 전체 내용이 인용에 의해 포함된다.
최종적으로, 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, 단수 형태들의 표현들은 그 내용이 달리 명백하게 명시하지 않는 한 복수의 지시 대상들을 포함한다.
동작 동안, 시리얼 통신 시스템들의 많은 구현들은 다양한 전력 절약 상태들에 진입하도록 구성되는 송신기 또는 수신기 디바이스의 사용을 포함할 수 있다. 예를 들어, 이러한 디바이스는 정상 동작이 발생하는 활성 상태 및 감소된 전력 소모를 대가로 일부 기능이 절충되는 적어도 하나의 전력 절약 상태를 특징으로 하도록 구성될 수 있다. 일 양상에서, 디바이스의 수신기는 적절한 신호의 수신과 같은, 통신 링크의 조건 상에서 전력 절약 상태에 진입하도록 구성될 수 있다. 인식될 바와 같이, 전력 절약 상태에서 동작하는 디바이스는 또한 바람직하게, 디바이스가 적절한 시간에 활성 상태로 리턴하게 하는 메커니즘을 포함한다. 따라서, 디바이스는 통신들의 재개가 발생할 수 있음을 표시하는 링크의 동작 조건을 결정하도록 구성되는 수신기 검출 모듈을 포함할 수 있다. 본 개시의 기법들의 사용에 의해, 추가 전력 절약들이 수신기 검출 모듈에 의해 소모되는 전력을 선택적으로 감소시킴으로써 실현될 수 있다. 일부 실시예들에서, 신호 검출 모듈은 수신기 검출 모듈의 동작을 제어하기 위해서 통신 링크의 다른 단부에서 디바이스의 송신기로부터 신호를 수신하도록 구성된다.
적합한 시리얼 통신 시스템의 예로서, PCI 익스프레스 아키텍처는 도 1에 도시된 디바이스(10)에 관하여 논리 계층들로 표현될 수 있다. 호스트 프로세서(12)는 PCIe 모듈(14)과 적합한 상호연결을 통해 통신할 수 있고, PCIe 모듈(14)은 PCIe 코어(16), 트랜잭션 계층(18), 데이터 링크 계층(20) 및 물리 계층(22)을 포함할 수 있다. PCI 플러그 및 재생 모듈과 소프트웨어 드라이버 모듈을 포함하는 소프트웨어 계층들은 바람직하게 PCIe 코어(16)에서 구현된다. PCI 어드레싱 모듈과의 호환성은 모든 기존의 애플리케이션들 및 드라이버들이 변화하지 않은 채로 동작함을 보장하도록 유지될 수 있다. 유사하게, PCI 익스프레스 구성은 PCI 플러그-및-재생 규격에서 정의된 표준 메커니즘들을 사용할 수 있다. 일반적으로, 소프트웨어 계층들은 패킷 기반의 분할 트랜잭션 프로토콜을 사용하여 트랜잭션 계층(18)에 의해 I/O 디바이스들로 전송되는 판독 및 기록 요청들을 생성한다. 데이터 링크 계층(20)은 높은 신뢰성을 갖는 데이터 전달 메커니즘을 생성하기 위해서 이 패킷들에 시퀀스 번호들 및 CRC를 부가한다. 기본 물리 계층(22)은 송신 페어 및 수신 페어를 갖는 듀얼 심플렉스 채널로서 구현될 수 있다. 각각의 송신 페어 및 수신 페어는 "레인(lane)"으로 지칭된다. 예를 들어, PCI 익스프레스 3.0은 현재 표준이고, 본 명세서에 인용에 의해 포함되며, 레인당 1GB/s의 대역폭 용량을 제공하기 위해서 128b/130b 인코딩 방식 및 8GT/s 비트 레이트를 사용한다. 보여질 바와 같이, 디바이스(10)는 호스트 디바이스 또는 클라이언트 디바이스일 수 있다.
도 2에 도시된 바와 같이, 디바이스(54)의 물리 계층(52)과 통신하는 디바이스(10)의 물리 계층(22)에 의해 형성된 기본 PCI 익스프레스 링크(50)는 신호들의 2개의 저전압 AC-커플링된 차동 페어들, 즉, 송신 페어(56) 및 수신 페어(58)를 포함하는 적어도 하나의 레인을 포함한다. 도시된 실시예에서, 디바이스(10)는 호스트이고, 디바이스(54)는 클라이언트이지만, 정반대 역할들이 사용될 수 있거나 또는 디바이스는 그렇지 않으면 PCIe 통신 시스템에서 그들의 역할들에 의존하여 원하는 대로 구성될 수 있다. 데이터 클럭은 매우 높은 데이터 레이트들을 달성하기 위해서 128b/130b 인코딩 방식을 사용하여 임베딩(embed)될 수 있다. 따라서, 물리 계층은 2개의 PCI 익스프레스 디바이스들의 링크 계층들 사이에서 패킷들을 전송한다.
PCI 익스프레스 링크의 대역폭은 다수의 레인들을 형성하기 위해서 신호 페어들을 부가함으로써 스케일링(scale)될 수 있다. 물리 계층은 x1, x2, x4, x8, x12, x16 및 x32 레인 폭들을 제공할 수 있으며, 이는 이 레인들 사이의 유입(incoming) 데이터 패킷들을 개념적으로 분할한다. 각각의 바이트는 레인(들)에 걸쳐 송신된다. 이 데이터 디어셈블리(disassembly) 및 리어셈블리(reassembly)는 다른 계층들에 대하여 투명할 수 있다. 초기화 동안, 각각의 PCI 익스프레스 링크는 링크의 각각의 단부에서 2개의 에이전트들에 의한 동작 주파수 및 레인 폭들의 협상 이후에 셋업될 수 있다. 일 실시예에서, 어떠한 펌웨어 또는 OS 소프트웨어도 포함되지 않는다. PCI 익스프레스 아키텍처는 속도 업그레이드들 및/또는 진보된(advanced) 인코딩 기법들을 통해 향후 성능 향상들을 제공할 수 있다.
다양한 링크 상태들은 디바이스들의 전력 관리를 위해서 PCI 익스프레스 규격에서 식별된다. 링크 상태들은 완전한 기능적 상태로 리턴 시 증가하는 레이턴시를 대가로 얻은 감소된 양의 전력 소모를 표현한다. L0 상태는 전출력 그리고 모든 클럭들이 작동하는 완전한 동작 전력 상태이다. 전력 절약들의 제 1 레벨은 L0의 상태에 의해 표현된다. L0의 상태의 주요한 특성들은 링크 활동들 사이에서 논리적으로 유휴인 짧은 인터벌들 동안 전력 소모를 감소시키기 위해서 L0의 상태의 사용을 허용하는 매우 낮은 이탈 레이턴시(exit latency)이다. L0의 상태로부터 L0 상태로의 특정된 웨이크 업은 10ns 미만이다. 이 논리적으로 유휴인 상태에서, 수신기는, 트랜시버가, 데이터를 포함하지 않으며 수신기에 의해 폐기될 수 있는 유휴인 심볼들을 계속 전송하기 때문에, 링크와 연관된 심볼 동기화 및 클럭 신호를 유지할 수 있다.
전력 감소의 다음의 레벨은 L1 상태에 의해 표현되고, L1 상태는 L0 상태로 웨이크 업하도록 요구되는 레이턴시의 약간의 증가를 대가로 더 큰 정도(degree)의 전력 절약들을 제공한다. 일반적으로, L1 상태는 링크가 미결(outstanding) 요청들 또는 계류중인(pending) 트랜잭션들이 부족할 때 전력을 감소시키도록 인에이블될 수 있다. L1 상태에 대한 특정된 웨이크 업은 10㎲ 미만이다. L1 상태에서, 디바이스는 전기적 유휴 상태에 있어서, 차동 전압이 링크에 적용되지 않고, 시그널링이 발생하지 않는다. 따라서, L1 상태에서, 디바이스는 링크 클럭과의 동기화를 상실하며, 활성 상태로 트랜지션할 때 동기화를 재설정하기 위해서 클럭 데이터 복원(CDR: clock data recovery) 회로를 사용할 수 있다. 또한, 디바이스는 자신의 내부 클럭 회로를 선택적으로 파워 오프할 수 있다.
최종적으로, L2/L3 상태들은 모든 전력 및 클럭들이 셧 다운(shut down)되는 최소의 전력 소모 상태이다. 링크가 L0 상태로부터 L2/L3 상태를 향해 이동함에 따라, 더 많은 전력 절약이 달성될 수 있지만, L0 상태로 다시 트랜지션하기 위한 이러한 상태들로부터의 이탈 레이턴시는 증가할 수 있다.
종래에는, L1 링크 상태에서 동작하는 PCIe 링크는 동작가능하고 상당한 전력을 소모하는 전기적 유휴 검출 회로들의 형태로 수신기 검출 모듈의 사용을 포함한다. 전기적 유휴 검출 회로는 링크가 L1 상태에 있는 것 및 L0 상태로의 트랜지션이 언제 요청되는지를 결정하는데 사용된다. 따라서, L1 링크 상태에서 소모되는 전력의 대부분은 전기적 유휴 검출 회로들에 대하여 사용되는 회로들에 기인할 수 있다. 본 출원은 전력 절약 상태에서 수신기 검출 모듈을 선택적으로 동작시킴으로써 저전력 링크 모드에서 동작하는 PCI 익스프레스 시스템의 전력 소모를 현저히 감소시키기 위한 디바이스 및 방법을 설명한다.
PCI 익스프레스 아키텍처를 이용하고 데이터 트래픽이 무선 로컬 영역 네트워크(WLAN)와 같이 버스트들로 송신되는 환경에서 동작하는 디바이스들은 대기 모드(standby mode)로 빈번하게 배치된다. 버스트 환경이 디바이스가 단기간의 시간 동안 전력 절약 상태로 진행하게 하는 반면, L1 상태로부터의 낮은 이탈 레이턴시가 디바이스가 L1 상태로부터 L0 상태로 매우 신속하게 트랜지션하게 하기 때문에, L1 상태에서 링크를 동작시키는 것은 WLAN 환경에서 유리하다.
PCI 익스프레스 규격에 따르면, 물리 계층에서의 전기적 유휴 신호는 L1 상태에서 인에이블된다. 위에서 기술된 바와 같이, 종래에는 수신기 검출 모듈은 디바이스가 연결을 요청하는 다른 디바이스로부터 TS1(비트들을 정렬 및 동기화하기 위한 트레이닝 시퀀스) 순서화된 세트와 같은 요청 신호들을 수신하기 위해서 전기적 유휴로부터의 이탈을 검출하게 하도록 L1 상태에서 활성인 것을 유지하고, 이로써 수신 디바이스가 L1 상태로부터 이탈하게 하고, L0 상태에 진입하게 한다.
본 개시의 기법들의 사용에 의해, L1 상태와 같은 감소된 전력 모드에서 동작하는 디바이스들에 의해 전력 소모의 현저한 감소들은 수신기 검출 모듈을 파워 다운(power down)함으로써, 이를테면, 전기적 유휴 검출 로직을 디스에이블함으로써 실현될 수 있다. 아래에서 논의될 바와 같이, 저전력 모드에서 수신기 검출 모듈을 선택적으로 동작시키기 위한 시스템들 및 방법들이 제공된다. 바람직하게, 이 방식으로의 수신기 검출 모듈의 제어는 감소된 전력 모드로부터의 디바이스의 이탈 레이턴시를 현저히 증가시키지 않는다.
설명될 바와 같이, 수신기 검출 모듈의 선택적 동작은 전력 모듈을 사용하여 구현될 수 있다. 일 양상에서, 전력 모듈은 듀티 사이클 모드에서 수신기 검출 모듈을 동작시킨다. 다른 양상에서, 전력 모듈은 수신기로부터의 제어 신호에 응답할 수 있다. 아래에서 논의된 바와 같이, 제어 신호는 원하는 구현에 따라 대역 외 또는 대역 내에서 수행될 수 있다. 대역 내 구현들의 경우, 전력 모듈은 바람직하게, 제어 신호를 감지하도록 구성되는 신호 검출 회로로부터 입력을 수신한다. 아래에서 주어지는 신호 검출 회로들의 예들은 공통 모드 검출기들 및 차동 모드 검출기들을 포함한다.
일 실시예에서, 시리얼 링크는 PCIe 링크일 수 있다. 이 실시예의 예는 송신기 디바이스(62) 및 수신기 디바이스(64)를 포함하는 시리얼 통신 시스템(60)을 예시하는 도 3에 개략적으로 도시된다. 인식될 바와 같이, 디바이스들(62 및 64)은 수신 및 송신 능력들 모두를 가지도록 구성될 수 있다. 그러나, 본 개시의 양상들에 더 초점을 맞추기 위해서, 단지 정보의 단방향 전달만이 도시된다. PCIe 상호연결은 디바이스(64)의 물리 계층(PHY)(68)과 디바이스(62) 사이의 통신을 제공하기 위해서 하나 또는 둘 이상의 레인들(66)을 포함한다. 추가적으로, 측파대(70)는 PHY 계층 밖에서 동작하는 제어 및 관리 기능을 위해서 하나 또는 둘 이상의 신호들을 제공한다. 전력 모듈(72)은 제어 신호에 기초하여 전력 절약 상태와 활성 상태 사이에서 수신기 검출 모듈(74)을 스위칭하도록 구성된다. 바람직하게, 제어 신호는 측파대(70)의 트랜지션일 수 있다. 수신기 검출 모듈(74)이 수신기 디바이스(64)의 PHY 계층에 포함되고, 유휴 신호가 대역 내에서 전달되기 때문에, 일부 경우들에서, 전력 절약 상태에 있는 수신기 검출 모듈(74)을 포함하는 수신기 디바이스(64)의 저전력 모드를 가능하게 하기 위해서 측파대를 포함하는 대역 외 시그널링 메커니즘을 사용하는 것이 바람직할 수 있다.
대안적으로, 대역 내 시그널링 구성은 도 4의 시리얼 통신 시스템(80)에 도시된 바와 같은 전력 모듈을 제어하는데 사용될 수 있다. 도시된 바와 같이, 송신기 디바이스(84)와 수신기 디바이스(86) 사이의 시리얼 링크(82)는 디바이스(86)의 PHY(88)와 디바이스(84) 사이의 데이터 통신을 제공한다. 수신기 디바이스(86) 내의 신호 검출기 모듈(90)은 시리얼 링크 상의 제어 신호의 존재를 결정하도록 구성된다. 제어 신호의 검출 시에, 전력 모듈(92)은 저전력 모드와 활성 모드 사이에서 수신기 검출 모듈(94)을 트랜지션하도록 동작한다. 바람직하게, 제어 신호는 차동 모드 신호 또는 공통 모드 신호를 포함하여, 임의의 적합한 기법을 사용하여 시리얼 링크 상에서 대역 내에서 전송된다. 특정 예시적인 실시예들이 아래에서 설명된다.
다른 양상에서, 전력 모듈은 듀티 사이클 동작 모드에서 수신기 검출 모듈을 동작시키도록 구성될 수 있다. 따라서, 수신기 검출 모듈은 반복 기간들 동안 주어진 듀레이션에 대한 활성 상태에서 그리고 각각의 기간에서 유지되는 시간의 양 동안 전력 절약 상태에서 동작될 수 있다. 바람직하게, 수신기 검출 듀티 사이클은 수신기 부분을 그 활성 상태로 리턴시키는 것에 대하여 원하는 레이턴시를 유지하는 듀레이션 및 주파수에서 동작하도록 구성될 수 있다. 또한, 듀티 사이클 모드는 위에서 논의된 바와 같이 측파대를 통해 또는 대역 내에서 전달되는 제어 신호에 응답하여 구현될 수 있다.
위에서 기술된 바와 같이, 추가 전력 사용 감소는 측파대 상에서 전달되는 제어 신호에 응답하여 저전력 모드에서 수신기 검출 모듈을 선택적으로 동작시킴으로써 달성될 수 있다. 예를 들어, PCIe 프로토콜은 누설 전력 소모를 감소시키기 위해서 물리 계층에서 구현되는 전기적 유휴 검출 로직을 특정한다. 이로써, L1 상태에서 동작하는 디바이스의 전력 소모는 물리 계층에서 수신기 검출 모듈의 전기적 유휴 검출 로직을 디스에이블함으로써 감소된다. 바람직하게, L1 상태로부터의 디바이스의 이탈 레이턴시는 수신기 검출 모듈을 제어하기 위해서 측파대 신호를 사용하는 동안 유지된다. 측파대 신호들은 물리 계층 밖에서 존재하도록 PCI 익스프레스 규격에서 정의된다. 구체적으로, 전력 상태 트랜지션을 통지하기 위한 측파대 신호들의 사용은 PCI 익스프레스 규격으로의 엔지니어링 변화 요청(ECR: Engineering Change Request)의 일부이지만, 아직 PCI 익스프레스 규격의 일부는 아니다. 이 특정한 측파대(CLKREQ)는 PCIE 규격의 챕터 5(전력 관리 챕터)에 기술된다.
도 5는 PCIe 전력 절약 L1 상태에서 동작하는 디바이스의 전력 소모를 감소시키기 위한 흐름도를 예시한다. 이 실시예에서, PCIe 상호연결은 L1 상태에서 현재 동작 중인 것으로 가정되고, 이로써 PCIe의 물리 계층 상에서 전기적 유휴가 인에이블된다. L1 상태에서 전력 소모를 추가로 감소시키기 위해서, 호스트 디바이스는 100에서 PCIe의 물리 계층의 수신기 검출 모듈에서 전기적 유휴 검출 로직을 디스에이블하기 위해서 측파대 신호를 이용하고, 이로써 L1 상태에 있는 동안 시스템의 전력 소모를 감소시킨다. 클라이언트 디바이스가 그 다음,송신 요청을 수신하면, 클라이언트 디바이스는 단계(110)에서 L1 상태로부터 L0 상태로의 링크 트랜지션을 요구할 수 있다. 이 트랜지션을 이루기 위해서, 클라이언트 디바이스는 수신기 검출 모듈에서 전기적 유휴 검출 로직을 인에이블하고, 단계(120)에 의해 표현되는 바와 같이 측파대 신호의 트랜지션을 사용하여 그것의 전기적 유휴 검출 로직을 인에이블하기 위해서 그것의 수신기 검출 모듈을 활성화하도록 호스트 디바이스를 시그널링한다. 호스트 디바이스는 단계(130)에서 그것의 PCIe PHY 계층에서 전기적 유휴 검출 로직을 다시 인에이블하기 위해서 측파대 신호의 트랜지션을 검출할 것이다. 일단 수신기 검출 모듈이 활성 상태에서 동작 중이면, 링크는 단계(140)에서 요구되는 바와 같이 L1 상태로부터 L0 상태로 트랜지션할 수 있다. 위에서 설명된 바와 같은 방법은 추가적으로 역방향으로 사용될 수 있는데, 여기서 호스트 디바이스는 링크 트랜지션을 시작하고, 클라이언트 디바이스는 L1 상태로부터 L0 상태로 트랜지션하기 위해서 측파대 신호를 검출한다.
PCIe 규격에 따르면, L1 상태로부터 L0 상태로의 트랜지션은 이탈 레이턴시 요건을 충족시키도록 요구된다. 호스트 디바이스가 중요한 동작들을 수행하여 비지(busy) 상태이고, L1 상태에 대한 이탈 레이턴시가 유지될 수 있음을 보장할 수 없으면, 추가 회로는 L1 상태에 대하여 요구되는 이탈 레이턴시를 보장하도록 요구될 수 있다.
도 6을 참조하면, 호스트 디바이스(200)는 PCIe 상호 연결(220)을 통해 클라이언트 디바이스(210)에 연결된다. 클라이언트 디바이스(210)는 물리 계층 및 측파대(260)에서 구현될 수 있는 낮은 레이턴시 수신기 검출 모듈(230)에 커플링될 수 있다. 호스트 디바이스(200)는 물리 계층 및 측파대(260)에서 구현될 수 있는 낮은 레이턴시 수신기 검출 모듈(240)에 커플링될 수 있다. 특정 실시예에서, PCIe가 전력 절약 L1 상태에 진입할 때, 클라이언트 디바이스(210) 및 호스트 디바이스(200)의 수신기 검출 모듈들(230 및 240)의 전기적 유휴 검출 로직은 각각, 측파대(260)를 사용하여 송신되는 제어 신호를 이용함으로써 시스템의 전력 소모를 추가로 감소시키도록 디스에이블될 수 있다.
클라이언트 디바이스(210)가 유입 WLAN 패킷과 같은 송신 요청을 수신할 때, 클라이언트 디바이스(210)는 링크가 L1 상태를 이탈하여 L0 상태에 진입하는 것을 요청한다. L0 상태로 트랜지션하기 위해서, 클라이언트 디바이스(210)는 수신기 검출 모듈(230)을 활성화함으로써 그것의 전기적 유휴 검출 로직을 인에이블하고, 측파대 신호 상의 트랜지션을 사용하여 수신기 검출 모듈(240)에서의 그것의 전기적 유휴 검출 로직을 인에이블하기 위해서 호스트 디바이스를 시그널링한다. 전기적 유휴 검출 로직이 인에이블된 이후, 링크는 L1 상태로부터 L0 상태로 트랜지션하고, 클라이언트 디바이스(210)는 연결을 시작한다. 전기적 유휴 검출 로직을 디스에이블 및 인에이블하기 위해서 수신기 검출 모듈들(230 및 240)을 이용함으로써, PCIe 시스템은 L1 상태에 대한 이탈 레이턴시 요건을 유지할 수 있다.
도 7은 수신기 검출 모듈의 제어 및 측파대 시그널링을 위한 전력 모듈(72)의 로직(300)의 동작을 예시하는 블록도이다. 도 3을 참조하여 도시된 바와 같이, 전력 모듈 로직(300)은 측파대 상태(310), PHY 상태(330) 및 L0 상태(320)로 트랜지션하기 위해서 L1 상태로 이탈하기 위한 요청을 포함하여 입력 신호들을 수신한다. 이러한 입력 신호들에 기초하여, 로직(300)은 측파대 신호를 상이한 측파대 상태(310)로 트랜지션하기 위해서 측파대에 출력을 제공할 수 있으며, 수신기 검출 모듈(340)을 활성화하기 위해서 PHY에 출력을 제공할 수 있다.
본 발명의 다른 실시예들에서, 대역 내 기법들은 링크 상태들에서의 신호 변화들에 대하여 사용되고, 이것은 IC 패키지 핀들 및 추가 PCB 라우팅을 요구할 측파대 신호들의 사용을 요구하지 않는다. 고속 시리얼 링크들에서, 대역 내 시그널링 기법을 사용하여 링크 상태의 변화들을 또한 통신하기 위해서 차동 데이터 신호들을 사용하는 것이 유리할 수 있다. 이것은 디바이스들 사이에서 루팅될 필요가 있는 신호들의 수를 최소화하는 것을 돕는다. 시리얼 통신 링크가 L1 상태와 같은 전력 절약 상태에 있을 때, 하나의 디바이스가 유휴 또는 슬립 상태에 있으면서 임의의 활성 전력을 소모하지 않고 "웨이크 업"하기 위해서 다른 디바이스에 시그널링하는 것이 바람직할 수 있다. 이러한 대역 내 시그널링 메커니즘들의 예는 아래에서 설명되는 바와 같이 공통 모드 및 차동 모드의 사용을 포함한다.
도 8은 송신기(502)와 수신기(504) 사이의 차동 송신 페어(501)를 포함하는 시리얼 통신 링크를 통해 전달되는 제어 신호를 검출하는데 사용될 수 있는 하나의 적합한 대역 내 공통 모드 상태 레벨 검출 시스템(500)의 개략적 회로도이다. 도시되는 바와 같이, AC 커플링 캐패시터들 CAC는 송신기(502) 및 수신기(504)를 분리하기 위해서 차동 페어(501)의 양측들(both sides) 상에 제공된다. 또한, 링크에 대하여 고유한 기생 캐패시턴스들은 CP1 및 CP2로서 모델링된다.
전류 모드 드라이버(506)는 신호 검출 모듈(508)에 의해 감지될 공통 모드 제어 신호를 차동 페어(501)를 통해 전달하도록 구성된다. 차례로, 신호 검출 모듈(508)에 응답하여 전력 모듈(510)은 저전력 모드에서 수신기 검출 모듈(512)을 선택적으로 동작시키는데 사용될 수 있다. 바람직하게, 검출 회로는 그것이 송신기(502) 또는 수신기(504)에서 임의의 정적 또는 동적 전력 소산을 요구하지 않도록 구성된다. 이로써, 송신기(502) 내의 전류 모드 드라이버(506)와 수신기(504) 내의 아날로그 수신기 및 수신기 검출 모듈들(508)은 저전력 모드에서 완전히 파워 오프된다.
저전력 모드에서, 송신기(502)의 출력 공통 모드 전압이 스위치 S2를 개방하고 스위치 S1을 폐쇄함으로써 접지에 연결된다. 또한, 수신기(504) 내의 스위치 S3는 신호 검출 모듈(508)을 리셋하도록 개방된다. 이 구성에서, 수신기(504)는 큰 입력 공통 모드 저항을 제공한다. 따라서, 전력 절약 상태에서, 송신기(502) 전압 VTX 및 수신기(504) 전압 VRX은 접지로 세틀링(settle)할 수 있다(예를 들어, 0 볼트). 웨이크 업 제어 신호는 송신기(502)에서 스위치 S1을 개방하고 스위치 S2를 폐쇄함으로써 시작될 수 있다. 결과적으로, VTX는 급격히 상승한다. 전력 상승의 지연들을 최소화하기 위해서, 기생 캐패시턴스들 CP1 및 CP2를 최소화하는 것이 바람직하다. RZ >> RL 및 RS이도록 레지스터 값들을 셋팅함으로써, VRX 및 VCMRX는 VTX의 상승을 바로 뒤따르도록 구성될 수 있다. 일 실시예에서, RL 및 RS는 50 옴으로 셋팅될 수 있다. 따라서, 신호 검출 모듈(508)은 e도시된 바와 같이 VCMRX의 상승을 감지하도록 구성될 수 있다. 이 실시예에서, 신호 검출 모듈(508)은 D 플립-플롭(514)에 커플링된 슈미트 트리거(516)로 구성된 상승 에지 검출기 회로를 포함하며, VCMRX의 변화를 검출하기 위해서 사용된다. VCMRX가 슈미트 트리거(516)의 임계치를 초과할 때, 웨이크 업 신호는 수신기가 50 옴과 같은 RL 레지스터들의 임피던스를 제공하도록, D 플립-플롭(514)의 출력으로부터 전력 모듈(510) 및 폐쇄 스위치 S3로 전송될 수 있다.
공통 모드 검출 시스템(500)의 동작이 도 9에 도시되며, 도 9는 시간의 함수로써 그래프화된 웨이크 업 시퀀스 동안 송신기(502) 및 수신기(504)에서의 공통 모드 신호 레벨들 VTX 및 VRX의 변화들을 도시한다. 설명된 바와 같이, 송신기(502)는 스위치 S1를 개방하고, 스위치 S2를 폐쇄함으로써 웨이크 업 신호를 수신기(504)에 전송한다. 이것은 시간 축을 따라 포인트(602)에서 도 9에 예시된다. 이것은 도 9에 도시된 바와 같이 VTX가 급격히 상승하게 한다. VRX 및 VCMRX는 VCMRX가 도 9에서 VT로서 도시된 슈미트 트리거(516)의 임계치를 초과할 때까지 VTX를 따른다. 이것은 신호 검출 모듈(508)이 웨이크 업 신호를 전력 모듈(510)로 출력하게 하고, 시간(604)에서 스위치 S3를 폐쇄한다. 바람직하게, 충분한 시간이 정상 동작 시작 전에 AC 커플링 캐피시터들 CAC의 변화에 대하여 허용될 수 있으며, 이로써 충분한 공통 모드 세틀링(settling) 이후 도 9의 포인트(606)에 도시된 바와 같은 유효 데이터의 송신을 허용한다. 바람직하게, 상승 에지 검출기(508)는 누설 전류를 제외한 슬립 상태 동안 임의의 전력을 소모하지 않는 CMOS 회로이다. 슈미트 트리거(516)에 대한 VT 임계치는 상당한 폴스(false) 검출들 없이 공통 모드 변화를 신뢰성있게 검출하도록 적절하게 셋팅된다.
본 발명의 다른 실시예로서, 차동 모드 검출기를 사용하는 대안적인 대역 내 신호 검출 모듈이 도 10-12에 예시된다. 아래에서 논의될 바와 같이, 차동 모드 검출기는 저전력 모드에서 수신기 검출 모듈을 선택적으로 동작시키는데 전력 모듈에 의해 사용하기 위해서 제어 신호로서 차동 Rx 입력의 존재를 검출하도록 구성될 수 있다. 예를 들어, PCIe 구현에서, 수신기는 L1 상태와 같은 전기적 유휴 상태로부터의 송신기의 이탈을 시그널링하는 차동 Rx 입력의 존재를 검출할 수 있다. PCIe 실시예에서, 검출기는 32.5 mV와 87.5 mV 사이의 차동 입력 임계치를 가질 수 있다. 따라서, 차동 모드 검출기는 바람직하게, 무시가능한(negligeable) 정적 DC 전력을 소모할 수 있는 저전력 동적 회로를 이용하여 작은 Rx 입력 레벨들을 검출하기 위한 방법 및 회로를 제공할 수 있다.
도 10은, 예를 들어, 도 12에 도시된 차동 모드 검출기(706)를 형성하는데 사용될 수 있는 동적 비교기 회로(700)를 예시한다. 비교기(700)는 도시된 바와 같은 일련의 스위치들을 구동하는데 사용되는 2개의 오버랩되지 않은 클럭 신호들 Φ1 및 Φ2를 사용한다. 샘플링 단계 동안, Φ1 스위치들은 폐쇄되고, Φ2 스위치들은 개방된다. 이 상태에서, 입력 전압 Vin은 C1 캐패시터들에 의해 샘플링되고, 기준 전압의 하나의 극성은 C2 캐패시터들에 의해 샘플링된다. 클럭 신호들이 오버랩되지 않기 때문에, Φ1 스위치들은 그 다음 개방되고, Φ2 스위치들은 폐쇄되어, C2 캐패시터들을 반대 극성 기준 전압으로 연결한다. 결과적인 전압은 재생성 래치(702)의 입력에서 수신되며,
Figure pct00001
의 값을 가진다. 바람직하게, 재생성 래치(702)는 Φ2 스위치가 폐쇄된 이후의 짧은 지연인 Φ2 지연만큼 트리거링되도록 구성되며, 샘플링된 입력이 임계치보다 더 큰지의 여부를 표시하는 출력(704)을 제공한다. 바람직하게, 지연은 스위치-캐패시터 네트워크가 비교기(700)를 트리거링하기 전에 세틀링하게 하도록 구성된다. 일 실시예에서, 재생성 래치(702)는 도 11에 도시된 CMOS 회로를 사용하여 구현될 수 있다. 비교기(700)의 임계치 전압은:
Figure pct00002
로서 결정될 수 있다. Vref + 및 Vref -는 각각 VDD 및 GND일 수 있고, Vcm는 GND일 수 있다.
도 12는 2개의 동적 비교기들(700 및 700')의 결합을 예시한다. 도시된 실시예에서, 비교기(700)는 Rx + 신호에 커플링되어서,
Figure pct00003
일 때 출력을 트리거링하도록 구성될 수 있다. 유사하게, 비교기(700')는 Rx - 신호에 커플링되며,
Figure pct00004
일 때 출력을 생성한다. 비교기(700 및 700')의 출력들은 입력 전압의 절대 값이 Vth를 초과할 때마다 출력(710)에서 제어 신호를 제공하기 위해서 OR 게이트(708)에 공급된다. 그 다음, 출력(710)은 저전력 모드에서 수신기 검출 모듈을 선택적으로 동작하도록 위에서 설명된 바와 같이 전력 모듈에 공급될 수 있다. 인식될 바와 같이, 도 10-12에 설명된 차동 저전력 제어 신호 검출기의 적합한 구성은 다수의 양상들을 포함한다. 첫째, 입력 스위치 캐패시터 네트워크는 바람직하게, 시리얼 통신 링크에 의해 생성된 Rx 신호들을 샘플링하기 위해서 충분히 높은 대역폭을 가진다. 둘째, 검출기는 Rx 입력 신호에 대하여 비동기식으로 동작하며, 신호 피크들 대신에 Rx 신호 트랜지션들을 때때로 샘플링할 수 있고, 이에 따라 유효 신호를 검출하는 것을 실패한다. 그러나, 검출기는 다수의 클럭 사이클들 이후 Rx 입력의 존재를 검출할 수 있다. 셋째, 이러한 타입의 검출기는 스위칭 캐패시터들에 기인하여 Rx 입력 상으로 잡음을 삽입할 수 있기 때문에, 단지 유휴 모드 동안에만 검출기에 관여하는 것이 바람직할 수 있다. 넷째, 검출기가 2개의 오버랩되지 않은 클럭 신호들을 사용하는 동안, 클럭 주파수는 매우 정확할 필요가 없을 수 있으며, 저전력 R-C 발진기 또는 다른 적합한 수단을 사용하여 생성될 수 있다.
특정 실시예들의 위의 설명들은 예시 및 설명을 목적으로 제시되었다. 이들은 완전한 것으로 또는 본 발명을 개시된 바로 그 형태들로 한정하는 것으로 의도되는 것이 아니고, 위의 교시를 고려하여 많은 변경들 및 변형들이 가능하다는 것이 명백하다. 실시예들은 원리들 및 실제 응용들을 최적으로 설명하기 위해서, 이에 의해, 당해 기술 분야에서 통상의 지식을 가진 다른 자들이 참작되는 특정한 사용에 적합한 것으로 다양한 변경들과 함께 다양한 실시예들을 최적으로 이용할 수 있게 하기 위해서, 선택 및 설명되었다. 범위는 여기에 첨부된 청구항들 및 그 등가물들에 의해 정의된다는 것이 의도된다.

Claims (24)

  1. 통신 시스템으로서,
    송신기;
    수신기 검출 모듈 및 전력 모듈을 포함하는 수신기; 및
    상기 송신기와 상기 수신기 사이의 시리얼 링크를 포함하고,
    상기 수신기 검출 모듈은 상기 시리얼 링크의 동작 조건을 결정하도록 상기 시리얼 링크의 전력 절약 상태 동안 동작가능한 것으로 구성되고,
    상기 전력 모듈은 상기 시리얼 링크의 상기 전력 절약 상태 동안 저전력 모드에서 상기 수신기 검출 모듈을 선택적으로 동작시키도록 구성되는,
    통신 시스템.
  2. 제 1 항에 있어서,
    상기 수신기 검출 모듈의 상기 저전력 모드는 듀티 사이클 모드인,
    통신 시스템.
  3. 제 1 항에 있어서,
    상기 송신기와 상기 수신기 사이의 측파대 링크를 더 포함하고,
    상기 전력 모듈은 상기 측파대 링크에 의해 전달되는 제어 신호에 기초하여 상기 저전력 모드에서 상기 수신기 검출 모듈을 선택적으로 동작시키도록 구성되는,
    통신 시스템.
  4. 제 3 항에 있어서,
    상기 시리얼 링크 상에서 전달되는 제어 신호를 감지하도록 구성되고 상기 전력 모듈에 동작가능하게 커플링된 신호 검출 모듈을 더 포함하고,
    상기 전력 모듈은 상기 제어 신호에 기초하여 상기 저전력 모드에서 상기 수신기 검출 모듈을 선택적으로 동작시키도록 구성되는,
    통신 시스템.
  5. 제 4 항에 있어서,
    상기 신호 검출 모듈은 상기 시리얼 링크 상에서 전달되는 공통 모드 신호를 검출하도록 구성되는,
    통신 시스템.
  6. 제 4 항에 있어서,
    상기 신호 검출 모듈은 상기 시리얼 링크 상에서 전달되는 차동 모드 신호를 검출하도록 구성되는,
    통신 시스템.
  7. 제 1 항에 있어서,
    상기 시리얼 링크는 PCIe 링크를 포함하는,
    통신 시스템.
  8. 제 1 항에 있어서,
    상기 수신기 검출 모듈은 전기적 유휴 검출 로직을 포함하는,
    통신 시스템.
  9. 제 8 항에 있어서,
    상기 전력 모듈은 상기 저전력 모드에서 상기 수신기 검출 모듈을 선택적으로 동작시키도록 상기 전기적 유휴 검출 로직을 디스에이블하도록 구성되는,
    통신 시스템.
  10. 시리얼 통신 시스템으로서,
    송신기를 갖는 호스트, 및 수신기를 갖는 클라이언트를 포함하고,
    상기 송신기 및 상기 수신기는 적어도 하나의 활성 상태 및 적어도 하나의 전력 절약 상태를 특정하는 프로토콜을 사용하여 링크 상에서 차동 데이터 신호들의 전달을 통해 통신하도록 구성되고,
    상기 클라이언트 내의 수신기 검출 모듈은 상기 링크의 동작 상태를 결정하도록 상기 전력 절약 상태 동안 동작가능한 것으로 구성되고,
    상기 클라이언트 내의 전력 모듈은 상기 호스트로부터의 제어 신호에 기초하여 저전력 모드에서 상기 수신기 검출 모듈을 선택적으로 동작시키도록 구성되는,
    시리얼 통신 시스템.
  11. 제 10 항에 있어서,
    상기 수신기 검출 모듈은 전기적 유휴 검출 로직을 포함하고,
    상기 수신기 검출 모듈의 상기 저전력 모드는 상기 전기적 유휴 검출 로직을 디스에이블하는,
    시리얼 통신 시스템.
  12. 제 11 항에 있어서,
    상기 시리얼 통신 시스템은 PCIe 시스템이고,
    상기 시리얼 통신 시스템의 활성 상태는 L0 링크 상태이고,
    상기 시리얼 통신 시스템의 상기 전력 절약 상태는 L1 링크 상태인,
    시리얼 통신 시스템.
  13. 제 12 항에 있어서,
    상기 시스템은 측파대를 포함하고,
    상기 전력 모듈은 상기 측파대 상에서 상기 제어 신호를 수신하는,
    시리얼 통신 시스템.
  14. 제 10 항에 있어서,
    상기 호스트는 대역 내에서 제어 신호를 송신하도록 구성되고,
    상기 클라이언트는 상기 제어 신호를 감지하도록 구성되는 신호 검출 모듈을 더 포함하는,
    시리얼 통신 시스템.
  15. 제 14 항에 있어서,
    상기 제어 신호는 대역 내 공통 모드 신호를 포함하는,
    시리얼 통신 시스템.
  16. 제 14 항에 있어서,
    상기 제어 신호는 대역 내 차동 모드 신호를 포함하는,
    시리얼 통신 시스템.
  17. 제 10 항에 있어서,
    상기 전력 모듈은 듀티 사이클 모드에서 상기 수신기 검출 모듈을 동작시킴으로써 저전력 모드에서 상기 수신기 검출 모듈을 선택적으로 동작시키는,
    시리얼 통신 시스템.
  18. 시리얼 데이터 링크를 통해 통신하며, 송신기 및 수신기를 갖는 시리얼 통신 시스템에서의 대기(standby) 전력 감소를 위한 방법으로서,
    전력 절약 상태에서 상기 시리얼 데이터 링크를 동작시키는 단계; 및
    상기 시리얼 데이터 링크가 상기 전력 절약 상태에 있는 동안 저전력 모드에서 상기 시리얼 데이터 링크의 동작 조건을 결정하도록 구성되는 상기 수신기의 수신기 검출 모듈을 선택적으로 동작시키는 단계를 포함하는,
    시리얼 통신 시스템에서의 대기 전력 감소를 위한 방법.
  19. 제 18 항에 있어서,
    상기 시리얼 데이터 링크는 PCIe 링크를 포함하고,
    상기 시리얼 데이터 링크의 상기 전력 절약 상태는 L1 상태이고,
    상기 저전력 모드는 상기 수신기 검출 모듈에서 전기적 유휴 검출 로직을 디스에이블하는 것을 포함하는,
    시리얼 통신 시스템에서의 대기 전력 감소를 위한 방법.
  20. 제 19 항에 있어서,
    상기 송신기에 의해 제어 신호를 전송하는 단계, 및 상기 제어 신호에 기초하여 상기 수신기 검출 모듈을 선택적으로 동작시키는 단계를 더 포함하는,
    시리얼 통신 시스템에서의 대기 전력 감소를 위한 방법.
  21. 제 20 항에 있어서,
    상기 송신기 및 수신기는 측파대 링크에 의해 커플링되고,
    상기 제어 신호는 측파대 신호의 트랜지션을 포함하는,
    시리얼 통신 시스템에서의 대기 전력 감소를 위한 방법.
  22. 제 20 항에 있어서,
    상기 시리얼 데이터 링크 상에서 대역 내에서 제어 신호를 검출하는 단계를 더 포함하는,
    시리얼 통신 시스템에서의 대기 전력 감소를 위한 방법.
  23. 제 22 항에 있어서,
    상기 제어 신호를 검출하는 단계는 상기 시리얼 데이터 링크 상에서 공통 모드 신호를 검출하는 단계를 포함하는,
    시리얼 통신 시스템에서의 대기 전력 감소를 위한 방법.
  24. 제 22 항에 있어서,
    상기 제어 신호를 검출하는 단계는 상기 시리얼 데이터 링크 상에서 차동 모드 신호를 검출하는 단계를 포함하는,
    시리얼 통신 시스템에서의 대기 전력 감소를 위한 방법.
KR1020147002809A 2011-07-01 2012-07-02 시리얼 통신 시스템에서의 대기 전력 감소를 위한 시스템 및 방법 KR101571278B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161504058P 2011-07-01 2011-07-01
US61/504,058 2011-07-01
PCT/US2012/045320 WO2013006586A1 (en) 2011-07-01 2012-07-02 System and method for standby power reduction in a serial communication system
US13/540,488 US9122481B2 (en) 2011-07-01 2012-07-02 System and method for standby power reduction in a serial communication system
US13/540,488 2012-07-02

Publications (2)

Publication Number Publication Date
KR20140045526A true KR20140045526A (ko) 2014-04-16
KR101571278B1 KR101571278B1 (ko) 2015-11-24

Family

ID=47391919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147002809A KR101571278B1 (ko) 2011-07-01 2012-07-02 시리얼 통신 시스템에서의 대기 전력 감소를 위한 시스템 및 방법

Country Status (6)

Country Link
US (2) US9122481B2 (ko)
EP (1) EP2726956A1 (ko)
JP (1) JP5792384B2 (ko)
KR (1) KR101571278B1 (ko)
CN (1) CN103649871B (ko)
WO (1) WO2013006586A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170124403A (ko) * 2016-05-02 2017-11-10 삼성전자주식회사 SRIS를 지원하는 PCIe 장치

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8407504B2 (en) * 2010-06-30 2013-03-26 Intel Corporation Systems and methods for implementing reduced power states
US8689028B2 (en) * 2011-07-01 2014-04-01 Intel Corporation Method and apparatus to reduce idle link power in a platform
WO2013048943A1 (en) * 2011-09-30 2013-04-04 Intel Corporation Active state power management (aspm) to reduce power consumption by pci express components
WO2014011862A2 (en) 2012-07-11 2014-01-16 Maxlinear, Inc. Method and system for gain control for time-interleaved analog-to-digital convertor (adc)
US9117036B2 (en) 2012-09-26 2015-08-25 Ati Technologies Ulc Fast exit from low-power state for bus protocol compatible device
US9612652B2 (en) * 2012-09-29 2017-04-04 Intel Corporation Controlling power consumption by power management link
US10910962B2 (en) * 2012-10-19 2021-02-02 University Of Southern California Pervasive power generation system
US9235543B2 (en) * 2012-11-26 2016-01-12 International Business Machines Corporation Systems for signal detection
JP5720707B2 (ja) * 2013-02-13 2015-05-20 株式会社デンソー 通信システム及び通信ノード
US20140281622A1 (en) * 2013-03-15 2014-09-18 Mahesh Wagh Method, apparatus, and system for improving resume times for root ports and root port integrated endpoints
US9229525B2 (en) 2013-06-17 2016-01-05 Apple Inc. Adaptive latency tolerance for power management of memory bus interfaces
US9483099B2 (en) * 2013-07-26 2016-11-01 Infineon Technologies Ag Wakeup receiver circuit, electronic system and method to wake up a device
US9021154B2 (en) * 2013-09-27 2015-04-28 Intel Corporation Read training a memory controller
US9344336B2 (en) 2013-10-15 2016-05-17 Dell Products L.P. System and method for managing virtual link state
US9766689B2 (en) 2013-12-24 2017-09-19 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Effective power management for pluggable transceiver receiving hardware in network switching systems
KR101925694B1 (ko) * 2013-12-26 2018-12-05 인텔 코포레이션 멀티칩 패키지 링크
WO2015167490A1 (en) 2014-04-30 2015-11-05 Hewlett-Packard Development Company, L.P. Storage system bandwidth adjustment
US9106462B1 (en) 2014-07-21 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Reduced power SERDES receiver using selective adaptation of equalizer parameters in response to supply voltage and operating temperature variations and technique for measuring same
US20160034219A1 (en) * 2014-08-04 2016-02-04 Apple Inc. System and method of calibration of memory interface during low power operation
WO2016036374A1 (en) 2014-09-04 2016-03-10 Hewlett Packard Enterprise Development Lp Storage system bandwidth determination
MY175303A (en) * 2014-09-11 2020-06-18 Intel Corp Apparatus for sideband signaling, method for sideband signaling and system for sideband signaling
US9710406B2 (en) * 2014-12-15 2017-07-18 Intel Corporation Data transmission using PCIe protocol via USB port
US9880601B2 (en) * 2014-12-24 2018-01-30 Intel Corporation Method and apparatus to control a link power state
US9906383B2 (en) 2015-02-02 2018-02-27 Samsung Electronics Co., Ltd. Semiconductor device, semiconductor system and method of operating semiconductor device
JP6725898B2 (ja) * 2015-03-06 2020-07-22 シグニファイ ホールディング ビー ヴィＳｉｇｎｉｆｙ Ｈｏｌｄｉｎｇ Ｂ．Ｖ． パワー・オーバー・イーサネット・ネットワークシステムにおける受電デバイス、及び前記受電デバイスのための方法
CN107925507B (zh) * 2015-09-26 2021-05-11 英特尔公司 多芯片封装链路错误检测
US11029748B2 (en) * 2016-03-15 2021-06-08 Qualcomm Incorporated Adaptive peripheral component interconnect express link substate initiation for optimal performance and power savings
US10333750B2 (en) * 2016-08-15 2019-06-25 Silicon Laboratories Inc. Receiver with PHY switch based on preamble
WO2018066446A1 (ja) * 2016-10-05 2018-04-12 ソニー株式会社 電子機器および電子機器のレーン状態制御方法
US10310585B2 (en) 2016-10-27 2019-06-04 Qualcomm Incorporated Replacement physical layer (PHY) for low-speed peripheral component interconnect (PCI) express (PCIe) systems
KR20180049340A (ko) 2016-10-31 2018-05-11 삼성전자주식회사 스토리지 장치 및 그것의 링크 상태 제어 방법
US10345879B2 (en) * 2016-11-29 2019-07-09 DISH Technologies L.L.C. Capacitance based accessory connection detection for a battery powered unit
CN108667448B (zh) * 2017-03-30 2022-02-18 研华股份有限公司 具有隔离单元的接口转换装置
US10860449B2 (en) 2017-03-31 2020-12-08 Intel Corporation Adjustable retimer buffer
US20180329855A1 (en) * 2017-05-12 2018-11-15 Intel Corporation Alternate protocol negotiation in a high performance interconnect
US11249808B2 (en) 2017-08-22 2022-02-15 Intel Corporation Connecting accelerator resources using a switch
JP2019047146A (ja) 2017-08-29 2019-03-22 東芝メモリ株式会社 電子機器および電力管理方法
US10963035B2 (en) * 2017-10-11 2021-03-30 Qualcomm Incorporated Low power PCIe
JP7317332B2 (ja) * 2017-10-19 2023-07-31 ザインエレクトロニクス株式会社 送信装置および送受信システム
US10754810B2 (en) * 2017-12-29 2020-08-25 Viavi Solutions Inc. Interposer for peripheral component interconnect express generation 4
WO2019183554A1 (en) * 2018-03-23 2019-09-26 Dana-Farber Cancer Institute, Inc. Systems and methods for capturing cells
US11003237B2 (en) 2018-04-12 2021-05-11 Silicon Motion, Inc. Method for performing power management in a memory device, associated memory device and controller thereof, and associated electronic device
DE102018221681A1 (de) * 2018-12-13 2020-06-18 Robert Bosch Gmbh Teilnehmerstation für ein serielles Bussystem und Verfahren zur Kommunikation in einem seriellen Bussystem
WO2020145956A1 (en) * 2019-01-09 2020-07-16 Hewlett-Packard Development Company, L.P. Data link changes based on requests
US11137819B2 (en) 2019-07-01 2021-10-05 Western Digital Technologies, Inc. PHY calibration for active-idle power reduction
US11194751B2 (en) * 2019-07-16 2021-12-07 Intel Corporation Power management of re-driver devices
US11625084B2 (en) * 2019-08-15 2023-04-11 Intel Corporation Method of optimizing device power and efficiency based on host-controlled hints prior to low-power entry for blocks and components on a PCI express device
TWI738222B (zh) * 2020-02-24 2021-09-01 群聯電子股份有限公司 記憶體儲存裝置與其管理方法
CN113342714B (zh) * 2020-03-02 2023-07-25 群联电子股份有限公司 存储器存储装置与其管理方法
US11934335B2 (en) * 2022-04-07 2024-03-19 Qualcomm Incorporated Power management for peripheral component interconnect
US20240036960A1 (en) * 2022-07-28 2024-02-01 Western Digital Technologies, Inc. Content-Rich Error Notification

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3763903B2 (ja) * 1996-10-29 2006-04-05 株式会社日立製作所 情報処理装置
US6215764B1 (en) * 1998-06-04 2001-04-10 Silicon Integrated Systems Corp. Method and apparatus for detecting the network link status of computer systems
JP2000115222A (ja) * 1998-10-02 2000-04-21 Hitachi Eng Co Ltd 集線装置とその電源制御方法
US7814354B2 (en) * 2000-06-22 2010-10-12 Broadcom Corporation Method and apparatus for regulating transceiver power consumption for a transceiver in a communications network
JP3544932B2 (ja) 2000-10-05 2004-07-21 Ｎｅｃエレクトロニクス株式会社 電子装置及びその電力制御方法
US7200186B2 (en) * 2002-03-14 2007-04-03 Intel Corporation Methods and apparatus for reducing power usage of a transmitter and receiver coupled via a differential serial data link
US7188263B1 (en) * 2003-05-07 2007-03-06 Nvidia Corporation Method and apparatus for controlling power state of a multi-lane serial bus link having a plurality of state transition detectors wherein powering down all the state transition detectors except one
JP4300079B2 (ja) * 2003-09-02 2009-07-22 株式会社リコー 画像機器、画像機器システム及びエネルギー消費モード制御方法
US20050144488A1 (en) 2003-12-30 2005-06-30 Lee Victor W. Method and apparatus of lowering I/O bus power consumption
US8166221B2 (en) * 2004-03-17 2012-04-24 Super Talent Electronics, Inc. Low-power USB superspeed device with 8-bit payload and 9-bit frame NRZI encoding for replacing 8/10-bit encoding
US7480808B2 (en) * 2004-07-16 2009-01-20 Ati Technologies Ulc Method and apparatus for managing power consumption relating to a differential serial communication link
JP4594761B2 (ja) * 2005-02-10 2010-12-08 株式会社東芝 情報処理装置およびその制御方法
US7647515B2 (en) 2005-08-29 2010-01-12 Dell Products L.P. System and method for information handling system adaptive variable bus idle timer
US20070076747A1 (en) * 2005-09-30 2007-04-05 Amir Zinaty Periodic network controller power-down
CN1991686B (zh) * 2005-12-31 2012-10-10 联想(北京)有限公司 计算机电源管理装置及方法
US7586336B2 (en) * 2006-01-23 2009-09-08 Seiko Epson Corporation Method and circuit for squelch detection in serial communications
JP4786381B2 (ja) * 2006-03-24 2011-10-05 株式会社東芝 通信装置および通信装置の制御方法
US8185072B2 (en) * 2007-03-23 2012-05-22 Intel Corporation Method and apparatus for power reduction for interconnect links
US7831849B2 (en) * 2007-03-28 2010-11-09 Intel Corporation Platform communication protocol
US8138803B2 (en) * 2007-09-26 2012-03-20 Intel Corporation Apparatus and method for selectively enabling and disabling a squelch circuit across AHCI and SATA power states
KR101075421B1 (ko) 2007-12-10 2011-10-24 한국전자통신연구원 네트워크 프로토콜 기반의 소비전력 절감형 홈게이트웨이및 그 제어 방법
JP5182513B2 (ja) * 2007-12-27 2013-04-17 株式会社リコー 画像処理装置及びその省電力制御方法
US8352764B2 (en) * 2008-09-29 2013-01-08 Intel Corporation Dynamic squelch detection power control
JP5217946B2 (ja) * 2008-11-19 2013-06-19 株式会社リコー 半導体回路及び信号伝送システム
US8307228B2 (en) * 2009-03-03 2012-11-06 Compal Electronics, Inc. Integrated network chip and electronic device
TW201038008A (en) * 2009-04-13 2010-10-16 Jmicron Technology Corp Network apparatus with power saving capability and power saving method applied to network module
US8805196B2 (en) 2010-09-30 2014-08-12 Teradyne, Inc. Electro-optical communications link
KR101747797B1 (ko) * 2011-01-26 2017-06-15 삼성전자주식회사 사타 인터페이스 및 그것의 전원 관리 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170124403A (ko) * 2016-05-02 2017-11-10 삼성전자주식회사 SRIS를 지원하는 PCIe 장치

Also Published As

Publication number Publication date
US20130007489A1 (en) 2013-01-03
CN103649871A (zh) 2014-03-19
CN103649871B (zh) 2016-09-14
WO2013006586A1 (en) 2013-01-10
US9122481B2 (en) 2015-09-01
US20150370315A1 (en) 2015-12-24
JP5792384B2 (ja) 2015-10-14
JP2014527329A (ja) 2014-10-09
KR101571278B1 (ko) 2015-11-24
EP2726956A1 (en) 2014-05-07

Similar Documents

Publication Publication Date Title
KR101571278B1 (ko) 시리얼 통신 시스템에서의 대기 전력 감소를 위한 시스템 및 방법
JP6243469B2 (ja) 低電力物理ユニットのロード／ストア通信プロトコルへの提供
US9830292B2 (en) Architected protocol for changing link operating mode
TWI624761B (zh) 裝置斷開之偵測的技術
KR100647186B1 (ko) 데이터 전송 제어 장치 및 전자 기기
US8638783B2 (en) Optimized link training and management mechanism
CN101005292B (zh) 具有dc平衡控制的时钟沿调制串行链路
US9767064B2 (en) Low power universal serial bus
US9971666B2 (en) Technique of link state detection and wakeup in power state oblivious interface
TWI637273B (zh) 偵測輸入／輸出裝置連接的方法及週邊輸入／輸出裝置與其主計算裝置
WO2014004213A1 (en) Controlling a physical link of a first protocol using an extended capability structure of a second protocol
EP3254202A1 (en) Voltage mode and current mode device enumeration
US10963035B2 (en) Low power PCIe
US9766692B2 (en) Physical layer for peripheral interconnect with reduced power and area
WO2023159415A1 (en) Adaptive low-power signaling to enable link signal error recovery without increased link clock rates

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190924

Year of fee payment: 5