CN211319206U - 应用于m.2模块的电平转换电路和m.2模块 - Google Patents
应用于m.2模块的电平转换电路和m.2模块 Download PDFInfo
- Publication number
- CN211319206U CN211319206U CN202020042004.7U CN202020042004U CN211319206U CN 211319206 U CN211319206 U CN 211319206U CN 202020042004 U CN202020042004 U CN 202020042004U CN 211319206 U CN211319206 U CN 211319206U
- Authority
- CN
- China
- Prior art keywords
- module
- port
- resistor
- level
- level voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型涉及一种应用于M.2模块的电平转换电路和M.2模块，所述M.2模块包括一PCIe接口，所述M.2模块透过所述PCIe接口与主机端进行高速通信；所述PCIe接口包括PERST#端口、PEWAKE#端口和CLKREQ#端口；所述电平转换电路包括第一MOS管、第二MOS管和二极管；所述第一MOS管的栅极接所述M.2模块的高电平电压，源极接所述M.2模块的CLKREQ#端口，漏极接所述主机端的CLKREQ#端口、高电平电压；所述第二MOS管的栅极接所述M.2模块的高电平电压，源极接所述M.2模块的PEWAKE#端口，漏极接所述主机端的PEWAKE#端口、高电平电压；所述二极管的正极接所述M.2模块的高电平电压、PERST#端口，负极接所述主机端的高电平电压、PERST#端口。本申请无需选择控制信号的方向，能够自动根据M.2模块和主机端的控制电平高低进行适配。
Description
技术领域
本实用新型涉及通信技术领域，特别是涉及一种应用于M.2模块的电平转换电路和M.2模块。
背景技术
无线通信模块如M.2模块因其规格尺寸小、传输性能高，被广泛运用于各类网关终端设备如超级本、PC机及无线网关中。M.2模块一般采用主流的 USB2.0/3.0接口与主机通信，虽然USB3.0接口的传输速率可达到5Gbps，但是随着用户对数据传输速率的要求越来越高，当速率超过5Gbps时，USB3.0接口成为瓶颈，难以实现如此高速率的数据传输，鉴于此，为了满足M.2模块与主机之间的高速通信要求，现有技术采用PCIe(Peripheral ComponentInterconnect Express，高速串行计算机扩展总线标准)Gen3(第三代)接口代替传统的USB3.0 接口。
但是，由于主机端的控制电平与M.2模块间的控制电平通常不相同，为了实现电平的适配和保证M.2模块与主机之间的通信，亟需一种电平转换电路实现M.2模块与主机端的电平适配。
实用新型内容
基于此，有必要针对上述问题，提供一种应用于M.2模块的电平转换电路和M.2模块。
一种应用于M.2模块的电平转换电路，所述M.2模块包括一PCIe接口，所述M.2模块透过所述PCIe接口与主机端进行高速通信；所述PCIe接口包括 PERST#端口、PEWAKE#端口和CLKREQ#端口；
所述电平转换电路包括第一MOS管、第二MOS管和二极管；
所述第一MOS管的栅极接所述M.2模块的高电平电压，源极接所述M.2 模块的CLKREQ#端口，漏极接所述主机端的CLKREQ#端口、高电平电压；
所述第二MOS管的栅极接所述M.2模块的高电平电压，源极接所述M.2 模块的PEWAKE#端口，漏极接所述主机端的PEWAKE#端口、高电平电压；
所述二极管的正极接所述M.2模块的高电平电压、PERST#端口，负极接所述主机端的高电平电压、PERST#端口。
在其中一个实施例中，所述M.2模块的高电平电压为1.8V。
在其中一个实施例中，所述主机端的高电平电压为1.8V或3.3V。
在其中一个实施例中，所述第一MOS管、第二MOS管均为NMOS管。
在其中一个实施例中，所述二极管为肖特基二极管。
在其中一个实施例中，还包括第一电阻、第二电阻和第三电阻；
所述第一电阻连接在所述二极管的正极与所述M.2模块的高电平电压之间；
所述第二电阻连接在所述第二MOS管的源极和所述M.2模块的高电平电压之间；
所述第三电阻连接在所述第一MOS管的源极和所述M.2模块的高电平电压之间。
在其中一个实施例中，所述第一电阻、第二电阻和第三电阻的阻值均为10 千欧姆。
在其中一个实施例中，所述主机端还设置有第四电阻、第五电阻和第六电阻；
所述第四电阻连接在所述主机端的CLKREQ#端口和所述主机端的高电平电压之间；
所述第五电阻连接在所述主机端的PEWAKE#端口和所述主机端的高电平电压之间；
所述第六电阻连接在所述主机端的PERST#端口与所述主机端的高电平电压之间。
在其中一个实施例中，所述第四电阻、第五电阻和第六电阻的阻值均为10 千欧姆。
基于同样的发明构思，本申请还提供一种M.2模块，包括如前述任一所述的电平转换电路。
上述应用于M.2模块的电平转换电路和M.2模块，通过在设置有PCIe接口的M.2模块一侧设置一个自动适配的电平转换电路；具体来讲，由于M.2模块与主机端透过PCIe接口进行通信时，起到控制作用的信号仅3个，分别是 PERST#(接口复位信号)，PEWAKE#(唤醒信号)，CLKREQ#(时钟请求信号)；而PERST#(接口复位信号)主要由主机端给M.2模块发送，为单向控制信号，所以，本申请在传输PERST#控制信号的端口中选择的电平转换器件为二极管；而PEWAKE#(唤醒信号)和CLKREQ#(时钟请求信号)为双向控制信号，主机端或模块端都有可能发起唤醒或时钟请求，所以本申请在传输PEWAKE#控制信号和CLKREQ#控制信号的端口中选择的电平转换器件为MOS管；也即是说，本申请是根据控制信号的单向或双向，来针对性的选择电平转换器件及设置其连接关系，使得本申请的M.2模块与主机端进行通信时，无需进一步选择控制信号的方向，即能够自动根据M.2模块和主机端的控制电平高低进行适配，实现在较宽的电压范围内双向电平的转换，电路简单，成本低，易于实现，并且灵活性较大。在实际应用中可大大节省线路板空间，简化了电平转换的设计。另外，由于使用MOS管器件和二极管，还可以对电路起到一定的保护和隔离作用，保证电路中各器件的正常工作。
附图说明
图1为一实施例中的应用于M.2模块的电平转换电路的结构示意图；
图2为现有技术中的一种电平转换方案的原理示意图；
图3为现有技术中的另一种电平转换方案的原理示意图；
图4为现有技术中的又一种电平转换方案的原理示意图；
图5为现有技术中的再一种电平转换方案的原理示意图。
具体实施方式
为了便于理解本实用新型，下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的较佳实施方式。但是，本实用新型可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本实用新型的公开内容理解的更加透彻全面。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本实用新型。
PCIe(Peripheral Component Interconnect Express，高速串行计算机扩展总线标准)的接口最早应用在PC行业，例如显卡，SSD(Solid State Disk)固态硬盘等，其应用的接口都是PCIe，控制电平普遍是3.3V，但由于设备端(模块)平台芯片接口电平是1.8V的，如果需要与主机端的接口进行适配，那设备端接口就要做对应的电平匹配才能直接应用。随着5G的应用普及，不同的行业对数据传输的要求越来越高，已经有越来越多的行业应用会使用PCIe做高速通讯接口，例如无线的CPE(Customer Premise Equipment)等。
常规的做法是确认M.2模块与主机端的规格电平，根据M.2模块与控制端主机的接口电平进行适配，由于M.2模块的平台端(主芯片)大多已经决定了 I/O控制电平为1.8V，而主机端在不能确定其控制电平的情况下需要接口对接则存在以下几种情况：
1.如图2所示，M.2模块控制电平＝1.8V，主机端控制电平＝1.8V，这种情况M.2模块与主机端的控制电平要求一致，中间不需要任何的电平转换，M.2 模块可以和主机端直接连接。
2.如图3所示，M.2模块控制电平＝1.8V，主机端控制电平＝3.3V，电平转换器件串联在M.2模块与主机端之间。
3.如图4所示，模块(设备端)控制电平＝1.8V，主机端控制电平＝3.3V，电平转换的器件预留在模块的内部。
其次，一般的电平转换芯片都需要提前确认需转换的电平值，并将对应的 VCC电源接到不同的电源域中，如图5所示，这样等于要求对不同主机电平需要提前确认。
通过上述的几种情况可以看出，由于主机端控制电平的不确定性，M.2模块需要匹配不同的主机电平要么在M.2模块外部增加电平转换器件，这都会使客户的电路或涉及变得复杂，不易排查问题。另一种办法就是在M.2模块生产时根据客户使用的主机电平情况，对电平转换的元器件贴片控制，这样并不利于生产企业对于模块生产的管控。
基于此，本申请希望提供一种能够解决上述问题的技术方案，具体将通过以下实施例进行描述。
根据《PCI Express M.2Specification》规范可知，PCIe接口的控制信号仅3 个：PERST#，PEWAKE#，CLKREQ#。
其中，PERST#：主要是系统对PCIe接口全局复位，默认高平，低电平有效。
PEWAKE#：PCIe规范要求主机端需要有上拉，默认高平，低电平有效。当 PCIe设备需要被唤醒时，主机要先将PEWAKE#信号拉低。
CLKREQ#：设备时钟请求信号，休眠是默认高电平，当设备需要唤醒，需要将此信号拉低，向主机申请时钟信号恢复。
通过上述信号的定义分析，本申请所提供的应用于M.2模块的电平转换电路如图1所示；其中，M.2模块包括一PCIe接口(图未示)，该M.2模块透过 PCIe接口与主机端进行高速通信；PCIe接口可以包括三个控制信号端口，分别是PERST#端口、PEWAKE#端口和CLKREQ#端口。由于M.2模块包括有PCIe 接口，所以本申请的M.2模块能够满足5G对于通信速率的要求。
如图1所示，本申请的电平转换电路可以包括第一MOS管Q1、第二MOS 管Q2和二极管D1；其中，第一MOS管Q1的栅极G接M.2模块的高电平电压VCC1.8V，源极S接M.2模块的CLKREQ#端口，漏极D接主机端的CLKREQ# 端口、高电平电压VCC1.8V/VCC3.3V。
第二MOS管Q2的栅极G接M.2模块的高电平电压1.8V，源极S接M.2 模块的PEWAKE#端口，漏极D接主机端的PEWAKE#端口、高电平电压 VCC1.8V/VCC3.3V。
二极管D1的正极2接M.2模块的高电平电压VCC1.8V、PERST#端口，负极1接主机端的高电平电压VCC1.8V/VCC3.3V、PERST#端口。
一些实施例中，本申请的第一MOS管、第二MOS管可以均为NMOS (N-Metal-Oxide-Semiconductor-Field Effect Transistor N型金属氧化物半导体场效应晶体管)管。二极管可以选用肖特基二极管。
一些实施例中，请继续参阅图1，本申请的电平转换电路还可以包括第一电阻R1、第二电阻R2和第三电阻R3；
第一电阻R1连接在二极管D1的正极2与M.2模块的高电平电压VCC1.8V 之间；
第二电阻R2连接在第二MOS管Q2的源极S和M.2模块的高电平电压 VCC1.8V之间；
第三电阻R3连接在第一MOS管Q1的源极S和M.2模块的高电平电压 VCC1.8V之间。
具体地，本申请的第一电阻R1、第二电阻R2和第三电阻R3均为上拉电阻，并且，第一电阻R1、第二电阻R2和第三电阻R3的阻值可以均为10千欧姆(10K)。
进一步地，可继续参阅图1，本申请的主机端还设置有第四电阻R4、第五电阻R5和第六电阻R6；
第四电阻R4连接在主机端的CLKREQ#端口和主机端的高电平电压VCC1.8V/VCC3.3V之间；
第五电阻R5连接在主机端的PEWAKE#端口和主机端的高电平电压VCC1.8V/VCC3.3V之间；
第六电阻R6连接在主机端的PERST#端口与主机端的高电平电压 VCC1.8V/VCC3.3V之间。
具体地，本申请的第四电阻R4、第五电阻R5和第六电阻R6的阻值可以均为10千欧姆(10K)。
另外，为了便于理解本申请，以下将简述本申请的电平适配原理：
针对复位端口PERST#，正常情况主机和M.2模块都是高电平，由于二极管 D1的正极2连接M.2模块上拉到VCC1.8V，负极1连接主机端，上拉到主机的需求电平，如1.8V或3.3V，根据二极管D1的特性(单向导通)，可知，此时二极管D1不导通。当主机端需要对M.2模块发起重启信号时，会将主机端的 PERST#信号拉低，二极管D1的负极1由原来1.8V或3.3V电平被拉低至0V左右，而M.2模块一侧的二极管D1的正极由于连接M.2模块的高电平电压，所以仍处于1.8V电平，此时二极管D1正向导通，M.2模块的PERST#信号被主机端拉低，实现复位。
针对PEWAKE#端口和CLKREQ#端口，由于使用NMOS管，所以在电平转换的操作中要考虑下面的三种状态：
1.M.2模块和主机端的信号都是高电平时，由于NMOS管的门极G和源极 S之间没有电压差，VGS低于阈值电压，此时NMOS管不导通。而即使主机端的PEWAKE#或CLKREQ#被上拉到1.8V或3.3V，但是，此时两端的信号都是高电平，只是电压不同。
2.当M.2模块的PEWAKE#或CLKREQ#信号被下拉到低电平。NMOS管的源极S也变成低电平，而门极G是1.8V。VGS上升高于阈值电压，NMOS 管开始导通，主机端的PEWAKE#或CLKREQ#信号通过导通的NMOS管被M.2 模块的PEWAKE#或CLKREQ#信号下拉到低电平。此时两端的信号都是低电平。
3.当主机端的PEWAKE#或CLKREQ#信号下拉到低电平，NMOS管内的二极管导通，从而使NMOS管的源极S到漏极D导通，M.2模块的PEWAKE# 或CLKREQ#信号端变为低电平。
综上，本申请的应用于M.2模块的电平转换电路和M.2模块，通过在设置有PCIe接口的M.2模块一侧设置一个自动适配的电平转换电路；具体来讲，由于M.2模块与主机端透过PCIe接口进行通信时，起到控制作用的信号仅3个，分别是PERST#(接口复位信号)，PEWAKE#(唤醒信号)，CLKREQ#(时钟请求信号)；而PERST#(接口复位信号)主要由主机端给M.2模块发送，为单向控制信号，所以，本申请在传输PERST#控制信号的端口中选择的电平转换器件为二极管；而PEWAKE#(唤醒信号)和CLKREQ#(时钟请求信号)为双向控制信号，主机端或模块端都有可能发起唤醒或时钟请求，所以本申请在传输 PEWAKE#控制信号和CLKREQ#控制信号的端口中选择的电平转换器件为 MOS管；也即是说，本申请是根据控制信号的单向或双向，来针对性的选择电平转换器件及设置其连接关系，使得本申请的M.2模块与主机端进行通信时，无需进一步选择控制信号的方向，即能够自动根据M.2模块和主机端的控制电平高低进行适配，实现在较宽的电压范围内双向电平的转换，电路简单，成本低，易于实现，并且灵活性较大。在实际应用中可大大节省线路板空间，简化了电平转换的设计。另外，由于使用MOS管器件和二极管，还可以对电路起到一定的保护和隔离作用，保证电路中各器件的正常工作。
基于同样的发明构思，本申请还提供一种M.2模块，M.2是针对用于计算设备中的扩展卡及其相关联的插座的规范。M.2计算设备和接口支持内部安装的计算机扩展卡或模块。内部M.2标准连接用于安装计算机模块以供主机计算系统使用。通过M.2连接器标准提供的计算机总线接口连同所支持的逻辑接口是 SATA接口标准定义的这些标准的超集。M.2标准提供了对PCI Express3.0、串行ATA(SATA)3.0和内部通用串行总线(USB)3.0接口的支持。
M.2接口包括多个变化的键控布局和形状因子，其中M.2接口中的引脚分配和槽口随模块的类型而不同。因此，不同类型的模块具有不同的键控布局。这些不同的模块类型包括固态驱动器(SSD)模块、无线广域网(WWAN)连接模块、 WI-FI通信模块、BLUETOOTH通信模块、串行ATA(SATA)兼容模块、串行连接SCSI(SAS)兼容模块、快速外围组件互连(PCIe)兼容模块、卫星导航模块、近场通信(NFC)模块和数字无线电模块及许多其他类型的模块。
本申请的M.2模块包括前述任一实施例所描述的电平转换电路。可以理解，由于本具体实施例的M.2模块包括前述任一实施例所描述的电平转换电路，所以也具备前述电平转换电路实施例所具备的有益效果，在此不做进一步赘述，可参照前述实施例。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种应用于M.2模块的电平转换电路，所述M.2模块包括一PCIe接口，所述M.2模块透过所述PCIe接口与主机端进行高速通信；其特征在于，所述PCIe接口包括PERST#端口、PEWAKE#端口和CLKREQ#端口；
所述电平转换电路包括第一MOS管、第二MOS管和二极管；
所述第一MOS管的栅极接所述M.2模块的高电平电压，源极接所述M.2模块的CLKREQ#端口，漏极接所述主机端的CLKREQ#端口、高电平电压；
所述第二MOS管的栅极接所述M.2模块的高电平电压，源极接所述M.2模块的PEWAKE#端口，漏极接所述主机端的PEWAKE#端口、高电平电压；
所述二极管的正极接所述M.2模块的高电平电压、PERST#端口，负极接所述主机端的高电平电压、PERST#端口。
2.根据权利要求1所述的电平转换电路，其特征在于，所述M.2模块的高电平电压为1.8V。
3.根据权利要求1所述的电平转换电路，其特征在于，所述主机端的高电平电压为1.8V或3.3V。
4.根据权利要求1所述的电平转换电路，其特征在于，所述第一MOS管、第二MOS管均为NMOS管。
5.根据权利要求1所述的电平转换电路，其特征在于，所述二极管为肖特基二极管。
6.根据权利要求1所述的电平转换电路，其特征在于，还包括第一电阻、第二电阻和第三电阻；
所述第一电阻连接在所述二极管的正极与所述M.2模块的高电平电压之间；
所述第二电阻连接在所述第二MOS管的源极和所述M.2模块的高电平电压之间；
所述第三电阻连接在所述第一MOS管的源极和所述M.2模块的高电平电压之间。
7.根据权利要求6所述的电平转换电路，其特征在于，所述第一电阻、第二电阻和第三电阻的阻值均为10千欧姆。
8.根据权利要求6所述的电平转换电路，其特征在于，所述主机端还设置有第四电阻、第五电阻和第六电阻；
所述第四电阻连接在所述主机端的CLKREQ#端口和所述主机端的高电平电压之间；
所述第五电阻连接在所述主机端的PEWAKE#端口和所述主机端的高电平电压之间；
所述第六电阻连接在所述主机端的PERST#端口与所述主机端的高电平电压之间。
9.根据权利要求8所述的电平转换电路，其特征在于，所述第四电阻、第五电阻和第六电阻的阻值均为10千欧姆。
10.一种M.2模块，其特征在于，包括如权利要求1-9任一项所述的电平转换电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020042004.7U CN211319206U (zh) | 2020-01-09 | 2020-01-09 | 应用于m.2模块的电平转换电路和m.2模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020042004.7U CN211319206U (zh) | 2020-01-09 | 2020-01-09 | 应用于m.2模块的电平转换电路和m.2模块 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211319206U true CN211319206U (zh) | 2020-08-21 |
Family
ID=72057597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202020042004.7U Active CN211319206U (zh) | 2020-01-09 | 2020-01-09 | 应用于m.2模块的电平转换电路和m.2模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211319206U (zh) |
-
2020
- 2020-01-09 CN CN202020042004.7U patent/CN211319206U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10890957B2 (en) | Low-power type-C receiver with high idle noise and DC-level rejection | |
| US9389676B2 (en) | Serial advanced technology attachment interfaces and methods for power management thereof | |
| DE112013003248B4 (de) | Steuern einer physischen Verbindung von einem ersten Protokoll unter Verwendung einer erweiterten Funktionsstruktur eines zweiten Protokolls | |
| CN111858432A (zh) | Type-C连接器子系统的低功率实现 | |
| US9654342B2 (en) | Bandwidth configurable IO connector | |
| US11513584B2 (en) | Method and apparatus to save power in USB repeaters/re-timers | |
| US20170286357A1 (en) | Method, Apparatus And System For Communicating Between Multiple Protocols | |
| CN211319206U (zh) | 应用于m.2模块的电平转换电路和m.2模块 | |
| CN216772401U (zh) | 一种主设备主控功能实现系统 | |
| CN204480237U (zh) | 一种连接器、通用串行总线设备及智能终端设备 | |
| CN103870203A (zh) | 便携储存装置及动态调整其工作模式的方法 | |
| CN103135939A (zh) | 存取装置 | |
| US20090185559A1 (en) | Integration module for universal serial bus | |
| CN113051208B (zh) | 一种时钟控制电路及终端设备 | |
| CN107704403B (zh) | 一种优化主背板信号传输的装置及方法 | |
| CN214225913U (zh) | 一种u.2接口扩展双m.2接口的系统 | |
| CN220933481U (zh) | 一种串行通信分时复用电路 | |
| CN221039973U (zh) | 主从设备的切换控制装置及上电控制电路、存储设备系统 | |
| CN211180815U (zh) | 一种实现u2接口转3u cpcie接口的转接板 | |
| CN220254490U (zh) | 低功耗上电复位电路及主板 | |
| US20240202142A1 (en) | Method for handling configuration data for an interconnection protocol within hibernate operation, controller, and electronic device | |
| CN112711552A (zh) | 一种服务器控制电路及终端设备 | |
| CN113918503A (zh) | 发送电路、电子器件、芯片和电子设备 | |
| CN111008163A (zh) | 一种VPP Address传递方法、系统及存储介质 | |
| CN117880658A (zh) | 一种PCIe网卡的NCSI测试电路、装置及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |