CN214225913U - 一种u.2接口扩展双m.2接口的系统 - Google Patents
一种u.2接口扩展双m.2接口的系统 Download PDFInfo
- Publication number
- CN214225913U CN214225913U CN202120396208.5U CN202120396208U CN214225913U CN 214225913 U CN214225913 U CN 214225913U CN 202120396208 U CN202120396208 U CN 202120396208U CN 214225913 U CN214225913 U CN 214225913U
- Authority
- CN
- China
- Prior art keywords
- pcie
- interface
- interfaces
- signal processing
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 claims abstract description 42
- 238000006243 chemical reaction Methods 0.000 claims description 31
- 230000009977 dual effect Effects 0.000 claims description 3
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000003313 weakening effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Power Sources (AREA)
Abstract
本实用新型公开一种U.2接口扩展双M.2接口的系统，其包括：电源处理模块、工作指示灯模块和信号处理模块，其中，信号处理模块包括PCIE信号处理子模块、时钟信号处理子模块和复位信号处理子模块，PCIE信号处理子模块包括一8通道PCIE中继器，用于将U.2接口输出的PCIE x4信号分成两路PCIE x2传输至两个M.2接口；时钟信号处理子模块包括一两输出PCIE零延迟缓冲芯片，用于将时钟信号一分为二分别传输至两个M.2接口；复位信号处理子模块包括一NMOS驱动电路，用于将从U.2接口获取的复位信号分别驱动两个M.2接口复位。
Description
技术领域
本实用新型涉及计算机技术领域，具体而言，涉及一种U.2接口扩展双M.2接口的系统。
背景技术
M.2接口是一种新的主机接口方案，其凭借速度快与体积小方面的优势已得到广泛应用，例如M.2接口的SSD(Solid State Disk或Solid State Drive，简称SSD，固态驱动器，俗称固态硬盘)已成为目前电脑的主流SSD。U.2接口，又名SFF-8639，其设计思路与SATA-E(External Serial ATA，外部串行ATA，是SATA接口的外部扩展规范)差不多，其尽可能利用现有的物理接口，但U.2接口的带宽更快，从PCIE(Peripheral ComponentInterconnect Express)x2变成了PCIE 3.0 x4，此外还增加了许多新协议的支持，比如NVMe(NVM Express或Non-Volatile Memory express)。M.2、U.2可以同走PCIE 3.0 x4通道，同样能支持NVMe规范，但U.2接口作为新开发接口，还未得到广泛应用，因此，实现U.2接口和M.2接口之间转换的应用是必不可少的。
目前，对于U.2接口与M.2接口之间的转接，市面上常见的有U.2接口转M.2接口的转接线，以及SFF-8639 2.5寸NVMe到M.2NGFF(一般指M.2接口)SSD适配器等相关产品，其技术实现方案主要是支持U.2接口的PCIE x4与M.2接口的PCIE x4或者PCIE x2之间的转换应用，且通常以单个接口之间的转换以及PCIE信号直连的方式为主。在现有的技术中，技术方案主要是完成U.2接口与M.2接口两者之间的转换，实现信号通信，而从与SSD适配卡等相关产品的设计方案来看，单个接口之间的转换，其2.5寸结构的电路板的空间使用率并没有达到最高，且部分方案中M.2接口接入的设备还会出现因电压不稳定而引起的性能削弱。
实用新型内容
为了解决上述问题，本实用新型提供一种U.2接口扩展双M.2接口的系统，其通过一转二的方式将一个U.2接口扩展为两个M.2接口，且U.2接口与M.2接口两者之间加上驱动和电源的处理，从而提高了信号通信质量且充分利用电路板空间，既有助于提高服务器的存储能力，又可减少经费、节约资源。
为达到上述目的，本实用新型提供了一种U.2接口扩展双M.2接口的系统，其包括：
电源处理模块，其包括两路电压转换电路，每路电压转换电路包括一DC-DC转换IC，每个DC-DC转换IC的输入端连接至U.2接口，每个DC-DC转换IC的输出端连接至其中一个M.2接口，且每个DC-DC转换IC连接的M.2接口不同，用于将从U.2接口获得的电源传输到两个M.2接口并分别为每个M.2接口上的接入设备供电；
工作指示灯模块，其包括两个发光二极管，所述两个发光二极管分别连接到所述两路电压转换电路，用于指示每路电源的工作状态；
信号处理模块，其包括PCIE信号处理子模块、时钟信号处理子模块和复位信号处理子模块，其中：
所述PCIE信号处理子模块包括一8通道PCIE中继器，所述8通道PCIE中继器的输入端连接至U.2接口，所述8通道PCIE中继器的两个输出端分别连接至两个M.2接口，用于将U.2接口输出的PCIE x4信号分成两路PCIE x2传输至两个M.2接口；
所述时钟信号处理子模块包括一两输出PCIE零延迟缓冲芯片，所述两输出PCIE零延迟缓冲芯片的输入端连接至U.2接口，所述两输出PCIE零延迟缓冲芯片的两个输出端分别连接至两个M.2接口，用于将时钟信号一分为二分别传输至两个M.2接口；
所述复位信号处理子模块包括一NMOS驱动电路，所述NMOS驱动电路的输入端连接至U.2接口，NMOS驱动电路的输出端分别连接至两个M.2接口，用于将从U.2接口获取的复位信号分别驱动两个M.2接口复位。
本实用新型的U.2接口扩展双M.2接口的系统，通过在PCIE信号转换间加入PCIE中继器既能增强信号的通信质量，又可以进行PCIE Gen1、Gen 2和Gen 3的配置，与现有技术相比，具有较高的灵活度，且一转二的方式还能够提高单个电路板的利用率，节省空间、成本，同时，通过U.2接口适配服务器硬盘槽，增加了以M.2为接口的解码设备的应用环境。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型一实施例的系统架构图；
图2为本实用新型一实施例的中各模块的连接示意图。
附图标记说明：10～电源处理模块；20～工作指示灯模块；30～信号处理模块；40～U.2接口；50～双M.2接口；101～DC-DC转换IC；201～LED；301～PCIE信号处理子模块；302～时钟信号处理子模块；303～复位信号处理子模块；3011～8通道PCIE中继器；3021～两输出PCIE零延迟缓冲芯片；3031～NMOS驱动电路；501、502～M.2接口。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
图1为本实用新型一实施例的系统架构图，图2为本实用新型一实施例的中各模块的连接示意图，如图1和图2所示，本实用新型提供了一种U.2接口扩展双M.2接口的系统，其包括：
电源处理模块(10)，其包括两路电压转换电路，每路电压转换电路包括一DC(Direct Current，直流电流)-DC转换IC(Integrated Circuit，集成电路)(101)，每个DC-DC转换IC(101)的输入端连接至U.2接口(40)，每个DC-DC转换IC(101)的输出端连接至其中一个M.2接口(501或502)，且每个DC-DC转换IC(101)连接的M.2接口不同，用于将从U.2接口(40)获得的电源分别传输到两个M.2接口(图中M.2Connector1和M.2Connector2)(501和502)，并分别为每个M.2接口上的接入设备供电，从而实现供电的高配且抗干扰，避免了M.2接口接入的设备因电压不稳定而引起性能削弱；
工作指示灯模块(20)，包括两个发光二极管(Light Emitting Diode，LED)(201)，两个LED(201)分别连接到两路电压转换电路，用于指示每路的电源的工作状态；
信号处理模块(30)，包括PCIE信号处理子模块(301)、时钟信号处理子模块(302)和复位信号处理子模块(303)，其中：
PCIE信号处理子模块(301)包括一8通道PCIE中继器(PCIE Repeater)(3011)，8通道PCIE中继器(3011)的输入端连接至U.2接口，8通道PCIE中继器(3011)的两个输出端分别连接至两个M.2接口(501和502)，用于将U.2接口(40)输出的PCIE x4信号分成两路PCIE x2传输至两个M.2接口(501和502)；
时钟信号处理子模块(302)包括一两输出PCIE零延迟缓冲芯片(2-port OutputCLK)(3021)，两输出PCIE零延迟缓冲芯片(3021)的输入端连接至U.2接口(40)，两输出PCIE零延迟缓冲芯片(3021)的两个输出端分别连接至两个M.2接口(501和502)，用于将时钟信号(CLK)一分为二分别传输至两个M.2接口(501和502)；
复位信号处理子模块(303)包括一NMOS驱动电路(包含有NMOS晶体管的驱动电路，图2中以NMOS表示)(3031)，NMOS驱动电路(3031)的输入端连接至U.2接口(40)，NMOS驱动电路(3031)的输出端分别连接至两个M.2接口(501和502)，用于将从U.2接口(40)获取的复位信号(RTS)分别驱动两个M.2接口(501和502)复位。
在本实施例中，为了清晰展示各路信号的输出过程，图2中绘制两个M.2Connector1(501)和M.2Connector2(502)，其中两个M.2Connector1(501)为同一个M.2接口，两个M.2Connector2(502)为同一个M.2接口。
在本实用新型的另一实施例中，还包括U.2接口扩展双M.2接口系统的工作过程，本实施例结合图1和图2将具体工作过程说明如下：
通过U.2接口(40)将12V电源分别传输至两个DC-DC转换IC(101)，每个DC-DC转换IC(101)为其中一个M.2接口(501或502)接入的解码设备供电，采用DC-DC转换IC进行电源处理能够实现供电的高配且抗干扰，从而避免了M.2接口上的接入设备因电压不稳定而引起性能削弱；
每路电压转换电路通过接入的发光二极管(Light Emitting Diode，LED)(201)指示电源供电状态，当LED(201)保持常亮状态，则表示对应的该路电源正常供电；
通过U.2接口(40)的PCIE x4信号经过8通道PCIE中继器(PCIE Repeater)(3011)分成两路PCIE x2，并分别传输至两个M.2接口(501和502)；
通过U.2接口(40)的时钟信号(CLK)经过两输出PCIE零延迟缓冲芯片(2-portOutput CLK)(3021)一分为二，分别传输至两个M.2接口(501和502)；
通过U.2接口(40)的复位信号(RTS)经过作为驱动使用的NMOS驱动电路(3031)，分别驱动两个M.2接口(501和502)复位。
本实用新型的U.2接口扩展双M.2接口的系统，通过在PCIE信号转换间加入PCIE中继器既能增强信号的通信质量，又可以进行PCIE Gen1、Gen 2和Gen 3的配置，与现有技术相比，具有较高的灵活度，且一转二的方式还能够提高单个电路板的利用率，节省空间、成本，同时，通过U.2接口适配服务器硬盘槽，增加了以M.2为接口的解码设备的应用环境。
本领域普通技术人员可以理解：附图只是一个实施例的示意图，附图中的模块或流程并不一定是实施本实用新型所必须的。
本领域普通技术人员可以理解：实施例中的装置中的模块可以按照实施例描述分布于实施例的装置中，也可以进行相应变化位于不同于本实施例的一个或多个装置中。上述实施例的模块可以合并为一个模块，也可以进一步拆分成多个子模块。
最后应说明的是：以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型实施例技术方案的精神和范围。
Claims (1)
1.一种U.2接口扩展双M.2接口的系统，其特征在于，包括：
电源处理模块，其包括两路电压转换电路，每路电压转换电路包括一DC-DC转换IC，每个DC-DC转换IC的输入端连接至U.2接口，每个DC-DC转换IC的输出端连接至其中一个M.2接口，且每个DC-DC转换IC连接的M.2接口不同，用于将从U.2接口获得的电源传输到两个M.2接口并分别为每个M.2接口上的接入设备供电；
工作指示灯模块，其包括两个发光二极管，所述两个发光二极管分别连接到所述两路电压转换电路，用于指示每路电源的工作状态；
信号处理模块，其包括PCIE信号处理子模块、时钟信号处理子模块和复位信号处理子模块，其中：
所述PCIE信号处理子模块包括一8通道PCIE中继器，所述8通道PCIE中继器的输入端连接至U.2接口，所述8通道PCIE中继器的两个输出端分别连接至两个M.2接口，用于将U.2接口输出的PCIE x4信号分成两路PCIE x2传输至两个M.2接口；
所述时钟信号处理子模块包括一两输出PCIE零延迟缓冲芯片，所述两输出PCIE零延迟缓冲芯片的输入端连接至U.2接口，所述两输出PCIE零延迟缓冲芯片的两个输出端分别连接至两个M.2接口，用于将时钟信号一分为二分别传输至两个M.2接口；
所述复位信号处理子模块包括一NMOS驱动电路，所述NMOS驱动电路的输入端连接至U.2接口，NMOS驱动电路的输出端分别连接至两个M.2接口，用于将从U.2接口获取的复位信号分别驱动两个M.2接口复位。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120396208.5U CN214225913U (zh) | 2021-02-23 | 2021-02-23 | 一种u.2接口扩展双m.2接口的系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120396208.5U CN214225913U (zh) | 2021-02-23 | 2021-02-23 | 一种u.2接口扩展双m.2接口的系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN214225913U true CN214225913U (zh) | 2021-09-17 |
Family
ID=77692591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202120396208.5U Active CN214225913U (zh) | 2021-02-23 | 2021-02-23 | 一种u.2接口扩展双m.2接口的系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN214225913U (zh) |
-
2021
- 2021-02-23 CN CN202120396208.5U patent/CN214225913U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108255755B (zh) | 基于fpga的pcie通用多功能通信接口模块 | |
| US9792249B2 (en) | Node card utilizing a same connector to communicate pluralities of signals | |
| US9009382B2 (en) | USB hubs with galvanic isolation | |
| CN112154578A (zh) | 通用串行总线c型(usb-c)连接器系统的电压保护 | |
| TWI464596B (zh) | 促進可攜式電子裝置中之組件間之通訊之系統及方法與可攜式電子裝置 | |
| US9654342B2 (en) | Bandwidth configurable IO connector | |
| US10545901B2 (en) | Memory card expansion | |
| CN212135411U (zh) | 一种io模组及ocp转接板 | |
| CN107622031B (zh) | 一种基于intel kabylake平台的双type-c接口装置 | |
| US20170286357A1 (en) | Method, Apparatus And System For Communicating Between Multiple Protocols | |
| TW202005485A (zh) | 擴充快捷外設互聯標準兼容性的電路 | |
| CN214225913U (zh) | 一种u.2接口扩展双m.2接口的系统 | |
| US8307228B2 (en) | Integrated network chip and electronic device | |
| RU173335U1 (ru) | Процессорный модуль (МВЕ8С-РС) | |
| US8154880B1 (en) | Method and apparatus for active line interface isolation | |
| CN110688340A (zh) | Usb集成电路 | |
| CN212433755U (zh) | 一种模块化小体积、多类型数据接口处理装置 | |
| CN101853231B (zh) | 一种主板、计算机和存储设备 | |
| CN204189089U (zh) | 一种服务器 | |
| WO2018035810A1 (zh) | 一种读卡器 | |
| CN107704403B (zh) | 一种优化主背板信号传输的装置及方法 | |
| CN213365500U (zh) | 一种数据转接器 | |
| CN211319206U (zh) | 应用于m.2模块的电平转换电路和m.2模块 | |
| CN215341066U (zh) | 一种台式电脑USB3.2 Gen2接口的扩展系统 | |
| CN218181515U (zh) | 一种计算板卡及计算机设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Room 711c, 7 / F, block a, building 1, yard 19, Ronghua Middle Road, Beijing Economic and Technological Development Zone, Daxing District, Beijing 102600 Patentee after: Beijing Zhongke Flux Technology Co.,Ltd. Address before: Room 711c, 7 / F, block a, building 1, yard 19, Ronghua Middle Road, Beijing Economic and Technological Development Zone, Daxing District, Beijing 102600 Patentee before: Beijing Ruixin high throughput technology Co.,Ltd. |