DE2014173B2 - Verfahren zum herstellen einer vielzahl von halbleiteranordnungen, insbesondere leistungstransistoren - Google Patents

Verfahren zum herstellen einer vielzahl von halbleiteranordnungen, insbesondere leistungstransistoren

Info

Publication number
DE2014173B2
DE2014173B2 DE19702014173 DE2014173A DE2014173B2 DE 2014173 B2 DE2014173 B2 DE 2014173B2 DE 19702014173 DE19702014173 DE 19702014173 DE 2014173 A DE2014173 A DE 2014173A DE 2014173 B2 DE2014173 B2 DE 2014173B2
Authority
DE
Germany
Prior art keywords
semiconductor
etching
zone
platelets
power transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702014173
Other languages
German (de)
English (en)
Other versions
DE2014173A1 (de
Inventor
Jimchiro Itoh Mitsuo Iakahasi Masayuki Kodaira Suzuki (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2014173A1 publication Critical patent/DE2014173A1/de
Publication of DE2014173B2 publication Critical patent/DE2014173B2/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/64—Wet etching of semiconductor materials
    • H10P50/642—Chemical etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/692—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their composition, e.g. multilayer masks or materials

Landscapes

  • Bipolar Transistors (AREA)
  • Weting (AREA)
  • Thyristors (AREA)
  • Dicing (AREA)
DE19702014173 1969-03-28 1970-03-24 Verfahren zum herstellen einer vielzahl von halbleiteranordnungen, insbesondere leistungstransistoren Pending DE2014173B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2311269A JPS4840667B1 (https=) 1969-03-28 1969-03-28

Publications (2)

Publication Number Publication Date
DE2014173A1 DE2014173A1 (de) 1970-10-01
DE2014173B2 true DE2014173B2 (de) 1972-04-06

Family

ID=12101379

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702014173 Pending DE2014173B2 (de) 1969-03-28 1970-03-24 Verfahren zum herstellen einer vielzahl von halbleiteranordnungen, insbesondere leistungstransistoren

Country Status (2)

Country Link
JP (1) JPS4840667B1 (https=)
DE (1) DE2014173B2 (https=)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT376844B (de) * 1972-12-29 1985-01-10 Sony Corp Halbleiterbauteil

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT376844B (de) * 1972-12-29 1985-01-10 Sony Corp Halbleiterbauteil

Also Published As

Publication number Publication date
DE2014173A1 (de) 1970-10-01
JPS4840667B1 (https=) 1973-12-01

Similar Documents

Publication Publication Date Title
DE3134110C2 (https=)
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE1696092C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2745857C2 (https=)
DE1439741C3 (de) Verfahren zur Herstellung einer Festkörperschaltung mit geringer Nebenschlußkapazität
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE1764155B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2453279C3 (de) Halbleiteranordnung
DE1924712C3 (de) Integrierter Dünnschicht-Abblockbzw. Entkopplungskondensator für monolithische Schaltungen und Verfahren zu seiner Herstellung
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE2541275A1 (de) Halbleitereinrichtung mit hoher spannungsfestigkeit und verfahren zu ihrer herstellung
DE2525529B2 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung
DE2142391C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3003911C2 (de) Halbleiterschaltungsanordnung mit einem Halbleiterwiderstand
DE2014173B2 (de) Verfahren zum herstellen einer vielzahl von halbleiteranordnungen, insbesondere leistungstransistoren
DE2718781C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE2840975A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE2133977C3 (de) Halbleiterbauelement
DE2106540A1 (de) Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2216642C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung