DE19938045A1 - Erweiterter Gleichtakt-Eingangsbereich für einen Delta-Sigma-Wandler - Google Patents
Erweiterter Gleichtakt-Eingangsbereich für einen Delta-Sigma-WandlerInfo
- Publication number
- DE19938045A1 DE19938045A1 DE19938045A DE19938045A DE19938045A1 DE 19938045 A1 DE19938045 A1 DE 19938045A1 DE 19938045 A DE19938045 A DE 19938045A DE 19938045 A DE19938045 A DE 19938045A DE 19938045 A1 DE19938045 A1 DE 19938045A1
- Authority
- DE
- Germany
- Prior art keywords
- coupled
- switch
- output terminal
- inverting
- switch position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
- H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
- H03M3/338—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching
- H03M3/34—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching by chopping
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M3/354—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M3/356—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
- H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
Ein Delta-Sigma-Modulator umfaßt einen Integrator, der einen integrierenden Verstärker mit einem Eingangsanschluß und einem Ausgangsanschluß umfaßt. Ein Pol eines ersten einpoligen Umschalters (SPDT) ist mit einer ersten Elektrode eines Eingangskondensators gekoppelt, während eine erste Schalterstellung des ersten SPDT-Schalters mit einer Eingangssignalquelle gekoppelt ist, und eine zweite Schalterstellung mit einer Quelle für ein Bezugspotential (Erdung) gekoppelt ist. Ein Pol eines zweiten SPDT-Schalters ist mit einer zweiten Elektrode des Kondensators gekoppelt, während eine erste Schalterstellung des zweiten SPDT-Schalters mit dem Eingangsanschluß des integrierenden Verstärkers gekoppelt ist. Ein Rückkopplungssignal-Generator weist einen mit dem Ausgangsanschluß des integrierenden Verstärkers gekoppelten Eingangsanschluß und einen direkt mit einer zweiten Schalterstellung des zweiten SPDT-Schalters gekoppelten Ausgangsanschluß auf.
Description
Die vorliegende Erfindung betrifft einen Delta-Sigma-Analog-
Digital-Wandler (ADC) und insbesondere einen Differential-
Delta-Sigma-ADC mit verbessertem Gleichtakt-Eingangsbereichs
verhalten, der insbesondere in einem Digitalmultimeter (DMM)
Anwendung findet.
Digitalmultimeter (DMMs) sind gut bekannte Prüfgeräte, die
verwendet werden, um viele elektrische Messungen, einschließ
lich der Verhältnis-Widerstandsmessung, bereitzustellen. Frü
here DMMs verwendeten RMS-Wandler, um diese Messung durchzu
führen. Aber RMS-Wandler besitzen eine relativ schlechte Ge
nauigkeit. In letzter Zeit haben DMMs Delta-Sigma-ADCs, ge
folgt von Digitalsignalverarbeitungs-(DSP)-Schaltkreisen,
enthalten, um diese Messung durchzuführen. Diese Anordnung
besitzt eine verbesserte Genauigkeit im Vergleich zu DMMs,
die unter Verwendung von RMS-Wandlern implementiert wurden.
Außerdem stellt diese Anordnung eine verbesserte Wechselspan
nungsmessung bereit und macht es möglich, andere erwünschte
Messungen, wie z. B. eine kombinierte Gleich- und Wechselspan
nungsmessung, bereitzustellen.
Es ist bekannt, daß ein Delta-Sigma-Wandler mit einem relativ
breiten Gleichtaktbereich erforderlich ist, um Verhältnis-
Widerstandsmessungen durchzuführen. Es ist auch bekannt, daß
der Gleichtaktbereich zu Lasten des dynamischen Bereichs op
timiert werden kann; das heißt, der Gleichtakt-Eingangsbe
reich kann durch Verringern des dynamischen Bereichs erwei
tert werden. Das Verringern des dynamischen Bereichs senkt
jedoch die Leistungsfähigkeit des Digitalmultimeters.
Ein Delta-Sigma-ADC besteht aus zwei Teilen, einem Delta-
Sigma-Modulator, gefolgt von einem Digitalfilter und Dezi
mator. Der Delta-Sigma-Modulator erzeugt ein überabgetastetes
pulsweitenmoduliertes (PWM) digitales Signal mit einer mitt
leren Spannung, die der Spannung des analogen Eingangssignals
entspricht. Der Delta-Sigma-Modulator verwandelt das digitale
PWM-Ausgangssignal in ein analoges Bezugssignal zurück, das
dann zum Eingang des Delta-Sigma-Modulators rückgekoppelt
wird. Eine Form eines Delta-Sigma-Modulators umfaßt einen
oder mehrere in Reihe geschaltete Integratoren, die unter
Verwendung von bekannten Verfahren mit geschalteten Kondensa
toren (SC, switched capacitor) implementiert wurden.
Frühere SC-Delta-Sigma-Modulatoren umfassen einen geschalte
ten Eingangskondensator, der zwischen einen Eingangsanschluß,
der ein analoges Eingangssignal empfängt, und einen Integra
tor gekoppelt ist. Somit wird das Eingangssignal in den Inte
grator wechselspannungsmäßig eingekoppelt. Bei einer Anord
nung des Standes der Technik wird das Rückkopplungssignal
über einen geschalteten Rückkopplungskondensator in die Ein
gangsanschlußseite des geschalteten Eingangskondensators ein
gekoppelt. Bei einer anderen Anordnung des Standes der Tech
nik wird das Rückkopplungssignal ebenfalls unter Verwendung
eines geschalteten Rückkopplungskondensators in die Integra
torseite des geschalteten Eingangskondensators eingekoppelt.
Die Verstärkung des Rückkopplungsbezugssignals wird durch das
Verhältnis des Rückkopplungskondensators und des Eingangskon
densators gesteuert. Bei beiden Anordnungen des Standes der
Technik wird das Rückkopplungsbezugssignal über den Rückkopp
lungskondensator und/oder ebenso über den Eingangskondensator
in den Verstärker ebenfalls wechselspannungsmäßig eingekop
pelt. Dies beschränkt den Gleichtaktbereich des ADC auf den
Bereich der Rückkopplungsbezugsspannung.
Ein Delta-Sigma-Modulator, der einen erhöhten Gleichtaktbe
reich bereitstellt, ohne eine gleichzeitige Verringerung des
dynamischen Bereichs zu erfordern, ist erwünscht.
Gemäß den Prinzipien der vorliegenden Erfindung umfaßt ein
Delta-Sigma-Modulator einen Integrator, der einen integrie
renden Verstärker mit einem Eingangsanschluß und einem Aus
gangsanschluß umfaßt. Ein Pol eines ersten einpoligen Um
schalters (SPDT, single-pole-double-throw) ist mit einer er
sten Elektrode eines Eingangskondensators gekoppelt, während
eine erste Schalterstellung des ersten SPDT-Schalters mit ei
ner Eingangssignalquelle gekoppelt ist, und eine zweite
Schalterstellung mit einer Quelle für ein Bezugspotential
(Erdung) gekoppelt ist. Ein Pol eines zweiten SPDT-Schalters
ist mit einer zweiten Elektrode des Kondensators gekoppelt,
während eine erste Schalterstellung des zweiten SPDT-Schal
ters mit dem Eingangsanschluß des integrierenden Verstärkers
gekoppelt ist. Ein Rückkopplungssignal-Generator weist einen
mit dem Ausgangsanschluß des integrierenden Verstärkers ge
koppelten Eingangsanschluß und einen direkt mit einer zweiten
Schalterstellung des zweiten SPDT-Schalters gekoppelten Aus
gangsanschluß auf.
Ein Delta-Sigma-Modulator gemäß der vorliegenden Erfindung
legt das Rückkopplungsbezugssignal an den Eingangsanschluß
des Integrators an, ohne es durch einen Kondensator zu lei
ten. Die Bezugsspannung wird somit in den Eingang des Inte
grators gleichspannungsmäßig eingekoppelt, während das
Gleichtakt-Eingangssignal in den Eingangsanschluß des Inte
grators durch die geschalteten Eingangskondensatoren wech
selspannungsmäßig eingekoppelt wird. Dies führt dazu, daß die
Gleichtaktspannung nur durch die Versorgungsspannung begrenzt
ist und nicht durch die Bezugsspannung wie bei Delta-Sigma-
Wandlern des Standes der Technik. Der dynamische Bereich des
Delta-Sigma-Wandlers wird jedoch durch diese Anordnung nicht
beeinträchtigt.
In der Zeichnung gilt:
Fig. 1 ist ein schematisches Diagramm eines Delta-Sigma-
Differentialmodulators gemäß den Prinzipien der vorliegenden
Erfindung;
Fig. 2 ist ein ausführlicheres Diagramm, teilweise in Block
form und teilweise in schematischer Form, einer Rückkopp
lungsschaltung, die aus einem ADC und einem DAC besteht, wie
in Fig. 1 dargestellt;
Fig. 3 und 4 sind vereinfachte schematische Diagramme eines
Eintakt-Delta-Sigma-Modulators, der zum Verständnis der Ope
ration des in Fig. 1 dargestellten Delta-Sigma-Differential
modulators nützlich ist.
Fig. 1 ist ein schematisches Diagramm eines Delta-Sigma-
Modulators gemäß den Prinzipien der vorliegenden Erfindung.
In Fig. 1 umfaßt ein Differentialeingangsanschluß für den
Delta-Sigma-Modulator einen nicht-invertierenden Eingangsan
schluß Vin+ und einen invertierenden Eingangsanschluß Vin-.
Der nicht-invertierende Eingangsanschluß Vin+ ist mit jewei
ligen ersten Schalterstellungen (umschaltbaren Kontakten) ei
nes ersten Abschnitts S1a und eines zweiten Abschnitts S1b
eines zweipoligen Umschalters (DPDT) S1 gekoppelt. Der inver
tierende Eingangsanschluß Vin- ist mit jeweiligen zweiten
Schalterstellungen des ersten Abschnitts S1a und des zweiten
Abschnitts S1b des DPDT-Schalters S1 gekoppelt. Ein Pol
(nicht beweglicher Kontakt) des ersten Abschnitts S1a des
DPDT-Schalters S1 ist mit einer ersten Elektrode eines ersten
Eingangskondensators C1a gekoppelt, und ein Pol des zweiten
Abschnitts S1b des DPDT-Schalters S1 ist mit einer ersten
Elektrode eines zweiten Eingangskondensators C1b gekoppelt.
Eine zweite Elektrode des ersten Eingangskondensators C1a ist
mit einem Pol eines ersten Abschnitts S2a eines zweiten DPDT-
Schalters S2 gekoppelt, und die zweite Elektrode des zweiten
Eingangskondensators C1b ist mit einem Pol eines zweiten Ab
schnitts S2b des zweiten DPDT-Schalters S2 gekoppelt. Eine
erste Schalterstellung des ersten Abschnitts S2a des zweiten
DPDT-Schalters S2 ist mit einem nicht-invertierenden Ein
gangsanschluß eines ersten Operationsverstärkers OP1 und mit
einer ersten Elektrode eines ersten Rückkopplungskondensators
C2a gekoppelt. Eine erste Schalterstellung des zweiten Ab
schnitts S2b des zweiten DPDT-Schalters S2 ist mit einem in
vertierenden Eingangsanschluß des ersten Operationsverstär
kers und mit einer ersten Elektrode eines zweiten Rückkopp
lungskondensators C2b gekoppelt. Der erste und der zweite
Eingangskondensator C1a und C1b und der erste und der zweite
DPDT-Schalter S1 und S2 bilden ein Differentialpaar von ge
schalteten Eingangskondensatoren mit einem Eingangsseiten-
Anschluß, der mit der Eingangssignalquelle (nicht darge
stellt) gekoppelt ist, und einem Verstärkerseiten-Anschluß,
der mit dem Eingangsanschluß des ersten Operationsverstärkers
OP1 gekoppelt ist.
Ein invertierender Ausgangsanschluß des ersten Operationsver
stärkers OP1 ist mit einer zweiten Elektrode des ersten Rück
kopplungskondensators C2a und mit einer ersten Schalterstel
lung eines ersten Abschnitts S3a eines dritten DPDT-Schalters
S3 gekoppelt. Ein nicht-invertierender Ausgangsanschluß des
ersten Operationsverstärkers OP1 ist mit einer zweiten Elek
trode des zweiten Rückkopplungskondensators C2b und mit einer
ersten Schalterstellung eines zweiten Abschnitts des dritten
DPDT-Schalters S3 gekoppelt. Jeweilige zweite Schalterstel
lungen des ersten Abschnitts S3a und des zweiten Abschnitts
S3b des dritten DPDT-Schalters S3 sind mit einer Quelle für
ein Bezugspotential (Erdung) gekoppelt. Die Kombination aus
dem ersten und dem zweiten Eingangskondensator C1a und C1b,
dem ersten Operationsverstärker OP1 und dem ersten und dem
zweiten Rückkopplungskondensator C2a und C2b bilden einen er
sten Differentialintegrator 10.
Ein Pol des ersten Abschnitts S3a des dritten DPDT-Schalters
S3 ist mit einer ersten Elektrode eines ersten Kopplungskon
densators C3a gekoppelt, und ein Pol des zweiten Abschnitts
S3b des dritten DPDT-Schalters S3 ist mit einer ersten Elek
trode eines zweiten Kopplungskondensators C3b gekoppelt. Eine
zweite Elektrode des ersten Kopplungskondensators C3a ist mit
einem Pol eines ersten Abschnitts S4a eines vierten DPDT-
Schalters S4 gekoppelt, und eine zweite Elektrode des zweiten
Kopplungskondensators C3b ist mit einem Pol eines zweiten Ab
schnitts S4b des vierten DPDT-Schalters S4 gekoppelt. Eine
erste Schalterstellung des ersten Abschnitts S4a des vierten
DPDT-Schalters S4 ist mit dem nicht-invertierenden Eingangs
anschluß eines zweiten Operationsverstärkers OP2 und mit ei
ner ersten Elektrode eines dritten Rückkopplungskondensators
C4a gekoppelt. Eine erste Schalterstellung des zweiten Ab
schnitts S4b des vierten DPDT-Schalters S4 ist mit einem in
vertierenden Eingangsanschluß des zweiten Operationsverstär
kers OP2 und mit einer ersten Elektrode eines vierten Rück
kopplungskondensators C4b gekoppelt. Der erste und der zweite
Kopplungskondensator C3a und C3b, und der dritte und der
vierte DPDT-Schalter S3 und S4 bilden ein Differentialpaar
von geschalteten Kopplungskondensatoren mit einem Eingangs
seiten-Anschluß, der mit dem Ausgangsanschluß des ersten Dif
ferentialintegrators 10 gekoppelt ist, und einem Verstärker
seiten-Anschluß, der mit dem Eingangsanschluß des zweiten
Operationsverstärkers OP2 gekoppelt ist.
Ein invertierender Ausgangsanschluß des zweiten Operations
verstärkers OP2 ist mit einem ersten Eingangsanschluß eines
Analog-Digital-Wandlers (ADC) 30 und mit einer zweiten Elek
trode des dritten Rückkopplungskondensators C4a gekoppelt.
Ein nicht-invertierender Ausgangsanschluß des zweiten Opera
tionsverstärkers OP2 ist mit einem zweiten Eingangsanschluß
des ADC 30 und mit einer zweiten Elektrode des vierten Rück
kopplungskondensators C4b gekoppelt. Die Kombination aus dem
ersten und dem zweiten Kopplungskondensator C3a und C3b, dem
zweiten Operationsverstärker OP2 und dem dritten und dem
vierten Rückkopplungskondensator C4a und C4b bilden einen
zweiten, in Reihe geschalteten Differentialintegrator 20.
Ein erster Ausgangsanschluß des ADC 30 ist mit einem nicht-
invertierenden Ausgangsanschluß Vout+ des Delta-Sigma-Modu
lators und mit einem Eingangsanschluß eines ersten Digital-
Analog-Wandlers (DAC) 40a gekoppelt. Ein zweiter Ausgangsan
schluß des ADC 30 ist mit einem invertierenden Ausgangsan
schluß Vout- des Delta-Sigma-Modulators und mit einem Ein
gangsanschluß eines zweiten DAC 40b gekoppelt. Ein jeder des
ersten und des zweiten DAC 40a und 40b ist mit einer Quelle
für eine positive Bezugsspannung Ref+ und mit einer Quelle
für eine Erdspannung gekoppelt. Ein Ausgangsanschluß des er
sten DAC 40a ist mit jeweiligen zweiten Schalterstellungen
des ersten Abschnitts S4a des vierten DPDT-Schalters S4 und
des ersten Abschnitts S2a des zweiten DPDT-Schalters S2 ge
koppelt. Ein Ausgangsanschluß des zweiten DAC 40b ist mit je
weiligen zweiten Schalterstellungen des zweiten Abschnitts
S4b des vierten DPDT-Schalters S4 und des zweiten Abschnitts
S2b des zweiten DPDT-Schalters S2 gekoppelt. Die dargestellte
Ausführungsform wird Delta-Sigma-Differentialmodulator zwei
ter Ordnung mit geschalteten Kondensatoren genannt.
Beim Betrieb schalten der erste, der zweite, der dritte und
der vierte DPDT-Schalter S1, S2, S3 und S4 synchron als Reak
tion auf ein periodisches Taktsignal (nicht dargestellt). Die
Schalter S1, S2, S3 und S4 können Halbleiterschalter sein,
die in einer beliebigen von verschiedenen bekannten Konfigu
rationen hergestellt sind, und können in bekannter Öffnen-
vor-Schließen-Weise arbeiten. Die Schalter S1, S2, S3 und S4
sind so synchronisiert, daß sie sich in einer von zwei Stel
lungen befinden. Eine erste Stellung ist in Fig. 1 darge
stellt, und eine zweite Stellung ist in Fig. 1 angedeutet
dargestellt, alles in bekannter Weise. Wenn sich die Schalter
in der ersten Stellung (in Fig. 1 dargestellt) befinden, sam
meln die Eingangskondensatoren C1a und C1b und die Kopplungs
kondensatoren C3a und C3b eine Ladung, die die Differenz zwi
schen dem Rückkopplungsbezugssignal aus dem ersten bzw. dem
zweiten DAC 40a und 40b und dem Eingangssignal Vin oder dem
Signal aus dem ersten Integrator 10 darstellt. Wenn sich die
Schalter in der zweiten Stellung (in Fig. 1 angedeutet darge
stellt) befinden, wird die in den Eingangskondensatoren C1a
und C1b gesammelte Ladung zu den Rückkopplungskondensatoren
C2a und C2b übertragen und von diesen integriert, und die in
den Kopplungskondensatoren C3a und C3b gesammelte Ladung wird
zu den Rückkopplungskondensatoren C4a und C4b übertragen und
von diesen integriert.
Das Ausgangssignal aus dem zweiten Integrator 20 wird durch
den ADC 30 in ein digitales PWM-Signal umgewandelt und das
digitale PWM-Signal aus dem ADC 30 wird durch die DACs 40a
und 40b in jeweilige Rückkopplungsbezugssignale umgewandelt,
alles in bekannter Weise. Bei einer bevorzugten Ausführungs
form ist der ADC 30 ein Ein-Bit-ADC und der erste und der
zweite DAC 40a und 40b sind Ein-Bit-DACs. Fig. 2 ist ein aus
führlicheres Diagramm, teilweise in Blockform und teilweise
in schematischer Form, einer solchen Rückkopplungsschaltung,
die aus einem Ein-Bit-ADC 30 und einem ersten und einem zwei
ten Ein-Bit-DAC 40a und 40b besteht, wie in Fig. 1 darge
stellt. In Fig. 2 ist der Differentialausgangsanschluß aus
dem zweiten Operationsverstärker OP2 (von Fig. 1) mit einem
Differentialeingangsanschluß eines Nulldurchgangsdetektors
(ZCD) 32 gekoppelt. Ein Differentialausgangsanschluß des ZCD
32 ist mit einem jeweiligen Setz- S und Rücksetzeingangsan
schluß R eines Setz-Rücksetz-(S-R)-Flip-Flops 34 gekoppelt.
Ein Q-Ausgangsanschluß des S-R-Flip-Flops 34 erzeugt das
nicht-invertierende Ausgangssignal aus dem Delta-Sigma-
Modulator und wird in den nicht-invertierenden Ausgangsan
schluß Vout+ (nicht dargestellt) und einen Steueranschluß ei
nes ersten gesteuerten SPDT-Schalters 40a eingekoppelt. Ein
Q-Ausgangsanschluß des S-R-Flip-Flops 34 erzeugt das inver
tierende Ausgangssignal aus dem Delta-Sigma-Modulator und
wird in den invertierenden Ausgangsanschluß Vout- (nicht dar
gestellt) und einen Steueranschluß eines zweiten gesteuerten
SPDT-Schalters 40b eingekoppelt. Die Kombination aus dem ZCD
32 und dem S-R-Flip-Flop 34 bildet den ADC 30 (von Fig. 1).
Jeweilige erste Schalterstellungen des ersten und des zweiten
gesteuerten SPDT-Schalters 40a und 40b sind mit einer Quelle
für eine positive Bezugsspannung Ref+ gekoppelt, und jeweili
ge zweite Schalterstellungen des ersten und des zweiten ge
steuerten SPDT-Schalters 40a und 40b sind mit der Erdung ge
koppelt. Ein Pol des ersten gesteuerten SPDT-Schalters 40a
erzeugt ein nicht-invertiertes Rückkopplungsbezugssignal FB+
und ist mit den jeweiligen zweiten Schalterstellungen der er
sten Teile des zweiten DPDT-Schalters S2 und des vierten
DPDT-Schalters S4 gekoppelt. Ein Pol des zweiten gesteuerten
SPDT-Schalters 40b erzeugt ein invertiertes Rückkopplungsbe
zugssignal FB - und ist mit den jeweiligen zweiten Schalter
stellungen der zweiten Teile des zweiten DPDT-Schalters S2
und des vierten DPDT-Schalters S4 gekoppelt. Der erste ge
steuerte Schalter 40a bildet den ersten DAC 40a, und der
zweite gesteuerte Schalter 40b bildet den zweiten DAC 40b
(beide von Fig. 1). Der durch den ZCD 32 und den S-R-Flip-
Flop 34 gebildete ADC 30 und der erste und der zweite DAC 40a
und 40b, die durch den ersten bzw. den zweiten gesteuerten
Schalter 40a bzw. 40b gebildet werden, arbeiten in bekannter
Weise und werden nachstehend nicht im einzelnen beschrieben.
Der vorteilhafte Betrieb des in Fig. 1 dargestellten Delta-
Sigma-Modulators kann mit Bezug auf Fig. 3 und 4 besser ver
standen werden. Fig. 3 stellt die Eingangsintegratorstufe 10'
mit einem geschalteten Eintakt-Kondensator dar, wie im Stand
der Technik implementiert. In Fig. 3 entspricht ein einpoli
ger Umschalter (SPDT) S1' dem ersten Abschnitt S1a des DPDT-
Schalters S1, der Eingangskondensator C1' entspricht dem er
sten Eingangskondensator C1a, und ein SPDT-Schalter S2' ent
spricht dem ersten Abschnitt S2a des zweiten DPDT S2, alle
von Fig. 1. Wenn sich die Schalter S1' und S2' in der ersten
Stellung befinden, die in Fig. 3 dargestellt ist, speichert
der Eingangskondensator C1' eine Ladung, die den Pegel des
Eingangssignals Vin darstellt. Wenn sich die Schalter S1' und
S2' in der zweiten Stellung befinden, die in Fig. 3 angedeu
tet dargestellt ist, ist die gespeicherte Ladung, die den Pe
gel des Eingangssignals Vin darstellt, zwischen das Rückkopp
lungs-Bezugsspannungssignal Vfb und den Eingangsanschluß des
Operationsverstärkers OP geschaltet. Auf diese Weise wird ei
ne Ladung, die gleich der Differenz zwischen dem Pegel des
Eingangssignals und jenem des Rückkopplungsbezugssignals ist,
in den Operationsverstärker OP eingekoppelt und durch den
Rückkopplungskondensator C2' integriert.
Um den Betrieb des in Fig. 3 dargestellten Delta-Sigma-Modu
lators zu erläutern, wird angenommen, daß sich die Schalter
S1' und S2' anfänglich in der zweiten Stellung (angedeutet
dargestellt) befinden und daß die Spannung über dem Rückkopp
lungskondensator C2' null Volt beträgt, die Rückkopplungsbe
zugsspannung zwei Volt beträgt, die Eingangsspannung Vin ein
Volt beträgt, und daß die Spannung über dem Eingangskondensa
tor C1' ein Volt beträgt (siehe Gleichung (1)).
VC2 = 0 V; Vfb = 2 V; Vin = 1 V und VC1 = 1 V (1)
Wenn die Schalter S1' und S2' in die erste Stellung umschal
ten, wie dargestellt, wird der Eingangskondensator C1' zwi
schen den Eingangsanschluß und die Erdung gekoppelt und wird
auf die Eingangsspannung Vin, d. h. ein Volt, aufgeladen. Der
Rückkopplungskondensator C2' ist vom Rest der Schaltung iso
liert und seine Spannung bleibt auf null Volt (siehe Glei
chung (2)).
VC1 = 1 V und VC2 = 0 V (2)
Wenn die Schalter S1' und S2' in die zweite Stellung (ange
deutet) zurückgeschaltet werden, wird die Rückkopplungsbe
zugsspannung Vfb über den Eingangskondensator C1' an den Ein
gang des Operationsverstärkers OP gekoppelt. Die Spannung am
Eingangsanschluß des Operationsverstärkers OP ist die Diffe
renz zwischen der Rückkopplungsbezugsspannung (2 Volt) und
der Spannung über dem Eingangskondensator (1 Volt) oder 1 Volt.
Der Operationsverstärker OP lädt den Rückkopplungskon
densator auf 1 Volt auf. Die Ausgangsspannung wird folglich
-1 Volt (siehe Gleichung (3)).
VC1 = 2 V; VC2 = 1 V und Vout = -1 V (3)
Fig. 4 stellt eine Eingangsintegratorstufe 10" eines Delta-
Sigma-Modulators mit einem geschalteten Eintakt-Kondensator
dar, der gemäß der vorliegenden Erfindung angeordnet ist. In
Fig. 4 sind die Verbindungen der Erdung und des Rückkopp
lungsbezugssignals Vfb mit den Schaltern S1" und S2" bezüg
lich jenen in Fig. 3 umgekehrt. Insbesondere ist bei der An
ordnung des Standes der Technik von Fig. 3 das Rückkopplungs
bezugssignal Vfb mit der Eingangsanschlußseite des geschalte
ten Kondensators C1' über den Schalter S1' gekoppelt, während
in Fig. 4 das Rückkopplungsbezugssignal Vfb mit der Integra
torseite des geschalteten Eingangskondensators C1" über den
Schalter S2" gekoppelt ist.
Um den Betrieb des in Fig. 4 dargestellten Delta-Sigma-Modu
lators zu erläutern, wird wieder angenommen, daß sich die
Schalter S1" und S2" anfänglich in der zweiten Stellung (an
gedeutet dargestellt) befinden und daß die Spannung über dem
Rückkopplungskondensator C2" Null ist, die Rückkopplungsbe
zugsspannung zwei Volt beträgt und die Eingangsspannung Vin
ein Volt beträgt. Aus Gründen, die nachstehend beschrieben
werden, beträgt jedoch in diesem Fall die Spannung über dem
Eingangskondensator C1" null Volt (siehe Gleichung (4)).
VC2 = 0 V; Vfb = 2 V; Vin = 1 V und VC1 = 0 V (4)
Wenn die Schalter S1" und S2" in die erste Stellung umschal
ten, wie dargestellt, wird der Eingangskondensator C1" zwi
schen den Eingangsanschluß und den Rückkopplungsbezugssignal-
Anschluß gekoppelt und wird auf die Differenz zwischen der
Eingangsspannung (1 V) und der Rückkopplungsbezugsspannung
(2 V), d. h. -1 Volt, aufgeladen. Der Rückkopplungskondensator
C2" ist vom Rest der Schaltung isoliert und seine Spannung
bleibt auf null Volt (siehe Gleichung (5)).
VC1 = -1 V und VC2 = 0 V (5)
Wenn die Schalter S1" und S2" in die zweite Stellung (ange
deutet) zurückgeschaltet werden, wird das Negative der Span
nung über dem Eingangskondensator C1" an den Eingangsanschluß
des Operationsverstärkers OP gekoppelt, d. h. die Spannung am
Eingangsanschluß des Operationsverstärkers OP beträgt +1 Volt.
Der Operationsverstärker OP lädt den Rückkopplungskon
densator auf 1 Volt auf. Wie vorher wird die Ausgangsspannung
folglich -1 Volt (siehe Gleichung (6)).
VC1 = 2 V; VC2 = 1 V und Vout = -1 V (6)
Kurz gesagt lädt die Anordnung des Standes der Technik von
Fig. 3 in einer ersten Schalterstellung den geschalteten Ein
gangskondensator C1' auf die Eingangsspannung Vin auf, dann
subtrahiert sie in einer zweiten Schalterstellung die vorher
im geschalteten Eingangskondensator C1' gespeicherte Ein
gangsspannung von der Rückkopplungsbezugsspannung Vfb und
legt diese Differenz an den Eingangsanschluß des Integrators
(OP) an. Die Anordnung gemäß der vorliegenden Erfindung, Fig. 4,
lädt in einer ersten Schalterstellung den geschalteten
Eingangskondensator C1" auf die Differenz zwischen der Ein
gangsspannung Vin und der Rückkopplungsbezugsspannung Vfb
auf, dann legt sie in einer zweiten Schalterstellung diese
Differenz an den Eingangsanschluß des Integrators (OP) an.
Die Signalverarbeitung ist somit identisch.
Wie bei der in Fig. 1 dargestellten Differentialanordnung zu
sehen ist, wird jedoch das Rückkopplungsbezugssignal aus den
DACs 40a und 40b in die Schalter (S2a bzw. S2b), die mit den
Verstärkerseiten der geschalteten Eingangskondensatoren (C1a
bzw. C1b) gekoppelt sind, und in die Schalter (S4a bzw. S4b),
die mit den Verstärkerseiten der geschalteten Kopplungskon
densatoren (C3a bzw. C3b) gekoppelt sind, eingekoppelt. Somit
wird das Rückkopplungsbezugssignal Vfb in die Eingangsan
schlüsse der jeweiligen Verstärker OP1 und OP2 gleichspan
nungsmäßig eingekoppelt. Andererseits wird das Eingangssignal
über die geschalteten Eingangskondensatoren C1a und C2a bzw.
die geschalteten Kopplungskondensatoren C3a und C3b in die
Eingangsanschlüsse der jeweiligen Verstärker OP1 und OP2
wechselspannungsmäßig eingekoppelt. Folglich ist die Rück
kopplungsbezugsspannung von der Gleichtaktkomponente im Ein
gangssignal isoliert, und der Gleichtaktbereich des Eingangs
signals ist nicht durch das Bezugssignal begrenzt. Statt des
sen kann die Gleichtaktspannung des Eingangssignals die Rück
kopplungsbezugsspannung übersteigen und ist nur durch die
Versorgungsspannung begrenzt.
Die Leistung der in Fig. 3 und 4 dargestellten Delta-Sigma-
Modulatoren ist dieselbe und diese Schaltungen besitzen die
selbe Verstärkung. Mit erneutem Bezug auf Fig. 1 ist zu se
hen, daß die erste Integratorstufe 10 in derselben Weise an
geordnet ist wie jene, die in Fig. 4 dargestellt ist, aber in
einer Differentialkonfiguration. Die zweite Integratorstufe
20 ist in ähnlicher Weise angeordnet, wobei sie ihr Eingangs
signal aus dem Ausgang der ersten Integratorstufe bezieht.
Somit kann der in Fig. 1 dargestellte Delta-Sigma-Modulator
einen Gleichtakt-Eingangsbereich bereitstellen, der nur durch
die Versorgungsspannung und nicht durch die Bezugsspannung
begrenzt ist.
Der dynamische Bereich wird im allgemeinen durch diese Anord
nung nicht verringert und muß nicht verringert werden. Bei
der in Fig. 1 und 2 dargestellten Ausführungsform wird jedoch
eine zusätzliche Verbesserung vorgenommen. Bei Anordnungen
des Standes der Technik erzeugen die Ein-Bit-DACs in der
Rückkopplungsschaltung, die den DACs 40a und 40b in Fig. 1
und 2 entsprechen, ein Ausgangssignal, das eine Spannung von
entweder einer positiven Bezugsspannung Ref+ oder einer nega
tiven Bezugsspannung Ref- aufweist. Insbesondere waren mit
Bezug auf Fig. 2 beim Stand der Technik die zweiten Schalter
stellungen von sowohl dem ersten SPDT-Schalter 40a als auch
dem zweiten SPDT-Schalter 40b mit einer Quelle für ein nega
tives Bezugspotential Ref- anstatt mit der Erdung gekoppelt,
wie dargestellt. Der dynamische Bereich dieser Anordnung
reichte von Ref- bis Ref+. Dies erforderte jedoch eine nega
tive Bezugsspannungsquelle, und daß die Größe der von dieser
Spannungsquelle erzeugten Spannung nahe auf die Größe der po
sitiven Bezugsspannung Ref+ abgestimmt war. Der dynamische
Bereich der Schaltung von Fig. 1 und 2 reicht von -1/2(Ref+)
bis +1/2(Ref+). Da die in Fig. 2 dargestellte Ausführungsform
jedoch keine negative Bezugsspannungsquelle benötigt, besitzt
sie nicht das Problem der Abstimmung der Größen der positiven
und der negativen Bezugsspannungsquelle.
Claims (16)
1. Delta-Sigma-Modulator, welcher folgendes umfaßt:
einen Integrator, der folgendes umfaßt:
einen integrierenden Verstärker mit einem Eingangsan schluß und einem Ausgangsanschluß;
einen Kondensator;
einen ersten einpoligen Umschalter (SPDT) mit einem mit einer ersten Elektrode des Kondensators gekoppelten Pol, einer mit einer Eingangssignalquelle gekoppelten er sten Schalterstellung und einer mit einer Quelle für ein Bezugspotential (Erdung) gekoppelten zweiten Schalter stellung; und
einen zweiten SPDT-Schalter mit einem mit einer zwei ten Elektrode des Kondensators gekoppelten Pol, einer mit dem Eingangsanschluß des integrierenden Verstärkers ge koppelten ersten Schalterstellung und einer zweiten Schalterstellung; und
einen Rückkopplungssignal-Generator mit einem mit dem Ausgangsanschluß des integrierenden Verstärkers gekoppel ten Eingangsanschluß und einem direkt mit der zweiten Schalterstellung des zweiten SPDT-Schalters gekoppelten Ausgangsanschluß.
einen Integrator, der folgendes umfaßt:
einen integrierenden Verstärker mit einem Eingangsan schluß und einem Ausgangsanschluß;
einen Kondensator;
einen ersten einpoligen Umschalter (SPDT) mit einem mit einer ersten Elektrode des Kondensators gekoppelten Pol, einer mit einer Eingangssignalquelle gekoppelten er sten Schalterstellung und einer mit einer Quelle für ein Bezugspotential (Erdung) gekoppelten zweiten Schalter stellung; und
einen zweiten SPDT-Schalter mit einem mit einer zwei ten Elektrode des Kondensators gekoppelten Pol, einer mit dem Eingangsanschluß des integrierenden Verstärkers ge koppelten ersten Schalterstellung und einer zweiten Schalterstellung; und
einen Rückkopplungssignal-Generator mit einem mit dem Ausgangsanschluß des integrierenden Verstärkers gekoppel ten Eingangsanschluß und einem direkt mit der zweiten Schalterstellung des zweiten SPDT-Schalters gekoppelten Ausgangsanschluß.
2. Modulator nach Anspruch 1, wobei der integrierende Ver
stärker folgendes umfaßt:
einen Operationsverstärker mit einem mit dem Eingangsan schluß des integrierenden Verstärkers gekoppelten inver tierenden Eingangsanschluß, einem mit einer Quelle für ein Bezugspotential gekoppelten nicht-invertierenden Ein gangsanschluß und einem mit dem Ausgangsanschluß des in tegrierenden Verstärkers gekoppelten Ausgangsanschluß; und
einen Rückkopplungskondensator, der zwischen den Aus gangsanschluß und den invertierenden Eingangsanschluß des Operationsverstärkers gekoppelt ist.
einen Operationsverstärker mit einem mit dem Eingangsan schluß des integrierenden Verstärkers gekoppelten inver tierenden Eingangsanschluß, einem mit einer Quelle für ein Bezugspotential gekoppelten nicht-invertierenden Ein gangsanschluß und einem mit dem Ausgangsanschluß des in tegrierenden Verstärkers gekoppelten Ausgangsanschluß; und
einen Rückkopplungskondensator, der zwischen den Aus gangsanschluß und den invertierenden Eingangsanschluß des Operationsverstärkers gekoppelt ist.
3. Modulator nach Anspruch 1, wobei der Rückkopplungssignal-
Generator folgendes umfaßt:
einen Analog-Digital-Wandler (ADC), der mit dem Ausgangs anschluß des integrierenden Verstärkers gekoppelt ist; und
einen Digital-Analog-Wandler (DAC), der zwischen den ADC und die zweite Schalterstellung des zweiten SPDT-Schal ters gekoppelt ist.
einen Analog-Digital-Wandler (ADC), der mit dem Ausgangs anschluß des integrierenden Verstärkers gekoppelt ist; und
einen Digital-Analog-Wandler (DAC), der zwischen den ADC und die zweite Schalterstellung des zweiten SPDT-Schal ters gekoppelt ist.
4. Modulator nach Anspruch 3, wobei:
der ADC ein Ein-Bit-ADC ist und
der DAC ein Ein-Bit-DAC ist.
der ADC ein Ein-Bit-ADC ist und
der DAC ein Ein-Bit-DAC ist.
5. Modulator nach Anspruch 3, wobei der ADC folgendes um
faßt:
einen Nulldurchgangsdetektor, der mit dem Ausgangsan schluß des integrierenden Verstärkers gekoppelt ist; und
ein Flip-Flop, das mit dem Nulldurchgangsdetektor gekop pelt ist.
einen Nulldurchgangsdetektor, der mit dem Ausgangsan schluß des integrierenden Verstärkers gekoppelt ist; und
ein Flip-Flop, das mit dem Nulldurchgangsdetektor gekop pelt ist.
6. Modulator nach Anspruch 3, wobei der DAC einen gesteuer
ten einpoligen Umschalter mit einem mit der zweiten
Schalterstellung des zweiten SPDT-Schalters gekoppelten
Pol, einer mit einer Quelle für eine positive Rückkopp
lungsbezugsspannung gekoppelten ersten Schalterstellung,
einer mit der Erdung gekoppelten zweiten Schalterstellung
und einem mit dem ADC gekoppelten Steuereingangsanschluß
umfaßt.
7. Delta-Sigma-Modulator, welcher folgendes umfaßt:
einen Differentialintegrator, der folgendes umfaßt:
einen integrierenden Differentialverstärker mit einem invertierenden Eingangsanschluß, einem nicht- invertierenden Eingangsanschluß und einem Ausgangsan schluß;
einen ersten und einen zweiten Eingangskondensator;
einen ersten einpoligen Umschalter (SPDT) mit einem mit einer ersten Elektrode des ersten Eingangskondensa tors gekoppelten Pol, einer mit einer Quelle für ein nicht-invertiertes Eingangssignal gekoppelten ersten Schalterstellung und einer mit einer Quelle für ein in vertiertes Eingangssignal gekoppelten zweiten Schalter stellung;
einen zweiten SPDT-Schalter mit einem mit einer er sten Elektrode des zweiten Eingangskondensators gekoppel ten Pol, einer mit der Quelle für das invertierte Ein gangssignal gekoppelten ersten Schalterstellung und einer mit der Quelle für das nicht-invertierte Eingangssignal gekoppelten zweiten Schalterstellung;
einen dritten SPDT-Schalter mit einem mit einer zwei ten Elektrode des ersten Eingangskondensators gekoppelten Pol, einer mit dem nicht-invertierenden Eingangsanschluß des integrierenden Verstärkers gekoppelten ersten Schal terstellung und einer zweiten Schalterstellung; und
einen vierten SPDT-Schalter mit einem mit einer zwei ten Elektrode des zweiten Eingangskondensators gekoppel ten Pol, einer mit dem invertierenden Eingangsanschluß des integrierenden Verstärkers gekoppelten ersten Schal terstellung und einer zweiten Schalterstellung; und
einen Rückkopplungssignal-Generator mit einem mit dem Ausgangsanschluß des integrierenden Verstärkers gekoppel ten Eingangsanschluß, einem direkt mit der zweiten Schal terstellung des dritten Schalters gekoppelten nicht-in vertierenden Ausgangsanschluß und einem direkt mit der zweiten Schalterstellung des vierten Schalters gekoppel ten invertierenden Ausgangsanschluß.
einen Differentialintegrator, der folgendes umfaßt:
einen integrierenden Differentialverstärker mit einem invertierenden Eingangsanschluß, einem nicht- invertierenden Eingangsanschluß und einem Ausgangsan schluß;
einen ersten und einen zweiten Eingangskondensator;
einen ersten einpoligen Umschalter (SPDT) mit einem mit einer ersten Elektrode des ersten Eingangskondensa tors gekoppelten Pol, einer mit einer Quelle für ein nicht-invertiertes Eingangssignal gekoppelten ersten Schalterstellung und einer mit einer Quelle für ein in vertiertes Eingangssignal gekoppelten zweiten Schalter stellung;
einen zweiten SPDT-Schalter mit einem mit einer er sten Elektrode des zweiten Eingangskondensators gekoppel ten Pol, einer mit der Quelle für das invertierte Ein gangssignal gekoppelten ersten Schalterstellung und einer mit der Quelle für das nicht-invertierte Eingangssignal gekoppelten zweiten Schalterstellung;
einen dritten SPDT-Schalter mit einem mit einer zwei ten Elektrode des ersten Eingangskondensators gekoppelten Pol, einer mit dem nicht-invertierenden Eingangsanschluß des integrierenden Verstärkers gekoppelten ersten Schal terstellung und einer zweiten Schalterstellung; und
einen vierten SPDT-Schalter mit einem mit einer zwei ten Elektrode des zweiten Eingangskondensators gekoppel ten Pol, einer mit dem invertierenden Eingangsanschluß des integrierenden Verstärkers gekoppelten ersten Schal terstellung und einer zweiten Schalterstellung; und
einen Rückkopplungssignal-Generator mit einem mit dem Ausgangsanschluß des integrierenden Verstärkers gekoppel ten Eingangsanschluß, einem direkt mit der zweiten Schal terstellung des dritten Schalters gekoppelten nicht-in vertierenden Ausgangsanschluß und einem direkt mit der zweiten Schalterstellung des vierten Schalters gekoppel ten invertierenden Ausgangsanschluß.
8. Delta-Sigma-Modulator nach Anspruch 7, wobei der inte
grierende Differentialverstärker folgendes umfaßt:
einen Differential-Operationsverstärker mit einem nicht- invertierenden Eingangsanschluß, einem invertierenden Eingangsanschluß, einem nicht-invertierenden Ausgangsan schluß und einem invertierenden Ausgangsanschluß;
einen ersten Rückkopplungskondensator, der zwischen den invertierenden Ausgangsanschluß des Operationsverstärkers und den nicht-invertierenden Eingangsanschluß des Opera tionsverstärkers gekoppelt ist; und
einen zweiten Rückkopplungskondensator, der zwischen den nicht-invertierenden Ausgangsanschluß des Operationsver stärkers und den invertierenden Eingangsanschluß des Ope rationsverstärkers gekoppelt ist.
einen Differential-Operationsverstärker mit einem nicht- invertierenden Eingangsanschluß, einem invertierenden Eingangsanschluß, einem nicht-invertierenden Ausgangsan schluß und einem invertierenden Ausgangsanschluß;
einen ersten Rückkopplungskondensator, der zwischen den invertierenden Ausgangsanschluß des Operationsverstärkers und den nicht-invertierenden Eingangsanschluß des Opera tionsverstärkers gekoppelt ist; und
einen zweiten Rückkopplungskondensator, der zwischen den nicht-invertierenden Ausgangsanschluß des Operationsver stärkers und den invertierenden Eingangsanschluß des Ope rationsverstärkers gekoppelt ist.
9. Delta-Sigma-Modulator nach Anspruch 7, wobei der Rück
kopplungssignal-Generator folgendes umfaßt:
einen Analog-Digital-Wandler (ADC), der mit dem Ausgangs anschluß des integrierenden Verstärkers gekoppelt ist; und
eine Digital-Analog-Wandler-(DAC)-Schaltung, die zwischen den ADC und den Differentialeingangsanschluß des inte grierenden Verstärkers gekoppelt ist.
einen Analog-Digital-Wandler (ADC), der mit dem Ausgangs anschluß des integrierenden Verstärkers gekoppelt ist; und
eine Digital-Analog-Wandler-(DAC)-Schaltung, die zwischen den ADC und den Differentialeingangsanschluß des inte grierenden Verstärkers gekoppelt ist.
10. Delta-Sigma-Modulator nach Anspruch 9, wobei der ADC fol
gendes umfaßt:
einen Nulldurchgangsdetektor mit einem mit dem Ausgangs anschluß des integrierenden Verstärkers gekoppelten Ein gangsanschluß; und
ein Flip-Flop, das mit dem Nulldurchgangsdetektor gekop pelt ist.
einen Nulldurchgangsdetektor mit einem mit dem Ausgangs anschluß des integrierenden Verstärkers gekoppelten Ein gangsanschluß; und
ein Flip-Flop, das mit dem Nulldurchgangsdetektor gekop pelt ist.
11. Delta-Sigma-Modulator nach Anspruch 10, wobei:
der Nulldurchgangsdetektor einen nicht-invertierenden Ausgangsanschluß und einen invertierenden Ausgangsan schluß aufweist; und
das Flip-Flop ein Setz-Rücksetz-Flip-Flop ist, mit einem Setzeingangsanschluß, der mit einem nicht-invertierenden Ausgangsanschluß des Nulldurchgangsdetektors gekoppelt ist, einem Rücksetzeingangsanschluß, der mit einem inver tierenden Ausgangsanschluß des Nulldurchgangsdetektors gekoppelt ist, einem Q-Ausgangsanschluß, der einen nicht- invertierenden Ausgangsanschluß des ADC bildet, und einem Q-Ausgangsanschluß, der einen invertierenden Ausgangsan schluß des ADC bildet.
der Nulldurchgangsdetektor einen nicht-invertierenden Ausgangsanschluß und einen invertierenden Ausgangsan schluß aufweist; und
das Flip-Flop ein Setz-Rücksetz-Flip-Flop ist, mit einem Setzeingangsanschluß, der mit einem nicht-invertierenden Ausgangsanschluß des Nulldurchgangsdetektors gekoppelt ist, einem Rücksetzeingangsanschluß, der mit einem inver tierenden Ausgangsanschluß des Nulldurchgangsdetektors gekoppelt ist, einem Q-Ausgangsanschluß, der einen nicht- invertierenden Ausgangsanschluß des ADC bildet, und einem Q-Ausgangsanschluß, der einen invertierenden Ausgangsan schluß des ADC bildet.
12. Delta-Sigma-Modulator nach Anspruch 11, wobei die DAC-
Schaltung folgendes umfaßt:
einen ersten DAC, der zwischen den Q-Ausgangsanschluß des Flip-Flops und die zweite Schalterstellung des vierten SPDT-Schalters gekoppelt ist; und
einen zweiten DAC, der zwischen den Q-Ausgangsanschluß des Flip-Flops und die zweite Schalterstellung des drit ten SPDT-Schalters gekoppelt ist.
einen ersten DAC, der zwischen den Q-Ausgangsanschluß des Flip-Flops und die zweite Schalterstellung des vierten SPDT-Schalters gekoppelt ist; und
einen zweiten DAC, der zwischen den Q-Ausgangsanschluß des Flip-Flops und die zweite Schalterstellung des drit ten SPDT-Schalters gekoppelt ist.
13. Delta-Sigma-Modulator nach Anspruch 9, wobei die DAC-
Schaltung folgendes umfaßt:
einen ersten DAC, der zwischen einen invertierenden Aus gangsanschluß des ADC und die zweite Schalterstellung des dritten SPDT-Schalters gekoppelt ist; und
einen zweiten DAC, der zwischen einen nicht- invertierenden Ausgangsanschluß des ADC und die zweite Schalterstellung des vierten SPDT-Schalters gekoppelt ist.
einen ersten DAC, der zwischen einen invertierenden Aus gangsanschluß des ADC und die zweite Schalterstellung des dritten SPDT-Schalters gekoppelt ist; und
einen zweiten DAC, der zwischen einen nicht- invertierenden Ausgangsanschluß des ADC und die zweite Schalterstellung des vierten SPDT-Schalters gekoppelt ist.
14. Delta-Sigma-Modulator nach Anspruch 13, wobei:
der erste DAC einen fünften gesteuerten einpoligen Um schalter (SPDT) mit einem mit der zweiten Schalterstel lung des dritten SPDT-Schalters gekoppelten Pol, einer mit einer Quelle für ein positives Rückkopplungsbezugspo tential gekoppelten ersten Schalterstellung, einer mit der Erdung gekoppelten zweiten Schalterstellung und einem mit dem ADC gekoppelten Steuereingangsanschluß umfaßt;
der zweite DAC einen sechsten gesteuerten SPDT-Schalter mit einem mit der zweiten Schalterstellung des vierten SPDT-Schalters gekoppelten Pol, einer mit der Quelle für das positive Rückkopplungsbezugspotential gekoppelten er sten Schalterstellung, einer mit der Erdung gekoppelten zweiten Schalterstellung und einem mit dem ADC gekoppel ten Steuereingangsanschluß umfaßt.
der erste DAC einen fünften gesteuerten einpoligen Um schalter (SPDT) mit einem mit der zweiten Schalterstel lung des dritten SPDT-Schalters gekoppelten Pol, einer mit einer Quelle für ein positives Rückkopplungsbezugspo tential gekoppelten ersten Schalterstellung, einer mit der Erdung gekoppelten zweiten Schalterstellung und einem mit dem ADC gekoppelten Steuereingangsanschluß umfaßt;
der zweite DAC einen sechsten gesteuerten SPDT-Schalter mit einem mit der zweiten Schalterstellung des vierten SPDT-Schalters gekoppelten Pol, einer mit der Quelle für das positive Rückkopplungsbezugspotential gekoppelten er sten Schalterstellung, einer mit der Erdung gekoppelten zweiten Schalterstellung und einem mit dem ADC gekoppel ten Steuereingangsanschluß umfaßt.
15. Delta-Sigma-Modulator nach Anspruch 7, welcher ferner ei
nen zweiten Differentialintegrator umfaßt, der zwischen
den ersten erwähnten Differentialintegrator und den Rück
kopplungssignal-Generator gekoppelt ist, wobei der zweite
Differentialintegrator folgendes umfaßt:
einen zweiten integrierenden Differentialverstärker mit einem invertierenden Eingangsanschluß, einem nicht- invertierenden Eingangsanschluß und einem Ausgangsan schluß;
einen ersten und einen zweiten Kopplungskondensator;
einen fünften SPDT-Schalter mit einem mit einer ersten Elektrode des ersten Kopplungskondensators gekoppelten Pol, einer mit einem invertierenden Ausgangsanschluß des ersten erwähnten Differentialintegrators gekoppelten er sten Schalterstellung und einer mit der Erdung gekoppel ten zweiten Schalterstellung;
einen sechsten SPDT-Schalter mit einem mit einer ersten Elektrode des zweiten Kopplungskondensators gekoppelten Pol, einer mit dem nicht-invertierenden Ausgangsanschluß des ersten erwähnten Differentialintegrators gekoppelten ersten Schalterstellung und einer mit der Erdung gekop pelten zweiten Schalterstellung;
einen siebten SPDT-Schalter mit einem mit einer zweiten Elektrode des ersten Kopplungskondensators gekoppelten Pol, einer mit einem nicht-invertierenden Eingangsan schluß des zweiten Differentialintegrators gekoppelten ersten Schalterstellung und einer mit dem invertierenden Ausgangsanschluß des Rückkopplungssignal-Generators ge koppelten zweiten Schalterstellung; und
einen achten SPDT-Schalter mit einem mit einer zweiten Elektrode des zweiten Kopplungskondensators gekoppelten Pol, einer mit dem invertierenden Eingangsanschluß des zweiten Differentialintegrators gekoppelten ersten Schal terstellung und einer mit dem nicht-invertierenden Aus gangsanschluß des Rückkopplungssignal-Generators gekop pelten zweiten Schalterstellung.
einen zweiten integrierenden Differentialverstärker mit einem invertierenden Eingangsanschluß, einem nicht- invertierenden Eingangsanschluß und einem Ausgangsan schluß;
einen ersten und einen zweiten Kopplungskondensator;
einen fünften SPDT-Schalter mit einem mit einer ersten Elektrode des ersten Kopplungskondensators gekoppelten Pol, einer mit einem invertierenden Ausgangsanschluß des ersten erwähnten Differentialintegrators gekoppelten er sten Schalterstellung und einer mit der Erdung gekoppel ten zweiten Schalterstellung;
einen sechsten SPDT-Schalter mit einem mit einer ersten Elektrode des zweiten Kopplungskondensators gekoppelten Pol, einer mit dem nicht-invertierenden Ausgangsanschluß des ersten erwähnten Differentialintegrators gekoppelten ersten Schalterstellung und einer mit der Erdung gekop pelten zweiten Schalterstellung;
einen siebten SPDT-Schalter mit einem mit einer zweiten Elektrode des ersten Kopplungskondensators gekoppelten Pol, einer mit einem nicht-invertierenden Eingangsan schluß des zweiten Differentialintegrators gekoppelten ersten Schalterstellung und einer mit dem invertierenden Ausgangsanschluß des Rückkopplungssignal-Generators ge koppelten zweiten Schalterstellung; und
einen achten SPDT-Schalter mit einem mit einer zweiten Elektrode des zweiten Kopplungskondensators gekoppelten Pol, einer mit dem invertierenden Eingangsanschluß des zweiten Differentialintegrators gekoppelten ersten Schal terstellung und einer mit dem nicht-invertierenden Aus gangsanschluß des Rückkopplungssignal-Generators gekop pelten zweiten Schalterstellung.
16. Delta-Sigma-Modulator nach Anspruch 15, wobei der zweite
integrierende Differentialverstärker folgendes umfaßt:
einen Operationsverstärker mit einem Differentialein gangsanschluß und einem Differentialausgangsanschluß;
einen ersten Rückkopplungskondensator, der zwischen den invertierenden Ausgangsanschluß und den nicht-invertie renden Eingangsanschluß des Operationsverstärkers gekop pelt ist; und
einen zweiten Rückkopplungskondensator, der zwischen den nicht-invertierenden Ausgangsanschluß und den invertie renden Anschluß des Differentialeingangsanschlusses des Operationsverstärkers gekoppelt ist.
einen Operationsverstärker mit einem Differentialein gangsanschluß und einem Differentialausgangsanschluß;
einen ersten Rückkopplungskondensator, der zwischen den invertierenden Ausgangsanschluß und den nicht-invertie renden Eingangsanschluß des Operationsverstärkers gekop pelt ist; und
einen zweiten Rückkopplungskondensator, der zwischen den nicht-invertierenden Ausgangsanschluß und den invertie renden Anschluß des Differentialeingangsanschlusses des Operationsverstärkers gekoppelt ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/136,137 US6172630B1 (en) | 1998-08-18 | 1998-08-18 | Extended common mode input range for a delta-sigma converter |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19938045A1 true DE19938045A1 (de) | 2000-03-02 |
DE19938045C2 DE19938045C2 (de) | 2003-03-27 |
Family
ID=22471468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19938045A Expired - Fee Related DE19938045C2 (de) | 1998-08-18 | 1999-08-12 | Erweiterter Gleichtakt-Eingangsbereich für einen Delta-Sigma-Modulator |
Country Status (3)
Country | Link |
---|---|
US (1) | US6172630B1 (de) |
JP (1) | JP3491226B2 (de) |
DE (1) | DE19938045C2 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI107091B (fi) * | 1999-10-05 | 2001-05-31 | Elektroniikkatyoe Oy | Galvaanisesti erottava piiri |
US6972705B1 (en) * | 2004-12-14 | 2005-12-06 | Cirrus Logic, Inc. | Signal processing system having an ADC delta-sigma modulator with single-ended input and feedback signal inputs |
WO2006098976A2 (en) * | 2005-03-09 | 2006-09-21 | Analog Devices, Inc | One terminal capacitor interface circuit |
DE602005017256D1 (de) * | 2005-06-09 | 2009-12-03 | St Microelectronics Srl | Einschleifiger Sigma-Delta Analog/Digital-Wandler mit geschalteten Kondensatoren |
US7324029B2 (en) * | 2006-01-26 | 2008-01-29 | Emerson Process Management | Capacitance-to-digital interface circuit for differential pressure sensor |
US20070179897A1 (en) * | 2006-01-27 | 2007-08-02 | Stefan Andersson | Conditional stream access |
US7352311B2 (en) * | 2006-08-22 | 2008-04-01 | Freescale Semiconductor, Inc. | Continuous time noise shaping analog-to-digital converter |
US7773020B2 (en) * | 2007-02-15 | 2010-08-10 | Analog Devices, Inc. | Analog to digital converter |
CN104168019B (zh) * | 2014-07-22 | 2017-11-24 | 常州同惠电子股份有限公司 | 用于数字多用表的模数转换器及转换方法 |
US10097266B2 (en) * | 2017-02-10 | 2018-10-09 | Futurewei Technologies, Inc. | Threshold adjustment compensation of asymmetrical optical noise |
TWI738575B (zh) * | 2020-11-27 | 2021-09-01 | 達發科技股份有限公司 | 濾波電路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5030954A (en) * | 1990-09-17 | 1991-07-09 | General Electric Company | Double rate oversampled interpolative modulators for analog-to-digital conversion |
US5351050A (en) * | 1992-11-03 | 1994-09-27 | Crystal Semiconductor Corporation | Detent switching of summing node capacitors of a delta-sigma modulator |
GB2278247A (en) * | 1993-05-17 | 1994-11-23 | Nat Science Council | Chopper-stabilized sigma-delta converter |
US5392043A (en) * | 1993-10-04 | 1995-02-21 | General Electric Company | Double-rate sampled signal integrator |
US5754131A (en) * | 1996-07-01 | 1998-05-19 | General Electric Company | Low power delta sigma converter |
-
1998
- 1998-08-18 US US09/136,137 patent/US6172630B1/en not_active Expired - Lifetime
-
1999
- 1999-08-12 DE DE19938045A patent/DE19938045C2/de not_active Expired - Fee Related
- 1999-08-17 JP JP23050199A patent/JP3491226B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000091919A (ja) | 2000-03-31 |
DE19938045C2 (de) | 2003-03-27 |
US6172630B1 (en) | 2001-01-09 |
JP3491226B2 (ja) | 2004-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0335988B1 (de) | Schaltungsanordnung zur Mittelwertbildung bei der Pulsdichte-D/A- oder -A/D-Umsetzung | |
DE60319515T2 (de) | Delta-sigma-modulator | |
DE102013211557B4 (de) | System und verfahren für eine schaltung mit geschalteten kondensatoren | |
DE3908314C2 (de) | ||
DE4218533C2 (de) | Schaltkondensator-Schaltkreis | |
DE60037418T2 (de) | Offset und nichtlinearitätkompensierterverstärker und verfahren | |
DE60015894T2 (de) | Sigma-Delta-Analog-Digital-Wandler | |
DE4435305A1 (de) | Mit doppelter Abtastgeschwindigkeit betriebener Signalintegrator | |
DE3836805A1 (de) | Isolationsverstaerker mit genauem spannungs/arbeitszyklus-konverter, niedriger brummspannung, grosser bandbreite und ladungsabgeglichenem demodulator | |
EP0039076B1 (de) | Integratorschaltung mit Abtaststufe | |
DE69928875T2 (de) | Delta-Sigma Modulator mit verbesserter Spitzenwertgenauigkeit | |
DE102015219097A1 (de) | Vielseitiger Stromsensor für Schaltregler | |
DE19938045C2 (de) | Erweiterter Gleichtakt-Eingangsbereich für einen Delta-Sigma-Modulator | |
DE112012000529T5 (de) | Direkte Rückkopplung für zeitkontinuierliche überabgetastete Wandler | |
DE60214598T2 (de) | Elektronische schaltung mit einem sigma-delta-analog-digital-wandler | |
DE102008059160A1 (de) | Digital-Analog-Wandler und Integrator mit Doppelabtastung | |
EP0457749A1 (de) | Hochgenauer Analog-Digital-Umsetzer nach dem Ladungsausgleichverfahren | |
DE102017104012A1 (de) | Verfahren und vorrichtung für einen delta-sigma-adc mit parallel gekoppelten integratoren | |
DE69732518T2 (de) | Demodulator zweiter Ordnung für Sigma-Delta-Digital/Analog-Wandler | |
DE102005047031A1 (de) | PWM-Spannungswandlerkreis | |
DE3001969C2 (de) | Elektrische Filterschaltung unter Verwendung von wenigstens einer simulierten Induktivität, die gesteuerte Schalter, Kondensatoren und Verstärker enthält | |
DE3843365A1 (de) | Geschaltete kondensatoranordnung fuer einen signalintegrierer | |
DE2432299A1 (de) | Signal-formungsschaltung | |
EP0641074B1 (de) | Switched-Capacitor-Netzwerk | |
DE102006050175A1 (de) | Delta-Sigma-Datenkonverter-Anordnung und Verfahren zum Überprüfen eines Delta-Sigma-Datenkonverters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |