JP2000091919A - デルタ・シグマ変調器 - Google Patents

Abstract

(57)【要約】 【課題】 ダイナミック・レンジを付随的に狭める必要
がなく、同相モード・レンジを改善したデルタ・シグマ
変調器を実現する。 【解決手段】 差動積分器は、差動積分増幅器OP1と；
入力コンデンサC1a、C1bと；C1aの一端に結合された可
動接点、入力信号源Ｖin＋及びＶin−に結合された固定
接点を有するスイッチS1aと；C1bの一端に結合された可
動接点、Ｖin−及びＶin＋に結合された固定接点を有す
るスイッチS1bと；C1aの他端に結合された可動接点、積
分増幅器OP1の非反転入力端に結合された第１固定接
点、及び第２固定接点を有するスイッチS2aと；C1bの他
端に結合された可動接点、積分増幅器OP1の反転入力端
に結合された第１固定接点、及び第２固定接点を有する
スイッチS2bとを具えている。帰還信号発生器30、40
は、入力端が積分増幅器OP1の出力端に結合され、非反
転出力端がスイッチS2aの第２固定接点に直接結合さ
れ、反転出力端がスイッチS2bの第２固定接点に直接結
合されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般に、アナログ
・デジタル変換器（ＡＤＣ）用のデルタ・シグマ変調器
に関し、特に、デジタル・マルチメータ（ＤＭＭ）に用
いるのに適し、同相モード入力レンジ性能が改善された
ＡＤＣ用の差動デルタ・シグマ変調器に関する。

【０００２】

【従来の技術】デジタル・マルチメータ（ＤＭＭ）は、
レシオ・メトリック抵抗測定（ratio-metric resistanc
e measurement：比率を計量することによる抵抗測定）
などの種々の電気測定を行うのに使用される周知のテス
ト機器である。従来のＤＭＭは、その測定を実行するの
に実効値（ＲＭＳ）変換器を用いていた。しかし、ＲＭ
Ｓ変換器は、その精度が比較的悪かった。近年、ＤＭＭ
は、その測定を実行するのに、デルタ・シグマＡＤＣ
と、その後段のデジタル信号処理回路（ＤＳＰ）とを具
えている。この構成により、ＲＭＳ変換器を用いたＤＭ
Ｍに比較して、精度が改善された。さらに、この構成に
より、交流（ＡＣ）電圧測定が改善され、直流（ＤＣ）
及びＡＣ電圧測定の組み合わせのように、他の所望測定
も可能になった。

【０００３】

【発明が解決しようとする課題】レシオ・メトリック抵
抗測定を行うのに、同相モード・レンジが比較的広いデ
ルタ・シグマ変換器が必要であることが知られている。
同相モード・レンジ及びダイナミック・レンジとはトレ
ード・オフ（同時に満たしえない条件）の関係にあり、
即ち、ダイナミック・レンジを狭めることにより、同相
モード入力レンジを広げることができることも既知であ
る。しかし、ダイナミック・レンジを狭めると、デジタ
ル・マルチメータの性能が低下する。

【０００４】デルタ・シグマ変調器（変換器と呼ぶこと
もある）を用いたＡＤＣ（デルタ・シグマＡＤＣ）は、
２つの部分、即ち、デルタ・シグマ変調器と、この後段
のデジタル信号処理回路であるデジタル・フィルタ及び
デシメータ（間引き手段）とを具えている。デルタ・シ
グマ変調器は、オーバーサンプリングされたパルス幅変
調（ＰＷＭ）デジタル信号を発生するが、このデジタル
信号の平均電圧が入力アナログ信号の電圧に対応する。
デルタ・シグマ変調器は、出力ＰＷＭデジタル信号をア
ナログ基準信号に再変換する。次に、このアナログ基準
信号をデルタ・シグマ変調器の入力端に帰還する。デル
タ・シグマ変調器のある形式では、１個以上の直列接続
された積分器を含んでいる。これら積分器は、既知の切
り替えコンデンサ（switched capacitor;ＳＣ）技術
（コンデンサの接続を周期的に切り替える技術）を用い
て実現する。

【０００５】従来のＳＣデルタ・シグマ変調器は、アナ
ログ入力信号を受ける入力端子と、積分器との間に結合
された入力切り替えコンデンサを含んでいる。よって、
この入力信号は、積分器にＡＣ結合する。従来構成にお
いては、この帰還信号は、帰還切り替えコンデンサを介
して、入力切り替えコンデンサの入力端に供給される。
他の従来構成では、帰還切り替えコンデンサを用いて、
入力切り替えコンデンサの積分器側に帰還信号を供給す
る。帰還コンデンサ及び入力コンデンサの比により、帰
還基準信号の利得を制御する。これら従来構成において
は、帰還コンデンサ及び／又は入力コンデンサを介し
て、帰還基準信号を増幅器にＡＣ供給している。これに
より、ＡＤＣの同相モードレンジが基準帰還電圧のレン
ジに制限されてしまうという問題が生じる。

【０００６】よって、ダイナミック・レンジを付随的に
狭める必要がなく、同相モード・レンジを改善したデル
タ・シグマ変調器が望まれている。

【０００７】

【課題を解決するための手段】本発明の原理によれば、
デルタ・シグマ変調器は、入力端及び出力端を有する積
分器（図４）を具えている。第１単極双投（single-pol
e-double-throw：ＳＰＤＴ）スイッチ（Ｓ１”）の単一
の可動接点（ポール）を入力コンデンサ（Ｃ１”）の第
１電極に結合する一方、この第１単極双投スイッチの第
１固定接点（throw）を入力信号源（Ｖin）に結合する
と共に、第２固定接点を基準電位（接地）源に結合す
る。第２単極双投スイッチ（Ｓ２”）の可動接点をコン
デンサ（Ｃ１”）の第２電極に結合する一方、この第２
単極双投スイッチの第１固定接点を積分増幅器ＯＰの入
力端に結合する。帰還信号発生器（図１の３０、４０
ａ、４０ｂ）は、積分増幅器の出力端に結合された入力
端と、第２単極双投スイッチの第２固定接点に直接結合
された出力端とを具えている。

【０００８】本発明によるデルタ・シグマ変調器は、コ
ンデンサを通過することなく帰還基準信号を積分器の入
力端に供給する。よって、基準電圧を積分器の入力端に
ＤＣ結合する一方、入力切り替えコンデンサにより、同
相モード入力信号を積分器の入力端にＡＣ結合する。こ
の結果、同相電圧は、供給電圧のみにより制限される
が、従来のデルタ・シグマ変換器のように基準電圧によ
っては制限されない。しかし、デルタ・シグマ変換器の
ダイナミック・レンジは、この構成により影響を受けな
い。

【０００９】また、本発明のデルタ・シグマ変調器（図
１）は、差動積分器と、帰還信号発生器とを具えてい
る。差動積分器は、反転入力端、非反転入力端及び出力
端を有する差動積分増幅器（ＯＰ１）と；第１及び第２
入力コンデンサ（Ｃ１ａ、Ｃ１ｂ）と；第１入力コンデ
ンサ（Ｃ１ａ）の第１電極に結合された単一の可動接
点、非反転入力信号源（Ｖin＋）に結合された第１固定
接点、及び反転入力信号源（Ｖin−）に結合された第２
固定接点を有する第１単極双投スイッチ（Ｓ１ａ））
と；第２コンデンサ（Ｃ１ｂ）の第１電極に結合された
単一の可動接点、反転入力信号源（Ｖin−）に結合され
た第１固定接点、及び非反転入力信号源（Ｖｉｎ＋）に
結合された第２固定接点を有する第２単極双投スイッチ
（Ｓ１ｂ）と；第１入力コンデンサ（Ｃ１ａ）の第２電
極に結合された単一の可動接点、積分増幅器（ＯＰ１）
の非反転入力端に結合された第１固定接点、及び第２固
定接点を有する第３単極双投スイッチ（Ｓ２ａ）と；第
２入力コンデンサ（Ｃ１ｂ）の第２電極に結合された単
一の可動接点、積分増幅器（ＯＰ１）の反転入力端に結
合された第１固定接点、及び第２固定接点を有する第４
単極双投スイッチ（Ｓ２ｂ）とを具えている。帰還信号
発生器（３０、４０ａ、４０ｂ）は、入力端が積分増幅
器（ＯＰ１）の出力端に結合され、非反転出力端が第３
単極双投スイッチ（Ｓ２ａ）の第２固定接点に直接結合
され、反転出力端が第４単極双投スイッチ（Ｓ２ｂ）の
第２固定接点に直接結合されている。

【００１０】

【発明の実施の形態】図１は、本発明の原理によるデル
タ・シグマ変調器の回路図である。この図１において、
デルタ・シグマ変調器用の差動入力端子は、非反転入力
端子Ｖｉｎ＋と、反転入力端子Ｖin−とである。非反転
入力端子Ｖin＋は、双極双投（double pole double thr
ow：ＤＰＤＴ）スイッチＳ１の第１部分（単極双投スイ
ッチ）Ｓ１ａ及び第２部分（単極双投スイッチ）Ｓ１ｂ
の第１固定接点に夫々結合する。反転入力端子Ｖin−
は、双極双投スイッチＳ１の第１部分Ｓ１ａ及び第２部
分Ｓ１ｂの第２固定接点に夫々結合する。双極双投スイ
ッチＳ１の第１部分Ｓ１ａの可動接点を第１入力コンデ
ンサＣ１ａの第１電極に結合し、双極双投スイッチＳ１
の第２部分Ｓ１ｂの可動接点を第２入力コンデンサＣ１
ｂの第１電極に結合する。

【００１１】第１入力コンデンサＣ１ａの第２電極を第
２双極双投スイッチＳ２の第１部分（単極双投スイッ
チ）Ｓ２ａの可動接点に結合し、第２入力コンデンサＣ
１ｂの第２電極を第２双極双投スイッチＳ２の第２部分
（単極双投スイッチ）Ｓ２ａの可動接点に結合する。第
２双極双投スイッチＳ２の第１部分Ｓ２ａの第１固定接
点は、第１演算増幅器（差動積分増幅器）ＯＰ１の非反
転入力端と、第１帰還コンデンサＣ２ａの第１電極とに
結合される。第２双極双投スイッチＳ２の第２部分Ｓ２
ｂの第１固定接点は、第１演算増幅器の反転入力端と、
第２帰還コンデンサＣ２ｂの第１電極とに結合される。
第１入力コンデンサＣ１ａ及び第２入力コンデンサＣ１
ｂ、並びに第１双極双投スイッチＳ１及び第２双極双投
スイッチＳ２は、入力切り替えコンデンサの差動対を形
成する。この差動対の入力側端子が入力信号源（図示せ
ず）に結合され、増幅器側端子が第１演算増幅器ＯＰ１
の入力端に結合される。

【００１２】第１演算増幅器ＯＰ１の反転出力端は、第
１帰還コンデンサＣ２ａの第２電極と、第３双極双投ス
イッチＳ３の第１部分（上側の単極双投スイッチ）の第
１固定接点とに結合される。第１演算増幅器ＯＰ１の非
反転出力端は、第２帰還コンデンサＣ２ｂの第２電極
と、第３双極双投スイッチＳ３の第２部分（下側の単極
双投スイッチ）の第１固定接点とに結合される。第３双
極双投スイッチＳ３の第１部分及び第２部分の各第２固
定接点は、基準電位源（接地）に結合される。第１及び
第２入力コンデンサＣ１ａ及びＣ１ｂ、第１演算増幅器
ＯＰ１、並びに第１及び第２帰還コンデンサＣ２ａ及び
Ｃ２ｂの組み合わせは、第１差動積分器１０を形成す
る。

【００１３】第３双極双投スイッチＳ３の第１部分の可
動接点を第１結合コンデンサＣ３ａの第１電極に形成
し、第３双極双投スイッチＳ３の第２部分の可動接点を
第２結合コンデンサＣ３ｂの第１電極に結合する。第１
結合コンデンサＣ３ａの第２電極は、第４双極双投スイ
ッチＳ４の第１部分（上側の単極双投スイッチ）の可動
接点に結合され、第２結合コンデンサＣ３ｂの第２電極
は、第４双極双投スイッチＳ４の第２部分（下側の単極
双投スイッチ）の可動接点に結合される。第４双極双投
スイッチＳ４の第１部分の第１固定接点は、第２演算増
幅器ＯＰ２の非反転入力端と、第３帰還コンデンサＣ４
ａの第１電極とに結合される。第４双極双投スイッチＳ
４の第２部分の第１固定接点は、第２演算増幅器ＯＰ２
の反転入力端と、第４帰還コンデンサＣ４ｂの第１電極
とに結合される。第１及び第２結合コンデンサＣ３ａ及
びＣ３ｂと、第３及び第４双極双投スイッチＳ３及びＳ
４とは、結合切り替えコンデンサの差動対を形成する。
この差動対は、第１差動積分器１０の出力端に結合され
た入力側端子と、第２演算増幅器ＯＰ２の入力端に結合
された増幅器側端子とを有する。

【００１４】第２演算増幅器ＯＰ２の反転出力端は、ア
ナログ・デジタル変換器（ＡＤＣ）３０の第１入力端
と、第３帰還コンデンサＣ４ａの第２電極とに結合され
る。第２演算増幅器ＯＰ２の非反転出力端は、ＡＤＣ３
０の第２入力端と、第４帰還コンデンサＣ４ｂの第２電
極とに結合される。第１及び第２結合コンデンサＣ３ａ
及びＣ３ｂと、第２演算増幅器ＯＰ２と、第３及び第４
帰還コンデンサＣ４ａ及びＣ４ｂとの組み合わせは、第
２直列接続差動積分器２０を形成する。

【００１５】ＡＤＣ３０の第１出力端は、デルタ・シグ
マ変調器の非反転出力端子Ｖout＋と、第１デジタル・
アナログ変換器（ＤＡＣ）４０ａの入力端とに結合され
る。ＡＤＣ３０の第２出力端は、デルタ・シグマ変調器
の反転出力端子Ｖout−と、第２ＤＡＣ４０ｂの入力端
とに結合される。第１及び第２ＤＡＣ４０ａ及び４０ｂ
の各々は、正基準電圧Ｒｅｆ＋の信号源と、接地電圧の
信号源とに結合される。第１ＤＡＣ４０ａの出力端は、
第４双極双投スイッチＳ４の第１部分と、第２双極双投
スイッチＳ２の第１部分Ｓ２ａとの各々の第２固定接点
に結合される。第２ＤＡＣ４０ｂの出力端は、第４双極
双投スイッチＳ４の第２部分と、第２双極双投スイッチ
Ｓ２の第２部分Ｓ２ｂとの各々の第２固定接点に結合さ
れる。図示の実施例は、２次差動切り替えコンデンサの
デルタ・シグマ変調器である。これらＡＤＣ３０、ＤＡ
Ｃ４０ａ及び４０ｂは、帰還信号発生器を構成する。

【００１６】動作において、第１、第２、第３及び第４
双極双投スイッチＳ１、Ｓ２、Ｓ３及びＳ４は、周期的
クロック信号（図示せず）に応答して同期的に切り替わ
る。これらスイッチＳ１、Ｓ２、Ｓ３及びＳ４は、いく
つかの既知の構造の任意の１つにより製作された半導体
スイッチでもよいし、既知のブレーク・ビフォー・メー
ク（break-before-make）形式で動作するスイッチでも
よい。これらスイッチＳ１、Ｓ２、Ｓ３及びＳ４は、２
位置の一方に同期的に切り替わる。第１位置は、図１に
示す（実線の）位置であり、第２位置は、図１で点線に
より示す位置である。これらスイッチが（図１に示す）
第１位置にある場合、入力コンデンサＣ１ａ及びＣ１ｂ
と、結合コンデンサＣ３ａ及びＣ３ｂとは、第１及び第
２ＤＡＣ４０ａ及び４０ｂからの基準帰還信号と、入力
信号Ｖin又は第１積分器からの信号との差を表す電荷を
累積する。これらスイッチが（図１で点線で示す）第２
位置にある場合、入力コンデンサＣ１ａ及びＣ１ｂに累
積された電荷は、帰還コンデンサＣ２ａ及びＣ２ｂに伝
送され、これら帰還コンデンサにより積分される。ま
た、結合コンデンサＣ３ａ及びＣ３ｂに累積された電荷
は、帰還コンデンサＣ４ａ及びＣ４ｂに伝送され、これ
ら帰還コンデンサにより積分される。

【００１７】第２積分器２０からの出力は、ＡＤＣ３０
によりＰＷＭデジタル信号に変換され、このＡＤＣ３０
からのＰＷＭデジタル信号は、ＤＡＣ４０ａ及び４０ｂ
により各帰還基準信号に変換される。なお、これら動作
は、既知の方法で行われる。好適実施例において、ＡＤ
Ｃ３０は、単一ビットＡＤＣであり、第１及び第２ＤＡ
Ｃ４０ａ及び４０ｂは、単一ビットＤＡＣである。図２
は、図１で用いる帰還回路（帰還信号発生器）のより詳
細な図であり、部分的にブロック図であり、部分的に回
路図となっている。なお、この帰還回路は、図１におけ
る単一ビットＡＤＣ３０と、単一ビットの第１及び第２
ＤＡＣ４０ａ及び４０ｂとで構成される。図２におい
て、（図１の）第２演算増幅器ＯＰ２の差動出力端は、
ゼロ交差検出器（ＺＣＤ）の差動入力端に結合される。
ＺＣＤの差動出力端は、セット・リセット（Ｓ−Ｒ）フ
リップ・フロップ３４のセット入力端Ｓ及びリセット入
力端Ｒに結合される。Ｓ−Ｒフリップ・フロップ３４の
Ｑ出力端は、デルタ・シグマ変調器からの非反転出力信
号を発生し、非反転出力端子Ｖout＋（図示せず）及び
第１ＤＡＣ４０ａ（１ビットＤＡＣなので単極双投スイ
ッチとして示す）の制御端に結合される。Ｓ−Ｒフリッ
プ・フロップ３４の／Ｑ出力端は、デルタ・シグマ変調
器からの反転出力信号を発生し、反転出力端子Ｖout−
（図示せず）及び第２ＤＡＣ４０ｂ（１ビットＤＡＣな
ので単極双投スイッチとして示す）の制御端に結合され
る。ＺＣＤ及びＳ−Ｒフリップ・フロップ３４の組み合
わせは、（図１の）ＡＤＣ３０を形成する。以下、１ビ
ットＤＡＣを被制御単極双投スイッチと呼ぶこともあ
る。

【００１８】第１及び第２被制御単極双投スイッチ４０
ａ及び４０ｂの各第１固定接点は、正基準電圧Ｒｅｆ＋
の信号源に結合され、これら第１及び第２被制御単極双
投スイッチ４０ａ及び４０ｂの各第２固定接点は、接地
（負基準電圧Ｒｅｆ−で示す）の信号源に結合される。
第１被制御単極双投スイッチ４０ａの可動接点は、非反
転帰還基準信号ＦＢ＋を発生し、第２双極双投スイッチ
Ｓ２及び第４双極双投スイッチＳ４の第１部分の第２固
定接点に夫々結合される。第２被制御単極双投スイッチ
４０ｂの可動接点は、反転帰還基準信号ＦＢ−を発生
し、第２双極双投スイッチＳ２及び第４双極双投スイッ
チＳ４の第２部分の第２固定接点に夫々結合される。第
１被制御単極双投スイッチ４０ａは、（図１に示す）第
１ＤＡＣ４０ａを形成し、第２被制御単極双投スイッチ
４０ｂは、（図１に示す）第２ＤＡＣ４０ｂを形成す
る。ＺＣＤ及びＳ−Ｒフリップ・フロップ３４で形成さ
れたＡＤＣ３０と、第１及び第２被制御スイッチ４０ａ
及び４０ｂで形成された第１及び第２ＤＡＣ４０ａ及び
４０ｂは、夫々既知の方法で動作するので、これ以上の
説明は省略する。

【００１９】図３及び図４を参照して、図１に示すデル
タ・シグマ変調器の動作を更に説明する。図３は、従来
技術により実現したシングル・エンド切り替えコンデン
サ形式の入力積分器段１０’を示す。この図３におい
て、単極双投スイッチＳ１’は、図１の双極双投スイッ
チＳ１の第１部分Ｓ１ａに対応し、入力コンデンサＣ
１’は、図１の第１入力コンデンサＣ１ａに対応し、単
極双投スイッチＳ２’は、図１の第２双極双投スイッチ
Ｓ２の第１部分Ｓ２ａに対応する。スイッチＳ１’及び
Ｓ２’が図３に示す第１位置の場合、入力コンデンサＣ
１’は、入力信号Ｖinのレベルを表す電荷を蓄積する。
スイッチＳ１’及びＳ２’が図３に点線で示す第２位置
の場合、入力信号Ｖinのレベルを表す蓄積電荷は、帰還
基準電圧信号Ｖfbと、演算増幅器ＯＰの入力端との間に
配置される。この動作において、入力信号のレベルと、
帰還基準信号のレベルとの間の差に等しい電荷が演算増
幅器ＯＰに供給され、帰還コンデンサＣ２’により積分
される。

【００２０】図３に示す従来のデルタ・シグマ変調器の
動作を説明するために、初めにスイッチＳ１’及びＳ
２’が（点線で示す）第２位置にあり、帰還コンデンサ
Ｃ２’の両電極間の電圧ＶC2がゼロ・ボルトであり、帰
還基準電圧Ｖfbが２ボルトであり、入力電圧Ｖinが１ボ
ルトであり、入力コンデンサＣ１’の両電極間の電圧Ｖ
C1が１ボルトであると仮定する。これらを次の第１式に
示す。 ＶC2＝０Ｖ Ｖfb＝２Ｖ ＶC1＝１Ｖ （１） スイッチＳ１’及びＳ２’が図示の第１位置に切り替わ
ると、入力コンデンサＣ１’は、入力端子及び接地間に
結合されて、入力電圧Ｖin、即ち、１ボルトに充電され
る。帰還コンデンサＣ２’は、回路の残りの部分から分
離されて、その電圧を０ボルトに維持する。この状態を
次の第２式に示す。 ＶC1＝１Ｖ ＶC2＝０Ｖ （２） これらスイッチＳ１’及びＳ２’が切り替わって第２位
置（点線の位置）に戻ると、帰還基準電圧Ｖfbは、入力
コンデンサＣ１’を介して演算増幅器ＯＰの入力端に供
給される。演算増幅器ＯＰの入力端の電圧は、帰還基準
電圧（２ボルト）と入力コンデンサＣ１’の両電極間電
圧（１ボルト）との差、即ち、１ボルトである。演算増
幅器ＯＰは、帰還コンデンサＣ２’を１ボルトに充電す
る。よって、出力電圧ＶOUTは、−１ボルトになる。こ
の状態を次の第３式に示す。 ＶC1＝２Ｖ ＶC2＝１Ｖ ＶOUT＝−１Ｖ （３）

【００２１】図４は、本発明により構成されたシングル
・エンド切り替えコンデンサによるデルタ・シグマ変調
器の入力積分器段１０”を示す。この図４において、ス
イッチＳ１”及びＳ２”の接地及び帰還基準信号Ｖfbの
接続は、従来構成の図３の場合と逆になる。更に説明す
れば、図３の従来構成においては、基準帰還信号Ｖｆｂ
は、スイッチＳ１’を介して、切り替えコンデンサＣ
１’の入力端子側に供給されるが、図４の場合は、基準
帰還信号Ｖｆｂは、スイッチＳ２”を介して、入力切り
替えコンデンサＣ１”の積分器側に供給される。

【００２２】図４に示すデルタ・シグマ変調器の動作を
説明するために、初めにスイッチＳ１”及びＳ２”が
（点線で示す）第２位置にあり、帰還コンデンサＣ２”
の両電極間の電圧ＶC2がゼロ・ボルトであり、帰還基準
電圧Ｖfbが２ボルトであり、入力電圧Ｖinが１ボルトで
あると仮定する。しかし、この場合、入力コンデンサＣ
１”の両電極間の電圧ＶC1は、後述の理由により、０ボ
ルトである。これらを次の第４式に示す。 ＶC2＝０Ｖ Ｖfb＝２Ｖ ＶC1＝０Ｖ （４） スイッチＳ１”及びＳ２”が図示の第１位置に切り替わ
ると、入力コンデンサＣ１”は、入力端子及び帰還基準
信号端子間に結合されて、入力電圧Ｖin（１ボルト）及
び帰還基準電圧（２ボルト）の差である−１ボルトに充
電される。帰還コンデンサＣ２”は、回路の残りの部分
から分離されて、その電圧を０ボルトに維持する。この
状態を次の第５式に示す。 ＶC1＝−１Ｖ ＶC2＝０Ｖ （５） これらスイッチＳ１”及びＳ２”が切り替わって第２位
置（点線の位置）に戻ると、入力コンデンサＣ１”の両
電極間電圧の負が、演算増幅器ＯＰの入力端に供給され
る。すなわち、演算増幅器ＯＰの入力端の電圧は、＋１
ボルトである。演算増幅器ＯＰは、帰還コンデンサＣ
２”を１ボルトに充電する。よって、上述の如く、出力
電圧ＶOUTは、−１ボルトになる。この状態を次の第６
式に示す。 ＶC1＝２Ｖ ＶC2＝１Ｖ ＶOUT＝−１Ｖ （６）

【００２３】要約すれば、第１スイッチ位置において、
図３に示す従来構成では、入力切り替えコンデンサＣ
１’を入力電圧Ｖinに充電した後、第２スイッチ位置に
おいて、入力切り替えコンデンサＣ１’に予め充電した
入力電圧を帰還基準電圧Ｖfbから減算して、その差を積
分器（ＯＰ）の入力端に供給している。本発明による回
路構成である図４の場合は、第１スイッチ位置におい
て、入力切り替えコンデンサＣ１”を、入力電圧Ｖin及
び帰還基準電圧Ｖfbの差に充電した後、第２スイッチ位
置において、その差を積分器（ＯＰ）の入力端に供給し
ている。よって、信号処理が理想的になる。

【００２４】しかし、図１に示す差動構成にて理解でき
る如く、帰還基準信号は、ＤＡＣ４０ａ及び４０ｂか
ら、入力切り替えコンデンサ（Ｃ１ａ及びＣ１ｂ）の増
幅器側に結合されたスイッチ（Ｓ２ａ及びＳ２ｂ）と、
結合切り替えコンデンサ（Ｃ３ａ及びＣ３ｂ）の増幅器
側に結合されたスイッチ（Ｓ４ａ及びＳ４ｂ）に供給す
る。よって、帰還基準信号Ｖfbは、増幅器ＯＰ１及びＯ
Ｐ２の各々の入力端にＤＣ結合される。一方、入力信号
は、入力切り替えコンデンサＣ１ａ及びＣ２ａと、結合
切り替えコンデンサＣ３ａ及びＣ３ｂを介して、増幅器
ＯＰ１及びＯＰ２の入力端に夫々ＡＣ結合される。よっ
て、帰還基準電圧は、入力信号の同相モード成分から分
離され、入力信号の同相モード・レンジは、基準信号に
より制限されない。また、入力信号の同相モード電圧
は、帰還基準電圧を超えることができ、供給電圧のみに
より制限される。

【００２５】図３及び図４に示したデルタ・シグマ変調
器の性能は、同じであり、これら回路の利得は、同じで
ある。再び、図１を参照する。第１積分器段１０は、図
４に示すのと同様に構成されているが、差動構成である
ことが理解できよう。第２積分器段２０も同様に構成さ
れており、第１積分器段の出力端から入力信号を得る。
よって、図１に示すデルタ・シグマ変調器の同相モード
入力レンジは、基準電圧ではなく、供給電圧のみに制限
される。

【００２６】一般的に、ダイナミック・レンジは、この
構成により狭まることがないし、狭める必要もない。し
かし、図１及び２の実施例において、追加的な改善が行
われている。従来構成においては、図１及び図２内のＤ
ＡＣ４０ａ及び４０ｂに対応する帰還回路内の単一ビッ
トＤＡＣが発生する出力信号は、正基準電圧Ｒｅｆ＋又
は負基準電圧Ｒｅｆ−のいずれかの電圧である。特に、
図２を参照した場合、従来技術において、第１単極双投
スイッチ４０ａ及び第２単極双投スイッチ４０ｂの両方
の第２固定接点は、接地の代わりに、負基準電位Ｒｅｆ
−の信号源に結合される。特に、図２を参照し、この場
合、第１単極双投スイッチ４０ａ及び第２単極双投スイ
ッチ４０ｂの第２固定接点は、図示の如く、接地の代わ
りに負基準電位源Ｒｅｆ−に結合されている。この構成
のダイナミック・レンジは、Ｒｅｆ−からＲｅｆ＋まで
の間である。しかし、これは、負基準電圧源を必要と
し、その電圧源が発生した電圧の大きさは、正基準電圧
Ｒｅｆ＋の大きさにきっちりと一致する。図１の回路の
ダイナミック・レンジは、−（１／２）（Ｒｅｆ＋）か
ら＋（１／２）（Ｒｅｆ＋）までの間である。しかし、
図１に示す実施例は、負の基準電圧源を必要としないの
で、正及び負の基準電圧源の大きさを一致させるという
問題が生じない。

【００２７】

【発明の効果】上述の如く、本発明のデルタ・シグマ変
調器によれば、入力信号を受けるコンデンサの演算増幅
器側端子に帰還基準信号を供給しているので、ダイナミ
ック・レンジを付随的に狭める必要がなく、同相モード
・レンジを改善できる。

【図面の簡単な説明】

【図１】本発明の原理に応じた差動デルタ・シグマ変調
器の好適実施例の回路図である。

【図２】図１で用いるＡＤＣ及びＤＡＣから成る帰還回
路（帰還信号発生器）の詳細な回路図である。

【図３】図１に示す差動デルタ・シグマ変調器の動作を
理解するのに有用な従来のシングル・エンド・デルタ・
シグマ変調器の一部を簡略化した図である。

【図４】図１に示す差動デルタ・シグマ変調器の動作を
理解するのに有用なシングル・エンド・デルタ・シグマ
変調器の一部の簡略化した図である。

【符号の説明】

１０ 第１（差動）差動積分器（段） ２０ 第２差動積分器（段） ３０ アナログ・デジタル変換器（帰還信号発生器） ４０ａ、４０ｂ デジタル・アナログ変換器（帰還信号
発生器） Ｓ１、Ｓ２、Ｓ３、Ｓ４ 双極双投スイッチ Ｓ１ａ、Ｓ１ｂ、Ｓ２ａ、Ｓ２ｂ 単極双投スイッチ Ｃ１ａ、Ｃ１ｂ 入力コンデンサ Ｃ２ａ、Ｃ２ｂ 帰還コンデンサ Ｃ３ａ、Ｃ３ｂ 結合コンデンサ Ｃ４ａ、Ｃ４ｂ 帰還コンデンサ ＯＰ 積分増幅器 ＯＰ１、ＯＰ２ 差動積分増幅器 ＺＣＤ ゼロ交差検出器

Claims (2)

【特許請求の範囲】
1. 【請求項１】 積分器と、 帰還信号発生器とを具え、 上記積分器は、入力端及び出力端を有する積分増幅器
   と；コンデンサと；該コンデンサの第１電極に結合され
   た単一の可動接点、入力信号源に結合された第１固定接
   点、及び基準電位源に結合された第２固定接点を有する
   第１単極双投スイッチと；上記コンデンサの第２電極に
   結合された単一の可動接点、上記積分増幅器の入力端に
   結合された第１可動接点、及び第２可動接点を有する第
   ２単極双投スイッチとを具え、 上記帰還信号発生器は、入力端が上記積分増幅器の出力
   端に結合され、出力端が上記第２単極双投スイッチの上
   記第２固定接点に結合されたことを特徴とするデルタ・
   シグマ変調器。
2. 【請求項２】 差動積分器と、 帰還信号発生器とを具え、 上記差動積分器は、反転入力端、非反転入力端及び出力
   端を有する差動積分増幅器と；第１及び第２入力コンデ
   ンサと；上記第１入力コンデンサの第１電極に結合され
   た単一の可動接点、非反転入力信号源に結合された第１
   固定接点、及び反転入力信号源に結合された第２固定接
   点を有する第１単極双投スイッチと；上記第２コンデン
   サの第１電極に結合された単一の可動接点、上記反転入
   力信号源に結合された第１固定接点、及び上記非反転入
   力信号源に結合された第２固定接点を有する第２単極双
   投スイッチと；上記第１入力コンデンサの第２電極に結
   合された単一の可動接点、上記積分増幅器の非反転入力
   端に結合された第１固定接点、及び第２固定接点を有す
   る第３単極双投スイッチと；上記第２入力コンデンサの
   第２電極に結合された単一の可動接点、上記積分増幅器
   の反転入力端に結合された第１固定接点、及び第２固定
   接点を有する第４単極双投スイッチとを具え、 上記帰還信号発生器は、入力端が上記積分増幅器の出力
   端に結合され、非反転出力端が上記第３単極双投スイッ
   チの第２固定接点に直接結合され、反転出力端が上記第
   ４単極双投スイッチの第２固定接点に直接結合されたこ
   とを特徴とするデルタ・シグマ変調器。