FI107091B - Galvaanisesti erottava piiri - Google Patents

Description

1 107091

Galvaanisesti erottava piiri

Keksinnön tausta

Keksintö liittyy analogiasignaalin siirtoon ja erityisesti menetelmään ja laitteeseen galvaanisen erotuksen tuottamiseksi. Keksintö liittyy lisäksi gal-5 vaanisesti erotettuun elektroniseen kytkimeen.

Analogiasignaalin siirtoa laitteesta toiseen tarvitaan esimerkiksi teollisuusautomaatiojäijestelmässä. Koska ohjaava ja ohjattavat laitteet ovat usein eri potentiaaleissa tai laitteiden nollajohtimissa kulkevat virrat synnyttävät virheitä, tarvitaan kyseisten ohjattavien laitteiden mittaus- tai ohjaussig-10 naalien siirtoon oma tekniikkansa: Mikäli potentiaaliero ohjattavan ja ohjaavan laitteen välillä on pieni, riittää tavallinen differentiaalivahvistin. Suuremmilla potentiaalieroilla käytetään galvaanista erotusta.

Tekniikan tason mukaisesti galvaaninen erotus voidaan toteuttaa esimerkiksi muuntajan, kondensaattorin tai optoerottimeen avulla. Tällöin mi-15 tattava analogiasignaali muunnetaan ensin taajuudeksi, pulssisuhteeksi, valon voimakkuudeksi tai digitaaliseksi, ja galvaanisen erotuksen jälkeen kyseinen analogiasignaali palautetaan alkuperäisen suureen signaaliksi. Nykyiset tekniikan tason mukaiset galvaaniset erottimet ovat kuitenkin kalliita.

US-patentissa 5361037 Isolation Amplifier with Capacitive Coupling 20 ohjattavan ja ohjaavan laitteen signaalien erotus toteutetaan lineaarisella ero-tusvahvistinpiirillä. Siinä signaalien erotus tapahtuu kytkin-kapasitanssi (SC, Switched Capacitor) -kytkentää hyväksikäyttäen. Piiri muodostuu jännite-varaus -muuntimesta ja differentiaalivahvistimesta, joka toimii varausilmaisi-mena. Kyseisen piirin haittoina ovat kuitenkin kytkennän arkuus hajakapasi-25 tansseille ja hajakapasitanssien takia piirissä käytettävät suuret kondensaattorit ja suuri tulopuolen kuormitus.

Keksinnön lyhyt selostus

Keksinnön tavoitteena on kehittää menetelmä ja menetelmän toteuttava laitteisto siten, että yllä mainitut ongelmat saadaan ratkaistua tai aina-30 kin minimoitua. Keksinnön tavoite saavutetaan menetelmällä ja järjestelmällä, joille on tunnusomaista se, mitä sanotaan itsenäisessä patenttivaatimuksessa. Keksinnön edulliset suoritusmuodot ovat epäitsenäisten patenttivaatimusten kohteena.

Keksinnön mukainen piiri käsittää: 2 107091 - ensimmäisen ottonavan ja toisen ottonavan ottojännitteen vastaanottamiseksi; - ensimmäisen antonavan ja toisen antonavan antovirran tuottamiseksi; 5 - sarjakapasitanssiosan galvaanisen erotuksen tuottamiseksi otto- napojen ja antonapojen välille; - ensimmäiset napaisuudenvaihtovälineet, jotka on järjestetty toiminnallisesti kytkemään ottonavat sarjakapasitanssiosaan napaisuutta jaksottaisesti vaihtaen; ja 10 - toiset napaisuudenvaihtovälineet, jotka on järjestetty toiminnalli sesti kytkemään sarjakapasitanssiosa antonapoihin napaisuutta jaksottaisesti vaihtaen ja tahdissa ensimmäisten napaisuudenvaihtovälineiden kanssa.

Keksinnön erään edullisen suoritusmuodon mukaisen piirin kytkimissä voidaan käyttää pieniä kondensaattoreita, jolloin etuna saavutetaan kyt- 15 kennän hyvä häiriönsietokyky, mittauspisteen pieni kuormitus ja alhainen tehonkulutus korkeilla taajuuksilla. Keksinnön erään edullisen suoritusmuodon mukainen piiri kuormittaa vain vähän tulopuolta, eikä keksinnön mukainen piiri ole arka hajakapasitansseille. Lisäksi pienempiä kondensaattoreita sisältävä piiri vaatii vähemmän piipinta-alaa ja on siten halvempi kuin suuria konden- 20 saattoreita sisältävä piiri. Lisäksi piirin kytkentä on yksinkertainen.

Keksinnön erään edullisen suoritusmuodon mukaan mitattavaan jännitteeseen verrannollinen, piirin ulostulonavoissa oleva ulostulovirta muutetaan ulostulojännitteeksi toisessa kapasitanssiosassa. Tällöin etuna on se, että piiri ei vaadi teholähdettä ja että asennustyössä ei tarvitse tutkia, onko . , 25 esimerkiksi analogiatulo erotettava vai ei, koska piirin tulojen, lähtöjen ja oh jausten väliset liitännät on galvaanisesti erotettuja.

Keksinnön erään vaihtoehtoisen suoritusmuodon mukaan toisia na-paisuudenkytkentävälineitä seuraa aktiiviset, teholähteen vaativat välineet antojännitteen tuottamiseksi.

30 Kuvioiden lyhyt selostus

Keksintöä selostetaan nyt lähemmin edullisten suoritusmuotojen yhteydessä, viitaten oheisiin piirroksiin, joista:

Kuvio 1 esittää differentiaalista jännite-virta -muunninta;

Kuvio 2 esittää kahta galvaanisesti erotettua analogista kytkintä; 35 Kuvio 3 esittää keksinnön erästä suoritusmuotoa mitattavaan jän nitteeseen verrannollisen antojännitteen tuottamiseksi; 3 107091

Kuvio 4 esittää keksinnön erään edullisen suoritusmuodon mukaista kytkentää.

Keksinnön yksityiskohtainen selostus

Kuvio 1 esittää differentiaalista jännite-virta -muunninta. Piiriin kuu-5 luu ottonavat P1 ja N1, ensimmäiset napaisuudenkytkentävälineet PS1, sarja-kapasitanssi- eli kondensaattoriosa CS, napaisuudenkytkentävälineet PS2 sekä antonavat P2 ja N2. Ensimmäisten napaisuudenkytkentävälineiden antona-vat A1 ja B1 ovat samalla kondensaattoriosan CS ottonapoja ja kondensaatto-riosan CS antonavat A2 ja B2 ovat samalla toisen napaisuudenkytkentäväli-10 neiden ottonapoja. Mitattava jännite Uin kytketään piirin ensimmäiseen ja toiseen ottonapaan P1 ja N1. Ensimmäiset napaisuudenkytkentävälineet PS1 on järjestetty kytkemään napa P1 napaan A1 ja napa N1 napaan B1 tai päinvastoin. Vastaavasti toiset napaisuudenkytkentävälineet PS2 on järjestetty kytkemään napa A2 napaan P2 ja napa B2 napaan N2 tai päinvastoin. Ensimmäisiä 15 ja toisia navanvaihtovälineitä ohjataan jaksottaisesti ja samassa tahdissa, niin että ne jaksottaisesti vaihtavat kondensaattoriosan CS kautta kulkevan virran suuntaa mutta samalla säilyttävät piirin antovirran lout samansuuntaisena. Transienttioikosulkujen välttämiseksi kytkinten SW1 - SW4 on oltava juonta-matonta (break-before-make) tyyppiä.

20 Kuvion 1 jännite-virta -muunnin toimii siten, että muuntimelle si- sääntuleva, mitattava jännite Uin johdetaan ensimmäisten napaisuudenkytkentävälineiden PS1 kautta kondensaattoriosalle CS ja sieltä toisten napai-suudenkytkentävälineiden PS2 kautta virtasilmukkaan IS. Kondensaattori-osassa CS virta vaihtaa suuntaansa, mutta virtasilmukkaosassa IS virta lout 25 pysyy samansuuntaisena. Kaikki kytkimet SW11, SW21, SW12, SW22 toimivat samanvaiheisesti eli kytkeytyvät samanaikaisesti ensin A- sitten NC- ja lopuksi B-napoihin. Tämän jälkeen kytkimet kytkeytyvät taas NC- ja sitten takaisin A-napoihin. Kuvion 1 NC-navoilla kuvataan sitä, että ennen kuin kytkin kytkeytyy esimerkiksi napaan N, kytkin irtautuu navasta P ja päinvastoin. Kytki-, 30 met ovat siis juontamattomia.

Ensimmäisessä vaiheessa kytkimet SW11 ja SW21 kytkevät kondensaattorin CA napojen P1 ja P2 väliin. Kondensaattori varautuu tällöin varauksen Q1=CA*Uin verran. Koska kytkimet SW12 ja SW22 kytkevät kondensaattorin CB napojen N1 ja N2 väliin, ja kondensaattori CB varautuu varauk-35 sen Q2=CB*Uin verran, virtapiiri sulkeutuu. Tällöin virta lout=f*(CA+CB)*Uin, missä f kuvaa kytkinten kytkemistaajuutta, kulkee virtasilmukassa IS navasta 4 107091 P2 napaan N2. Mikäli kondensaattorit CA ja CB ovat yhtä suuret (CA=CB=C), navasta P2 napaan N2 kulkeva virta on lout=2*f*C*Uin. Tällöin häiriösignaali-en läpäisy, joka on verrannollinen kondensaattoreiden CA ja CB erotukseen, on pieni.

5 Toisessa vaiheessa kytkimet SW11 ja SW21 kytkevät kondensaat torin CA napojen N1 ja N2 väliin ja kytkimet SW12 ja SW22 kytkevät kondensaattorin CB napojen P1 ja P2 väliin. Tällöin kondensaattoreiden ollessa yhtä suuria virta lout=2*f*C*Uin kulkee virtasilmukassa navasta P2 napaan N2 eli samansuuntaisesti ja yhtä suurena kuin ensimmäisessä vaiheessa. Kuvion 1 10 mukainen differentiaalinen jännite-virta -muunnin siis siirtää mitatun tasajän-nite-eron Uin tasavirraksi lout.

Kuviossa 1 kondensaattorit CA ja CB latautuvat ja purkautuvat kytkinten ollessa P- ja N-asennoissa jännitteen Uin verran. Jakson aikana kaksi kertaa aina samaan suuntaan varaus Q=C*Uin aikaansaa pulssimaisen ulos-15 tulevan tasavirran lout=2*f*C*Uin.

Keksinnön erään edullisen suoritusmuodon mukaisesti kuvion 1 mukainen virtasilmukka IS voidaan katkaista ja sijoittaa katkaistuun kohtaan X kondensaattori Cx, kuvio 4. Tällöin usean kytkentäjakson kuluttua kondensaattorin Cx yli syntyy jännite Uc=k*Uin, missä kerroin k<1 ja missä kyseinen 20 kerroin riippuu hajakapasitansseista. Mikäli hajakapasitanssit ovat huomattavasti pienempiä kuin kondensaattorit CA ja CB, voidaan kytkentää käyttää gal-vaanisesti erotetussa jännite-jännite -siirrossa.

Kuvion 1 mukainen kytkentä on riippumaton hajakapasitansseista, koska tulonapojen P1 ja N1 hajakapasitanssit kuormittavat vain tuloa ja lähdön . 25 hajakapasitanssien yli olevat jännitteet ovat vakioita, eikä lähtöön tällöin kyt keydy virtaa.

Kuvio 2 esittää kahta, keksinnön erään suoritusmuodon mukaista, galvaanisesti erotettua analogista kytkintä. Komponenttien viitenumeroiden perässä sulkeissa esiintyvät mitat ja arvot ovat esimerkinomaisia.

30 Ensimmäinen kytkin SW11 käsittää PMOS-transistorin M1 ·· (W=40pm, L=4pm) ja NMOS-transistorin M2 (W=20pm, L=8pm). PMOS- « K.

transistorin M1 lähde S1 (Source) ja substraatti B1 (Bulk) on kytketty kyseisen, kahden kytkimen SW11 ja SW12 muodostaman piirin napaan P, hila G1 (Gate) on kytketty kytkimen SW11 napaan W1 ja nielu D1 (Drain) kytkimen 35 SW11 napaan W3. NMOS-transistorin M2 lähde S2 ja substraatti B2 on kytketty kyseisen, kahden kytkimen SW11 ja SW12 muodostaman piirin napaan 5 107091 N, hila G2 on kytketty kytkimen SW11 napaan W2 ja nielu D2 edellä mainittuun napaan W3. Napojen W1 ja P väliin on kytketty rinnakkain kondensaattori CP1 (0.25pF) ja hila-lähde vastus R3 (1Mohm). Navan W2 ja P-navan väliin on kytketty kondensaattori CP2 (0.25pF). Navan W2 ja navan N väliin on kyt-5 ketty hila-lähde vastus R5 (1Mohm). Tulonavan AToN ja W1-navan väliin on kytketty kondensaattori C1 (0.25pF) ja tulonavan AToN ja W2-navan väliin on kytketty kondensaattori C2 (0.25pF).

Kuvion 2 toinen kytkin SW12 käsittää PMOS-transistorin M3 (\Λ/=40μΓη, L=4pm) ja NMOS-transistorin M4 (W=20pm, L=8pm). PMOS- 10 transistorin M3 lähde S3 ja substraatti B3 on kytketty edellä mainittuun napaan P, hila G3 on kytketty kytkimen SW12 napaan W4 ja nielu D3 kytkimen SW12 napaan W6. NMOS-transistorin M4 lähde S4 ja substraatti B4 on kytketty edellä mainittuun napaan N, hila G4 on kytketty kytkimen SW12 napaan W5 ja nielu D4 kytkimen SW12 napaan W6. Napojen W4 ja P väliin on kytketty rin- 15 nakkain kondensaattori CP3 (0.25pF) ja hila-lähde vastus R8 (1Mohm). Navan W5 ja navan P väliin on kytketty kondensaattori CP4 (0.25pF). Navan W5 ja navan N väliin on kytketty hila-lähde vastus R9 (1Mohm). Tulonavan BToN ja W4-navan väliin on kytketty kondensaattori C3 (0.25pF). Tulonavan BToN ja W5-navan väliin on kytketty kondensaattori C4 (0.25pF).

20 Kuvion 2 ohjaustulojen AToN ja BToN galvaaninen erotus muusta piiristä voidaan muodostaa kondensaattoreilla C1, C2, C3 ja C4, jotka voivat muodostua yksinkertaisesti esimerkiksi kontaktin ensimmäisestä metallikerrok- sesta, eristekerroksesta (esimerkiksi piidioksidi) ja sen alla olevasta toisesta metallikerroksesta. Vastusten R3, R5, R8 ja R9 ansiosta transistorien M1 - M4 • ' 25 hila-lähde -jännitteiden keskiarvot ovat noin 0 volttia. Tällöin napaisuuden- vaihtotilanteessa johtava transistori (esim. M1) lakkaa johtamasta ennen toisen, samaan kytkimeen (SW11) kuuluvan transistorin (M2) kytkeytymistä.

Kuvion 2 kondensaattorit CP1, CP2, CP3 ja CP4 vähentävät hila-lähde -kapasitanssien epälineaarisuutta. Kondensaattorit CP1, CP2, CP3 ja 30 CP4 muodostuvat toisesta metallikerroksesta, sen alla olevasta eristeestä ja • pii-pohjasta, joka on kytketty kontaktiin. Kuviossa 2 on esitetty lisäksi ulostulo- kontakteihin A ja B vastaavasti liitetyt sähköstaattiset suojat: eli vastus R1 (<1kohm), diodi D1 ja diodi D5 sekä vastus R2 (<1kohm), diodi D6 ja diodi D7. Toteutettaessa kuvion 2 mukainen piiri mikropiirinä kondensaattorit CP1, CP2, 35 CP3 ja CP4 muodostuvat automaattisesti kytkennän parasiittisista komponenteista.

6 107091

Kuvion 2 mukainen galvaanisesti erotettu analoginen kytkin toimii seuraavasti. Napojen AToN ja BToN väliin kytketään differentiaalinen (esimerkiksi P- tai N-napoihin nähden) sakara-aaltojännite (esimerkiksi U=15V, f=500kHz), joka ohjaa transistorien toimintaa. Kytkinten SW11 ja SW12 ohja-5 usjännitteet AToN ja BToN on kytketty paksun kapasitiivisen eristeen (C1,C2,C3,C4), esimerkiksi piidioksidin kautta, joka kestää normaaliproses-seissakin yli 400 volttia. Kun napojen AToN ja BToN välinen jännite V(AToN-BToN) muuttuu positiiviseksi, kytkeytyvät transistorit M2 ja M3 johtaviksi. Tällöin A-ulostulonapa kytkeytyy napaan N ja B-ulostulonapa napaan P. 10 Aika, jolloin transistorit M2 ja M3 ovat johtavassa tilassa riippuu hila- aikavakiosta (esimerkiksi (C1+CP1+Cg1)*R3, missä Cg1 kuvaa transistorin M1 hila-lähde -kapasitanssia), napojen AToN ja BToN väliin kytkettävästä oh-jausjännitteestä (V(AToN-BToN)) ja transistorien kynnysjännitteestä. Kun jännite V(AToN-BToN) muuttuu negatiiviseksi, kytkeytyvät transistorit M1 ja M4 15 johtaviksi. Tällöin A-napa kytkeytyy napaan P ja B-napa napaan N.

Kuvion 2 navat P ja N eli mittaussisääntulo asetetaan vastaavasti mikropiirin käyttöjännite- ja maa-navoiksi. Keksinnön mukaan näitä napoja ei käytetä tehon tuontiin, kuten tekniikan tason mikropiireissä. Mikropiirin transistorit ja muut osat voidaan tehdä pienikokoisiksi, jolloin tehohäviöt ja siten 20 tulojen kuormitus jäävät pieniksi.

Kuvion 2 mukainen mikropiiri voidaan toteuttaa CMOS-prosesseilla. Mikäli samalle piisirulle halutaan integroida useampia keksinnön mukaisia kytkimiä, voidaan käyttää esimerkiksi SOI-tekniikkaa (Silicon-On-insulator). Ohjausten AToN ja BToN tilalla voidaan käyttää myös optista kytkentää, jolloin 25 saavutetaan suurempi jänniteketoisuus.

Kuviossa 2 kytkimet on toteutettu MOS-transistoreilla. Vaihtoehtoisesti kuvion 2 kytkimet voidaan toteuttaa bipolaaritekniikalla. Tällöin napojen AToN ja BToN väliin kytketään saha-aaltojännite bipolaaritransistorien ohjaamiseksi.

30 Kuvion 2 navoista A ja B ulostuleva jännite on differentiaalinen sa kara-aaltojännite, jonka jännitteen arvo huipusta huippuun on napojen P ja N välinen jännite. Mikäli navoista A ja B tehdään ulkoisilla kondensaattoreilla kytkentä kolmanteen potentiaaliin, saadaan ulostulona differentiaalinen vaihtovirta l=f*C*V(P-N), missä f kuvaa kytkinten kytkemistaajuutta, C kuvaa ulkoi-35 sen kondensaattorin arvoa ja V(P-N) kuvaa napojen P ja N välistä jännitettä. Tämä vaihtovirta voidaan tasasuunnata esimerkiksi toisella kuvion 2 mukai- 7 107091 sella mikropiirillä. Tätä keksinnön vaihtoehtoista suoritusmuotoa, jossa mitattava, ensimmäisessä potentiaalissa oleva P1- ja N1-napojen välinen jännite Uin muutetaan toisessa potentiaalissa olevaksi ulostulojännitteeksi Uout, esittää kuvio 3.

5 Kuviossa 3 mitattava jännite Uin syötetään ensimmäisen mikropiirin X1 napoihin P ja N. Ohjaussignaali mikropiirien X1, X2 ja X3 napoihin AToN ja BToN saadaan kelloista CL1 ja CL2, joiden toiset navat on kytketty piirin potentiaaliin 3. VDD kuvaa piirin käyttöjännitettä.

Mikropiirien X1, X2 ja X3 navoista A ja B ulostulevat virrat muute-10 taan jännitteeksi sC-vastuksissa C41, C42, C43 ja C44. Vastusten arvot kon-duktansseina (g) määräytyvät kytkinten kytkemistaajuuden (f) ja kyseisten kondensaattoreiden arvojen tulona (g=C*f). Vastusten läpi ei kulje tasavirtaa.

Vastusten R34 ja R35 ja kondensaattoreiden C34 ja C36 tehtävänä on vakauttaa mikropiirin X4 toiminta.

15 Piiriltä ulostuleva jännite voidaan syöttää kuormaan, jota kuviossa 3 kuvaavat kondensaattori C35 ja vastus R36.

Kuviossa 3 kondensaattorien C31 ja C32 kautta syötetään teho mikropiirille X4. DioditD41 - D43 tasasuuntaavat kondensaattoreiden C31 ja C32 kautta kulkevat virrat. C33 toimii käyttöjännitteen suodatuskondensaatto-20 rina.

Kuvion 3 jännitevahvistus on Uout/Uin=(C41+C42)/(C43+C44). Mikäli vahvistus määritetään ykköseksi, ulostulojännitteen Uout arvoksi saadaan suoraan mitattava sisäänmenojännite Uin.

Alan ammattilaiselle on ilmeistä, että tekniikan kehittyessä keksin-25 nön perusajatus voidaan toteuttaa monin eri tavoin. Keksintö ja sen suoritusmuodot eivät siten rajoitu yllä kuvattuihin esimerkkeihin vaan ne voivat vaihdella patenttivaatimusten puitteissa.

Claims (9)

1. Galvaanisesti erottava piiri ottojännitteen (Uin) muuntamiseksi antosuureeksi (lout/Uout), joka piiri käsittää: - ensimmäisen ottonavan (P1) ja toisen ottonavan (N1) ottojännit-5 teen (Uin) vastaanottamiseksi; - ensimmäisen antonavan (P2) ja toisen antonavan (N2) antosuu-reen (lout/Vout) tuottamiseksi; ja - sarjakapasitanssiosan (CS) galvaanisen erotuksen tuottamiseksi ottonapojen (P1,N1) ja antonapojen (P2,N2) välille, tunnettu siitä, että 10 galvaanisesti erottava piiri lisäksi käsittää - ensimmäiset napaisuudenvaihtovälineet (PS1), jotka on järjestetty toiminnallisesti kytkemään ottonavat (P1,N1) sarjakapasitanssiosaan (CS) napaisuutta jaksottaisesti vaihtaen; ja - toiset napaisuudenvaihtovälineet (PS2), jotka on järjestetty toimin-15 nallisesti kytkemään sarjakapasitanssiosa (CS) antonapoihin (P2,N2) napaisuutta jaksottaisesti vaihtaen ja tahdissa ensimmäisten napaisuudenvaihtovä-lineiden kanssa.

2. Patenttivaatimuksen 1 mukainen galvaanisesti erottava piiri, tunnettu siitä, että ensimmäiset napaisuudenvaihtovälineet (PS1) käsittä- 20 vät ensimmäisen kytkimen (SW11) ja toisen kytkimen (SW12) siten, että ensimmäinen kytkin (SW11) käsittää - ohjaustulon (AToN) vastaanottamaan ohjaussignaalin, jolla on ensimmäinen puolijakso ja toinen puolijakso; - ensimmäisen transistorin (M1) ensimmäisen ottonavan (P,P1) kyt-25 kemiseksi sarjakapasitanssiosan (CS) ensimmäisen kapasitanssiin (CA) mainitun ensimmäisen puolijakson aikana; ja - toisen transistorin (M2) toisen ottonavan (N,N1) kytkemiseksi sarjakapasitanssiosan (CS) ensimmäisen kapasitanssiin (CA) mainitun toisen puolijakson aikana.

3. Patenttivaatimuksen 2 mukainen galvaanisesti erottava piiri, * tunnettu siitä, että ohjaustulo on toiminnallisesti kytketty transistorien (M1,M2) ohjauskontakteihin galvaanisesti eristävän kytkennän kautta.

4. Patenttivaatimuksen 3 mukainen galvaanisesti erottava piiri, tunnettu siitä, että galvaanisesti eristävä kytkentä on kapasitiivinen kyt-35 kentä, joka on integroitu samalle sirulle transistorien (M1,M2) kanssa ja oh-·> . jaustulon (AToN) eristämiseksi transistoreista se on toteutettu kontaktin en- 9 107091 simmäisestä metallikerroksesta, eristekerroksesta ja sen alla olevasta toisesta metallikerroksesta.

5. Patenttivaatimuksen 3 mukainen galvaanisesti erottava piiri, tunnettu siitä, että galvaanisesti eristävä kytkentä on optinen kytkentä.

6. Patenttivaatimuksen 2 mukainen galvaanisesti erottava piiri, tunnettu siitä, että ensimmäisen ja/tai toinen transistori (M1 ,M2) on MOS-transistori.

7. Patenttivaatimuksen 2 mukainen galvaanisesti erottava piiri, tunnettu siitä, että ensimmäisen ja/tai toinen transistori (M1,M2) on bipo- 10 laaritransistori.

8. Jonkin edellisen patenttivaatimuksen mukainen galvaanisesti erottava piiri, tunnettu siitä, että toisia napaisuudenkytkentävälineitä (PS2) seuraa toinen kapasitanssiosa CS2 antojännitteen Uc tuottamiseksi.

8 107091

9. Jonkin patenttivaatimuksen 1-7 mukainen galvaanisesti erottava 15 piiri, tunnettu siitä, että toisia napaisuudenkytkentävälineitä (PS2) seuraa aktiiviset välineet antojännitteen Uout tuottamiseksi. • l 10 107091