DE60214598T2

DE60214598T2 - Elektronische schaltung mit einem sigma-delta-analog-digital-wandler

Info

Publication number: DE60214598T2
Application number: DE60214598T
Authority: DE
Inventors: G. Robert VAN VELDHOVEN; J. Lucien BREEMS; C. Eise DIJKMANS
Original assignee: Koninklijke Philips Electronics NV
Current assignee: NXP BV
Priority date: 2002-01-30
Filing date: 2002-12-23
Publication date: 2007-08-30
Anticipated expiration: 2022-12-24
Also published as: AU2002358243A1; CN1630983A; CN100442668C; US20060017595A1; JP2005516522A; WO2003065590A3; JP4290560B2; ATE339032T1; WO2003065590A2; EP1472791A2; US7113119B2; EP1472791B1; DE60214598D1

Description

Die Erfindung betrifft einen elektronischen Schaltkreis mit einem Sigma-Delta-Analog-Digital-Wandler gemäß dem Oberbegriff von Anspruch 1.
Ein Analog-Digital-Wandler wandelt einen analoges Eingangssignal, das ein beliebiges Werte-Kontinuum annehmen kann, in eine Reihe aufeinanderfolgender digitaler Ausgangssignale um, von denen jedes einen aus einer ganzzahligen Anzahl möglicher Signalwerte darstellt. Ein Sigma-Delta-Analog-Digital-Wandler benutzt eine Rückkopplungsschleife, die einen Unterschied zwischen dem Eingangssignal und einem Rückkopplungssignal minimiert, das Ausgangspegel umfasst, die durch das digitale Ausgangssignal zeitgemittelt dargestellt werden.
Sigma-Delta-Digital-Analog-Wandler verwenden in der Regel Ein-Bit-Ausgangssignale, die einen von zwei Ausgangspegel darstellen, aber Wandler mit mehr möglichen Ausgangspegeln sind auch bekannt. PCT-Patentanmeldung WO 01/01578 zum Beispiel beschreibt einen Sigma-Delta-Analog-Digital-Wandler mit 3 oder 5 möglichen Ausgangswerten, die unterschiedlichen Analogsignalpegeln entsprechen. Die Verwendung von mehr als zwei möglichen Ausgangswerten hat den Vorteil, dass ein größeres Signal-Rausch-Verhältnis mit einer bestimmten Anzahl von Ausgangssignalen je Sekunde möglich ist.
Wenn jedoch der Ausgang mehr als zwei möglichen Ausgangspegeln entsprechen kann, so besteht das Risiko, dass eine Spreizung in den Abständen zwischen den Ausgangspegeln zu Nichtlinearitätsfehlern in der Analog-Digital-Wandlung führt.
WO 01/01578 beseitigt diese Fehler, indem Korrekturen zu den Ausgangssignalen hinzugefügt werden. Während einer Kalibrierungsphase verringert dieser Sigma-Delta-Wandler die Anzahl möglicher Ausgangspegel auf drei, um die Korrekturen zu messen, die zur Verbesserung der Linearität benötigt werden. Der Schaltungsaufbau, der zum Erzeugen des Rückkopplungssignals in diesem Signal-Delta-Wandler verwendet wird, ist nicht im Detail beschrieben, aber es kann vermutlich ein Auswahlschaltkreis verwendet werden, der selektiv einen Ausgang für das Rückkopplungssignal mit einem von drei Spannungsquellen verbindet, je nachdem, welcher der drei Werte von dem Ausgangssignal angenommen wird.
Die PCT-Patentanmeldung WO 00/65723 beschreibt einen Sigma-Delta-Analog-Digital-Wandler mit einem Rückkehr-zu-Null-Schalter. Der Rückkehr-zu-Null-Schalter dient der Verbesserung der Linearität des Schaltkreises. Die Linearität kann durch Nachwirkungseffekte beeinträchtigt werden, die von der Kombination von Ausgangssignalwerten abhängen, die nacheinander ausgegeben werden. Der Rückkehr-zu-Null-Schalter beseitigt diesen Nachwirkungseffekt, indem er gewährleistet, dass das Rückkopplungssignal jedes Mal zwischen der Annahme von Werten, die aufeinanderfolgenden Ausgangssignalwerten entsprechen, auf einen Standardwert zurückgesetzt wird.
Der Schaltkreis von WO 00/65723 verwendet Differenzstromausgänge zum Erzeugen des Rückkopplungssignals. Schalter in Reihe mit jeweiligen dieser Differenzstromausgänge implementieren den Rückkehr-zu-Null-Schalter.
Es ist unter anderem eine Aufgabe der Erfindung, einen Schaltkreis mit einem Sigma-Delta-Analog-Digital-Wandler bereitzustellen, der mehr als zwei mögliche Ausgangssignalwerte mit wenig Verwaltungsaufwand ermöglicht.
Es ist unter anderem eine Aufgabe der Erfindung, einen Schaltkreis mit einem Sigma-Delta-Analog-Digital-Wandler bereitzustellen, der mehr als zwei mögliche Ausgangssignalwerte ermöglicht und der keine Kalibrierung benötigt.
Die Erfindung stellt einen elektronischen Schaltkreis nach Anspruch 1 bereit.
Durch Verwenden des Rückkehr-zu-Null-Schalterstromkreises nicht nur zum Trennen von Ausgangswerten, sondern auch zum Erzeugen eines der Ausgangswerte erhält man einen einfachen Schaltkreis, der die Beseitigung von Nichtlinearitäten infolge von Nachwirkungseffekten mit dem höheren Signal-Rausch-Verhältnis der Sigma-Delta-Analog-Digital-Wandlung mit mehr als zwei möglichen Ausgangspegeln kombiniert. In diesem Zusammenhang kann der Rückkehr-zu-Null-Schalterstromkreis aus einem einzelnen Schaltelement oder aus mehreren Schaltelementen bestehen. Der Rückkehr-zu-Null-Schalterstromkreis verbindet zum Beispiel einen Ausgang mit einem Knoten, der einen Rückkehr-zu-Null-Pegel bereitstellt, oder er verbindet Differenzialausgänge miteinander oder mit einem gemeinsamen Knoten oder mit verschiedenen Knoten, die wenigstens im Wesentlichen das gleiche Rückkehr-zu-Null-Pegel-Signal bereitstellen.
Der Schaltkreis gemäß der Erfindung hat eine Ausführungsform, die Differenzstromausgänge zum Erzeugen des Rückkopplungssignals in Kombination mit einem Rückkehr-zu-Null-Schalterstromkreis verwendet, der die Summe der Differenzströme auf Null zwingt, wenn er aktiv ist. Auf diese Weise kann eine gleichmäßige Beabstandung zwischen den unterschiedlichen möglichen Ausgangspegeln ohne komplexe Kalibrierung gewährleistet werden.
Bei einer weiteren Ausführungsform erzeugt man die Differenzströme unter Verwendung eines Paares von Widerständen, die mit jeweiligen der Summierungsknoten verbunden sind, und einer Verknüpfungsschaltung, welche die Spannung, die an den Widerständen anliegt, in Abhängigkeit von den digitalen Ausgangssignalen steuert. Den Rückkehr-zu-Null-Pegel erzeugt man durch elektrisches Verbinden der Summierungsknoten über die Widerstände. Auf diese Weise beseitigt der Rückkehr-zu-Null-Schalter alle Nachwirkungseffekte interner früherer Zustände.
Bei einer weiteren Ausführungsform polt die Verknüpfungsschaltung eine Spannung um, die an den internen Knoten anliegt. Somit wird nur eine einzige Spannung benötigt, um zwei der Signalpegel des Rückkopplungssignals zu erzeugen, wobei der Rückkehr-zu-Null-Schalter einen dritten Pegel durch Verbinden der internen Knoten erzeugt. Infolge dessen wird keine Kalibrierung benötigt, um die Linearität der Analog-Digital-Wandlung zu gewährleisten. Für die angelegte Spannung kann eine stabilisierte Referenzspannung wie beispielsweise eine Bandlückenreferenz verwendet werden. Somit kann die Skala des Analog-Digital-Wandlers ohne Weiteres von externen Einflüssen unabhängig gemacht werden.
Diese und weitere Aufgaben und weitere vorteilhafte Aspekte der Erfindung werden anhand der folgenden Figuren näher beschrieben.
1 zeigt einen Sigma-Delta-Analog-Digital-Wandler.
2 zeigt Signale, die in einem Wandler auftreten.
3 zeigt einen Empfangsschaltkreis.
4 zeigt einen Rückkopplungssignalerzeugungsschaltkreis.
5 zeigt ein Rückkopplungssignal.
1 zeigt einen Sigma-Delta-Digital-Analog-Wandler. Der Wandler enthält eine Eingangsstufe 10, eine Subtraktionsstufe 12, einen Schleifenfilter 14, einen Quantisierer 16 und einen Rückkopplungssignalgenerator 18. Die Eingangsstufe 10 hat Differenzeingangsanschlüsse 100a,b und Ausgänge, die mit Summierungsknoten 120a,b der Subtraktionsstufe 12 verbunden sind. Die Eingangsstufe 10 ist beispielhaft so gezeigt, dass sie einen Kondensator 104a,b und einen Widerstand 102a,b in Reihe zwischen jedem Eingang 100a,b und einem entsprechenden Summierungsknoten 120a,b enthält.
Die Subtraktionsstufe 12, der Schleifenfilter 14 und der Quantisierer bilden eine Digitalisierungsstufe zum Bilden eines digitales Ausgangssignals aus dem Differenzsignal, das aus einem durchschnittlichen Unterschied zwischen dem Eingangssignal und dem Ausgangssignal gewonnen wurde. Die Subtraktionsstufe 12 enthält einen Differenzialverstärker 122, mit Eingängen, die mit den Summierungsknoten 120a,b verbunden sind, und mit Rückkopplungskondensatoren 124a, 124, die zwischen den Ausgängen des Verstärkers l22 und seinen Eingängen angeschlossen sind. Die Ausgänge der Subtraktionsstufe 12 sind über den Schleifenfilter 14 mit dem Quantisierer 16 verbunden. Der Quantisierer 16 hat einen Takteingang, und ein Ausgang des Quantisierers 16 bildet einen Ausgang des Sigma-Delta-Wandlers. Der Ausgang des Quantisierers 16 ist zurück zu einem Eingang des Rückkopplungssignalgenerators 18 verbunden. Der Rückkopplungssignalgenerator 18 hat Differenzialausgänge, die mit den Summierungsknoten 120a,b der Subtraktionsstufe 12 verbunden sind. Der Schleifenfilter 14 ist zum Beispiel ein Filter vierter Ordnung, aber der genaue Filtertyp ist für die Erfindung nicht wesentlich.
Im Betrieb wird ein Differenzeingangssignal an die Eingänge 100a,b angelegt, und ein digitales Ausgangssignal wird am Ausgang des Quantisierers 16 erzeugt. Signale, die dem Differenzeingangssignal und dem Ausgangssignal entsprechen, werden durch die Subtraktionsstufe 12 voneinander subtrahiert. Die resultierende Differenz wird durch den Schleifenfilter 14 gefiltert und quantisiert, um das Ausgangssignal zu bestimmen. Der Schleifenfilter 14 mittelt die Differenz im zeitlichen Verlauf. Infolge dessen erzeugt der Sigma-Delta-Wandler ein Ausgangssignal, das – zeitgemittelt – das Differenzeingangssignal verfolgt.
Ein solcher Analog-Digital-Wandler kann zum Beispiel in einem Drahtlossignalempfangsschaltkreis verwendet werden, der ein Signal empfängt, das auf einem Träger moduliert wurde.
3 zeigt einen Empfänger, der einen Sigma-Delta-Analog-Digital-Wandler, wie in 1 gezeigt, verwendet. Der Empfänger enthält einen Antenneneingang 30, einen Überlagerungsoszillator 32, Mischer 34a,b, Analog-Digital-Wandler 36a,b und einen Signalverarbeitungsschaltungsaufbau 38. Im Betrieb konvertieren die Mischer 34a,b ein Antennensignal abwärts zu einem Quadratursignale in einem zuvor festgelegten Fre quenzband (zum Beispiel einem Niederfrequenzband). Die Analog-Digital-Wandler 26a,b tasten die Quadratursignale ab und digitalisieren sie. Vorzugsweise sind die Wandler 36a,b beide von dem in 1 gezeigten Typ, weil dieser Typ die Linearität und den Dynamikbereich erbringt, die benötigt werden, um Signale in Gegenwart starker irrelevanter Signale zu unterscheiden.
In einem Empfänger wird das beabsichtigte Signal oft von anderen modulierten Signalen begleitet, von denen einige so stark wie – oder stärker als – das beabsichtigte Signal sein können. Um das beabsichtigte Signal trotzdem zu extrahieren, braucht man einen breiten Dynamikbereich (das Verhältnis zwischen dem maximal möglichen Eingangswert und der Auflösung der Analog-Digital-Wandlung). Der Dynamikbereich kann durch Verwenden von mehr als zwei möglichen Ausgangswerten verbessert werden, aber dies erfordert normalerweise einen erheblichen Schaltkreisverwaltungsaufwand, und es birgt das Risiko von Nichtlinearitäten, die den ungestörten Empfang schwacher Signale in Gegenwart starker Signale behindern.
2 zeigt ein Taktsignal C und ein Signal B, das für das Ausgangssignal des Quantisierers 16 steht. Der Quantisierer 16 ist dafür vorgesehen, einen Ausgangssignalwert für jeden Taktimpuls zu erzeugen, wobei das Ausgangssignal einen von drei Werten annimmt. Das Signal B ist auf die drei möglichen Pegel beschränkt, die diese Werte darstellen (natürlich ist das eigentliche Ausgangssignal des Quantisierers ein digitales Signal, das die Pegel in jeder beliebigen Form darstellen kann, zum Beispiel unter Verwendung eines Bit-Paares für jedes Ausgangssignal). Der Quantisierer 16 kann zum Beispiel unter Verwendung zweier (nicht gezeigter) Komparatoren im Quantisierer 16 realisiert werden, wobei der Quantisierer einen ersten Wert erzeugt, wenn die Differenz zwischen den Signalen an seinen Eingängen unterhalb des Schwellenpegels beider Komparatoren liegt, einen zweiten Wert erzeugt, wenn die Differenz unterhalb eines der Schwellenpegel, aber oberhalb des anderen der Schwellenpegel liegt, und einen dritten Wert erzeugt, wenn die Differenz oberhalb beider Schwellenpegel liegt.
Der Rückkopplungssignalgenerator 18 speist ein Rückkopplungssignal I, das dem Signal B entspricht, in den Subtraktionsschaltkreis ein. In jedem Taktzeitraum kommt es zu einer ersten Phase und einer zweiten Phase. In der ersten Phase wird das Rückkopplungssignal I durch das Signal B in jenem Taktzeitraum bestimmt. In der zweiten Phase ist das Rückkopplungssignal unabhängig vom Signal 8. Die zweite Phase dient als eine Rückkehr-zu-Null-Phase zwischen den ersten Phasen verschiedener Taktzyklen, um Wechsel wirkungseffekte zwischen den Signalen zu beseitigen, die in den ersten Phasen der verschiedenen Taktzeiträume zugeführt werden. Das Rückkopplungssignal I, das in der ersten Phase zugeführt wurde, kann drei verschiedene Werte annehmen: den gleichen Wert 24a-d wie in der zweiten Phase oder die Werte 20a-b, 22a-c auf gegenüberliegenden Seiten jenes Wertes 24a-d.
Wenn das Rückkopplungssignal I in der ersten Phase den gleichen Wert 24a-c annimmt wie in der zweiten Phase, so wird dies mit denselben Mitteln realisiert, die zur Realisierung des Signals in der zweiten Phase verwendet werden. Somit wird ein Rückkopplungssignal I mit drei möglichen Pegeln mit allenfalls wenig Hardware realisiert.
Gehen wir noch einmal näher auf 1 ein, wo der Rückkopplungssignalgenerator 18 einen Decodierer 180, eine Bandlückenreferenz 182, ein erstes Paar Transistoren 184a,b, ein zweites Paar Transistoren 186a,b, einen Rückkehr-zu-Null-Transistor 187 und ein Paar Widerstände 188a,b mit im Wesentlichen gleichem Widerstandswert enthält. Der Ausgang des Quantisierers 16 ist mit einem Eingang des Decodierer 180 verbunden. Der Decodierer 180 hat einen ersten Ausgang, mit den Steuerelektroden des ersten Paares Transistoren 184a,b verbunden ist, einen zweiten Ausgang, der mit den Steuerelektroden des zweiten Paares Transistoren 186a,b verbunden ist, und einen dritten Ausgang, der mit der Steuerelektrode des Rückkehr-zu-Null-Transistors 187 verbunden ist.
Die Summierungsknoten 120a,b sind jeweils über einen jeweiligen der Widerstände 188a,b mit jeweiligen internen Knoten 185a,b verbunden. Die internen Knoten 185a,b sind über den Hauptstromkanal des Rückkehr-zu-Null-Transistors 187 miteinander verbunden. Ein erster der internen Knoten 185a ist über eine parallele Anordnung eines ersten und eines zweiten Pfades mit einem Referenzanschluss 189 verbunden. Der erste Pfad enthält den Hauptstromkanal eines ersten Transistors 184a des ersten Transistor-Paares. Der zweite Pfad enthält den Hauptstromkanal eines ersten Transistors 186a der Transistoren des zweiten Paares 186a und die Bandlückenreferenz 182 in Reihe. Gleichermaßen ist ein zweiter der internen Knoten 185 über eine parallele Anordnung eines dritten und vierten Pfades mit dem Referenzanschluss 189 verbunden. Der dritte Pfad enthält den Hauptstromkanal eines zweiten Transistors 184 des ersten Transistor-Paares und die Bandlückenreferenz 182 in Reihe. Der vierte Pfad enthält den Hauptstromkanal eines ersten Transistors 186a der Transistoren des zweiten Paares 186a.
Im Betrieb erfolgt die Subtraktion durch Summieren von Strömen von dem Eingang 100a,b und dem Rückkopplungssignalgenerator 18 an den Summierungsknoten 120a,b. 2 zeigt das Rückkopplungssignal I in der Form eines Differenzstroms I, der die Differenz zwischen den Strömen ist, die von dem Rückkopplungssignalgenerator 18 über die Widerstände 188a,b zu den Summierungsknoten 120a,b fließen.
Der Decodierer 180 veranlasst den Rückkopplungssignalgenerator 18, unter der Kontrolle des Signals B Ströme in einer von drei verschiedenen Stromkonfigurationen in die Summierungsknoten 120a,b einzuspeisen, und zwar in Form eines positiven Differenzstroms, eines negativen Differenzstroms bzw. eines Nulldifferenzstroms. Während jedes Taktzeitraums kommt es zu einer ersten Phase, in der Strom in einer Konfiguration zugeführt wird, die durch das Signal B in jenem Taktzeitraum bestimmt wurde, und einer zweiten Phase, in der unabhängig vom Signal B Strom in einer Konfiguration zugeführt wird, in der kein Strom zugeführt wird. Die zweite Phase dient als eine Rückkehr-zu-Null-Phase, die Wechselwirkungseffekte zwischen den Strömen beseitigt, die in der ersten Phase verschiedener Taktzeiträume zugeführt wurden.
In einer ersten Konfiguration kommt es zu einem positiven Differenzstrom 20a,b, wenn einander entgegengesetzte Ströme über Widerstände 188a,b zu den Summierungsknoten 120a,b fließen, wobei der Strom zu einem ersten der Summierungsknoten 120a ein erstes Vorzeichen hat und der Strom zu dem zweiten der Summierungsknoten 120 ein zweites Vorzeichen hat, das dem ersten Vorzeichen entgegengesetzt ist. In der zweiten Konfiguration kommt es zu einem negativen Differenzstrom 22a-c, wenn einander entgegengesetzte Ströme zu den Summierungsknoten fließen, aber im Vergleich zu der der ersten Konfiguration in entgegengesetzten Richtungen. Der Strom zu dem ersten der Summierungsknoten 120a hat das zweite Vorzeichen, und der Strom zu dem zweiten der Summierungsknoten 120 hat das erste Vorzeichen. In der dritten Konfiguration kommt es zu einem Nulldifferenzstrom 24a-d.
Einander entgegengesetzte Ströme durch die Widerstände 188a,b werden folgendermaßen gewährleistet. Unter der Annahme, dass das Eingangssignal differenziell ist, beträgt die Gleichtaktspannung der Summierungsknoten 120a,b die Hälfte der Bandlückenspannung oberhalb der Spannung an dem Referenzanschluss 189. Der Grund dafür ist, dass der Decodierer 180 die Transistor-Paare 184a,b und 186a,b so steuert, dass eines oder keines der Paare gleichzeitig Strom leitet. Darum ist, wenn eines der Paare 184a,b, 186 leitet, ein interner Knoten 185a,b mit dem Referenzanschluss verbunden, und der andere Knoten ist mit der Bandlückenreferenz 182 verbunden. Infolge dessen ist die Summe der Spannungen an den Summierungsknoten 120a,b gleich der Bandlückenreferenzspannung.
Der Differenzialverstärker 122 fungiert als ein Differenzialoperationsverstärker und ist durch die Kondensatoren 124a,b in einer negativen Rückkopplungsanordnung angeordnet. Infolge dessen gleicht der Verstärker 122 die Spannungen an den Summierungsknoten 120a,b so aus, dass beide gleich der Gleichtaktspannung sind. Folglich führt die Differenzeingangsspannung zu einander entgegengesetzte Strömen zu den Summierungsknoten 120a,b. Gleichermaßen speist der Rückkopplungssignalgenerator unter der Kontrolle des Ausgangssignals vom Quantisierer 16 Differenzströme in die Summierungsknoten 120a,b ein.
Der Decodierer 180 steuert, welches der Paare 184a,b, 186a,b leitet, in Abhängigkeit von dem Ausgangssignal des Quantisierers 16 (durch das Signal B dargestellt). Wenn eines der Transistor-Paare 184a,b, 186a,b leitet und der Rückkehr-zu-Null-Transistor 187 nicht leitet, so hat ein interner Knoten 185a,b die Spannung des Referenzanschlusses 189, und der andere interne Knoten 185a,b ist eine Bandlückenreferenzspannung oberhalb der Spannung des Referenzanschlusses. Weil die Spannung an den Summierungsknoten die Hälfte der Bandlückenspannung oberhalb der Spannung des Referenzanschlusses beträgt, sind in diesem Fall die Ströme durch die Widerstände 188a,b einander entgegengesetzt.
Es versteht sich, dass die Erfindung nicht auf den Schaltkreis von 1 beschränkt ist. Zum Beispiel kann auch eine andere Form der Erzeugung dreier Strompegel vom Rückkopplungssignalgenerator verwendet werden.
4 zeigt einen Digital-Analog-Wandler, der einen Decodierer 40, eine erste und eine zweite Stromquelle 42a,b, eine dritte und eine vierte Stromquelle 44a,b und eine Anzahl Schalter 46a-d enthält. Ein erster und ein zweiter Ausgang 48a,b des Digital-Analog-Wandlers bilden zusammen einen Differenzialausgang des Schaltkreises. Der erste Ausgang 48a ist mit einem Ausgang der erste Stromquelle 42a verbunden, und der zweite Ausgang 48b des Digital-Analog-Wandlers ist mit einem Ausgang der zweiten Stromquelle 42b verbunden. Der erste Ausgang 48a ist jeweils mit Ausgängen der dritten und der vierten Stromquelle 44a,b über jeweilige der Schalter 46a,b verbunden. Der zweite Ausgang 48a ist jeweils mit Ausgängen der dritten und der vierten Stromquelle 44a,b über weitere jeweilige der Schalter 46c,d verbunden. Der erste, die zweite, die dritte und die vierte Stromquelle 42a,b 44a,b sind dafür konfiguriert, im Wesentlichen identische Ausgangsströme abzugeben. Die Schalter werden durch den Decodierer 40 unter der Kontrolle eines Takteingangs clk und eines digitalen Signals, das an einem Digitaleingang 41 empfangen wird, gesteuert.
5 zeigt Signale, die den Betrieb des Schaltkreises von 4 veranschaulichen. Ein erstes Signal clk veranschaulicht das Taktsignal. Die alterierenden ersten und zweiten Phasen der Taktzyklen sind durch I und II angedeutet. Ein zweites Signal B veranschaulicht ein Beispiel eines Digitaleingangssignals. Das digitale Signal enthält eine Reihe von Codewerten, die Signalwerte darstellen. Zur Veranschaulichung ist das Digitaleingangssignal B so gezeigt, dass es drei Pegel annimmt, die verschiedenen Codewerten entsprechen.
Ein drittes Signal Idiff veranschaulicht eine Differenz zwischen Nettoströmen, die zu den Ausgängen 48a,b fließen. Der Schaltkreis arbeitet in zwei alternierenden Phasen I, II. In den ersten Phasen I steuert der Decodierer 40 die Schalter 46a-d in Abhängigkeit von den Daten, um eine datenabhängige Nettostromdifferenz zu den Ausgängen 48a,b zu leiten. In den zweiten Phasen II veranlasst der Decodierer 40 die Schalter 46a-d, den Ausgängen 48a,b eine Rückkehr-zu-Null-Stromdifferenz zuzuführen.
Wenn das Digitaleingangssignal B für einen hohen Pegel codiert, so steuert der Decodierer 40 den Schalter 46a-d in der ersten Phase so, dass der Ausgang sowohl der dritten als auch der vierten Stromquelle 44a,b mit dem Ausgang der zweiten Stromquelle 42b verbunden wird. Somit ist der Nettostrom an dem ersten Ausgang gleich einem Strom Ia von der ersten Stromquelle 42a. Unter der Annahme, dass die Strömen von der ersten, der zweiten, der dritten und der vierten Stromquelle 42a,b identisch sind, ist der Nettostrom an dem zweiten Ausgang 48b-Ia. Die Differenz zwischen den Nettoströmen an dem ersten und dem zweiten Ausgang ist 2Ia, was einem hochpegeligen Differenzialausgangsstrom 51 entspricht.
Wenn das Digitaleingangssignal B für einen niedrigen Pegel codiert, so steuert der Decodierer 40 in ähnlicher Weise die Schalter 46a-d in der ersten Phase so, dass der Ausgang sowohl der dritten als auch der vierten Stromquelle 44a,b mit dem Ausgang der ersten Stromquelle 42b verbunden wird. Somit wird die Differenz zwischen den Nettoströmen an dem ersten und dem zweiten Ausgang -2Ia, was einem niedrigpegeligen Differenzialausgangsstrom 53 entspricht.
Wenn das Digitaleingangssignal B für einen dritten Pegel codiert, so steuert der Decodierer 40 die Schalter 46a-d in der ersten Phase so, dass der Ausgang der dritten und der vierten Stromquelle 44a,b mit dem Ausgang der ersten bzw. der zweiten Stromquelle 42b oder mit der zweiten bzw. der ersten Stromquelle 42b verbunden wird. Somit wird die Differenz zwischen den Nettoströmen an dem ersten und dem zweiten Ausgang zu Null.
Der Schaltkreis wird veranlasst, das dritte Eingangssignal in der gleichen Weise auszugeben wie den Rückkehr-zu-Null-Pegel. In der zweiten Phase bringt der Decodierer 40 die Differenz ebenfalls auf Null, indem er die Schalter 46a,b so steuert, dass der Ausgang der dritten und der vierten Stromquelle 44a,b mit dem Ausgang der ersten bzw. der zweiten Stromquelle 42b oder mit der zweiten bzw. der ersten Stromquelle 42b verbunden wird.
In der Praxis kann es sein, dass die Stromquellen 42a,b, 44a,b zum Beispiel aufgrund geometrischer oder parametrischer Differenzen bei der Implementierung der verschiedenen Stromquellen keine identischen Ströme abgeben. Das Ergebnis nicht-identischer Ströme ist, dass die Differenz bei den Nettoströmen von den Ausgängen 48a,b auf dem Rückkehr-zu-Null-Pegel nicht exakt in der Mitte des Differenzausgangs für den hohen und den niedrigen Pegel liegt. Das ist kein Problem, wenn der Rückkehr-zu-Null-Pegel lediglich als ein Rückkehr-zu-Null-Pegel und nicht als dritter Ausgangspegel verwendet wird, der durch das Digitaleingangssignal B ausgewählt werden kann. Aber es kommt zu einer Nichtlinearität der Digital-Analog-Wandlung, wenn der Rückkehr-zu-Null-Pegel als ein dritter Ausgangspegel verwendet wird, der durch das Digitaleingangssignal B ausgewählt werden kann.
Um dieser Nichtlinearität entgegenzuwirken, wird der dritte Pegel vorzugsweise abgeschnitten, indem zwei verschiedene Zustände für die Zufuhr von Strom für den dritten Pegel verwendet werden, so dass der Ausgangsstrom für den dritten Pegel im Durchschnitt exakt in der Mitte zwischen dem hohen und dem niedrigen Pegel liegt. In dem ersten Zustand steuert der Decodierer 40 die Schalter 46a-d so, dass der Ausgang von der ersten Stromquelle 42a mit dem Ausgang der dritten Stromquelle 44a verbunden wird und der Ausgang von der zweiten Stromquelle 42b mit dem Ausgang der vierten Stromquelle 44b verbunden wird. In dem zweiten Zustand steuert der Decodierer 40 die Schalter 46a-d überkreuz so, dass der Ausgang von der ersten Stromquelle 42a mit dem Ausgang der vierten Stromquelle 44b verbunden wird und der Ausgang von der zweiten Stromquelle 42b mit dem Ausgang der dritten Stromquelle 44a verbunden wird.
Die folgende Tabelle gibt einen Überblick über die Nettoströme, die in dem ersten und dem zweiten Zustand als I1, I2, I3, I4 (die Ströme von der ersten, der zweiten, der dritten bzw. der vierten Stromquelle 42a,b 44a,b) zu den Ausgängen 48a,b fließen. Au ßerdem sind die Ströme mit hohem und niedrigem Digitaleingang B in der Tabelle enthalten.
Man wird sich erinnern, dass I1-I4 alle im Wesentlichen gleich sind, von Ungenauigkeiten abgesehen. Man wird feststellen, dass die Stromdifferenz mit entgegengesetzter Polarität von I1-I2 und für hohe und niedrige Eingangssignale B abweicht. In dem ersten und dem zweiten Zustand gibt es kleine Abweichungen von dem Pegel I1-I2 in der Mitte zwischen den Pegeln für das hohe und das niedrige Eingangssignal B. Der Durchschnitt der Pegel für den ersten und den zweiten Zustand liegt exakt auf diesem Pegel I1-I2 in der Mitte zwischen den Pegeln für das hohe und das niedrige Eingangssignal B. Dies wird dazu verwendet, um den Nichtlinearitäten entgegenzuwirken, selbst wenn die Ströme einander nicht gleich sind.
Der Decodierer 40 ist vorzugsweise so konfiguriert, dass er sowohl den Zustand 1 als auch den Zustand 2 zum Erzeugen des Ausgangsstroms nutzt, wenn das Digitaleingangssignal den dritten Pegel zwischen dem hohen und dem niedrigen Pegel und/oder in den zweiten Phasen annimmt. In verschiedenen Taktzyklen wählt der Decodierer 40 verschiedene Zustände aus, so dass im Durchschnitt der Ausgangsstrom für den dritten Pegel in der Mitte zwischen dem hohen und dem niedrigen Pegel liegt, d. h. die zwei Zustände werden genauso häufig gewählt. Somit mittelt der Schleifenfilter 14 die Nichtlinearität heraus, zu der es Verwendung des dritten Pegels kommt.
Es können verschiedene Verfahren verwendet werden, um die Zustände auszuwählen, die dafür genutzt werden, den Ausgangsstrom in den ersten Phasen I zu steuern, wenn das Eingangssignal den dritten Wert annimmt. Jedes Verfahren sollte vorzugsweise gewährleisten, dass beide Zustände gleich häufig eintreten, wenigstens im Durchschnitt. Natürlich weicht der Strom in jedem einzelnen Zustand immer noch vom Idealwert ab, aber weil der Strom im Durchschnitt dem Idealwert entspricht, wird der größte Teil der Abweichung durch den Schleifenfilter 14 herausgefiltert. Vorzugsweise sollte ein ebenso großer Teil der Spektraldichte der Abweichungen zu Frequenzen verschoben werden, die durch den Schleifenfilter 14 herausgefiltert werden. Darum sollte das Verfahren der Auswahl der Zustände vorzugsweise unterstützen, dass die Spektraldichte der Abweichungen zu höheren Frequenzen hin verschoben wird (Frequenzen, die durch den Schleifenfilter 14 herausgefiltert werden).
In einer ersten Gruppe von Ausführungsformen werden die Zustände, die in den ersten Phasen I verwendet werden, unabhängig von den Zuständen ausgewählt, die in den zweiten Phasen II verwendet werden. Jedoch schränkt das die maximale Frequenz ein, bis zu der die Spektraldichte der Abweichungen verwendet werden kann. Darum hängt in einer zweiten Gruppe von Ausführungsformen die Auswahl der Zustände, die in den ersten und den zweiten Phasen verwendet werden, voneinander ab. Dadurch ist es möglich, die Spektraldichte zu höheren Frequenzen zu verschieben.
In den Ausführungsformen, in denen die Zustände, die in den ersten Phasen I verwendet werden, unabhängig von den Zuständen ausgewählt werden, die in den zweiten Phasen II verwendet werden, kann jeder beliebige Zustand verwendet werden, um den Rückkehr-zu-Null-Strom in den zweiten Phasen II zwischen den ersten Phasen I, in denen eingangssignalgesteuerte Ströme zugeführt werden, bereitzustellen. Zum Beispiel kann in der zweiten Phase immer der gleiche Zustand verwendet werden. Dies führt zu einem Gleichstromgegensignal, aber ein solches Gegensignal ist in den meisten Anwendungen, wie beispielsweise Audioausgabe oder Drahtlossignalempfang, irrelevant. Alternativ kann der Zustand, der in der zweiten Phase verwendet wird, in aufeinanderfolgenden Taktzyklen alterniert werden. In einer weiteren Alternative kann der Zustand, der in der zweiten Phase verwendet wird, von einem Taktzyklus zum anderen hin- und hergeschaltet werden. Wenn keine Rückkehr-zu-Null-Pegel benötigt werden, so kann der Schaltkreis natürlich während des gesamten Taktzeitraums einfach eingangssignalgesteuerte Ausgangsströme bereitstellen. In diesem Fall wird keine zweite Phase benötigt, oder der zweite Phase braucht nur vorübergehend – in Übergangszuständen während des Umschaltens – zu dauern.
Wenn die Zustände, die in den ersten Phasen verwendet werden, unabhängig von den Zuständen ausgewählt werden, die in den zweiten Phasen verwendet werden, so können verschiedene Verfahren verwendet werden, um die Zustände in den ersten Phasen I auszuwählen. In einer ersten Ausführungsform verwendet der Decodierer 40 einfach den Zustand 1 und den Zustand 2 im Wechsel, wenn der dritten Pegel eintritt. So wird auf einfache Weise gewährleistet, dass die durchschnittliche Stromdifferenz für den dritten Pegel in der Mitte zwischen den Stromdifferenzen für den hohen und den niedrigen Pegel liegt. Das kann zum Beispiel dadurch implementiert werden, dass man einen (nicht gezeigten) Umschalt-Flipflop in den Decodierer 40 einfügt, wobei der Umschalt-Flipflop den Zustand steuert, der zum Steuern der Schalter 46a-d verwendet wird, wenn das Eingangssignal B den dritten Pegel auswählt, wobei der Umschalt-Flipflop jedes Mal umschaltet, wenn das Eingangssignal B den dritten Pegel auswählt. Auf diese Weise wird die Spektraldichte der Abweichungen zu höheren Frequenzen verschoben, aber die maximale Frequenz wird durch die Frequenz beschränkt, mit der der dritte Pegel eintritt. Wenn die maximale Frequenz niedrig ist, so ist die Spektraldichte gering, weil der dritte Pegel mit niedriger Frequenz eintritt, aber bei einigen Anwendungen ist diese Frequenz zu niedrig, um die Abweichungen herauszumitteln.
Bei einer Ausführungsform verwendet der Decodierer 40 den Zustand 1 in geraden Taktzyklen und den Zustand 2 in ungeraden Taktzyklen. Dies gewährleistet auch, dass die durchschnittliche Stromdifferenz für den dritten Pegel in der Mitte zwischen den Stromdifferenzen für den hohen und den niedrigen Pegel liegt. Dies kann zum Beispiel implementiert werden, indem man einen (nicht gezeigten) Umschalt-Flipflop in den Decodierer 40 einbaut, wobei der Umschalt-Flipflop den Zustand steuert, der zum Steuern der Schalter 46a-d verwendet wird, wenn das Eingangssignal B den dritten Pegel auswählt, wobei der Umschalt-Flipflop mit jedem Taktzyklus umschaltet. Bei einer weiteren Ausführungsform kann ein Pseudozufallsgenerator, wie beispielsweise ein passend gestaltetes lineares rückgekoppeltes Schieberegister (Linear Feedback Shift Register – LFSR) verwendet werden, um den Umschalt-Flipflop umzuschalten. Bei all diesen Ausführungsformen ist die maximale Frequenz, zu der die Spektraldichte der Abweichungen verschoben wird, durch die Frequenz beschränkt, mit der der dritten Pegel eintritt. Bei einigen Anwendungen ist diese Frequenz zu niedrig, um die Abweichungen herauszumitteln.
Bei einer weiteren Ausführungsform wird das vorherige Eingangssignal verwendet, um den Zustand in der ersten Phase I auszuwählen. Das heißt, wenn ein Eingangssignal mit dem dritten Pegel in einem Taktzyklus eintritt und das Eingangssignal in dem vorherigen Taktzyklus hoch war, so wird der ersten Zustand in dem Taktzyklus ausgewählt. Wenn das Eingangssignal in dem vorherigen Taktzyklus niedrig war, so wird der zweite Zustand ausgewählt. Wenn das vorherige Eingangssignal den dritten Wert hat, so wird der Zustand relativ zu dem Zustand des vorangegangenen Taktzyklus' umgeschaltet. Da der hohe und der niedrige Pegel gleich häufig eintreten, wird dadurch gewährleistet, dass im Durchschnitt beide Zustände gleich häufig eintreten. Dieses Verfahren des Auswählens der Zustände kann zum Beispiel mittels eines(nicht gezeigten) Zwischenspeichers im Decodierer 40 implementiert werden, wobei der Zwischenspeicher das vorherige Eingangssignal zwischenspeichert, wenn dieses Eingangssignal hoch oder niedrig war, und wobei der Zwischenspeicher die Logik ihrem vorherigen Inhalt entgegengesetzt zwischenspeichert, wenn das Eingangssignal den Mittelwert annahm. Jedoch hat dieses Verfahren den Nachteil, dass die Zustände dergestalt mit dem Eingangssignal korreliert sind, dass ein Teil der Spektraldichte der Abweichungen bei niedrigen Frequenzen eintritt.
Die Spektraldichte der Abweichungen kann zu höheren Frequenzen verschoben werden, wenn die Auswahl der Zustände, die in den ersten Phasen und den zweiten Phasen verwendet werden, voneinander abhängig gemacht wird. 5 zeigt das Ergebnis einer alternativen Ausführungsform zum Auswählen des Zustands, der in der ersten Phase verwendet wird. In dieser Ausführungsform wechselt der Decodierer 40 den ausgewählten Zustand jedes Mal, wenn der Mittelwert ausgegeben wird, sowohl wenn er in einer ersten Phase ausgegeben wird, als auch, wenn er in einer zweiten Phase ausgegeben wird. Diese alternative Ausführungsform kann auf verschiede Weise implementiert werden, zum Beispiel durch Einbauen eines (nicht gezeigten) Umschalt-Flipflops in den Decodierer 40, wobei der Umschalt-Flipflop den Zustand steuert, der zum Steuern der Schalter 46a-d verwendet wird, wenn der dritte Pegel sowohl in der ersten Phase als auch in der zweiten Phase ausgegeben wird, wobei der Umschalt-Flipflop jedes Mal umschaltet, wenn ein solcher dritter Pegel ausgegeben wird. Eine alternative Implementierung ist zum Beispiel die Verwendung eines Umschaltsignals, das zwischen aufeinanderfolgenden Phasen unabhängig von den Daten B umschaltet, und eines Flipflops, der bei jedem Taktzyklus umgeschaltet wird, in dem das Digitaleingangssignal B nicht den Mittelwert einnimmt. Bei dieser alternativen Ausführungsform wird ein Signal, das den zu verwendenden Zustand auswählt, durch Bilden eines exklusiven ODER des Umschaltsignals und des Ausgang des Flipflops gebildet.
Somit wird, solange in der ersten Phase eines Taktzyklus' ein hoher oder ein niedriger Wert ausgegeben wird, der Zustand, der zum Ausgeben des RTZ-Pegels in der zweiten Phase verwendet wird, einfach zwischen dem ersten und dem zweiten Zustand umgeschaltet. Wenn in einem Taktzyklus ein dritter Wert ausgegeben wird, so werden in der ersten und der zweiten Phase unterschiedliche Zustände verwendet, wobei der Zustand in der ersten Phase in Abhängigkeit von dem Zustand, der im letzten vorherigen Taktzyklus verwendet wurde, ausgewählt wird.
In 5 zum Beispiel werden die Zustände, die in aufeinanderfolgenden zweiten Phasen verwendet werden, alterniert, sofern nicht ein Signal mit einem dritten Pegel in der dazwischenliegenden ersten Phase eintritt (die verschiedenen Zustände sind anhand geringfügig höherer und niedrigerer Pegel 52, 56 zu erkennen). In einem ersten Taktzyklus tritt ein Eingangssignal 50 mit einem Mittelwert ein. In diesem ersten Taktzyklus wird der erste Zustand (mit einem etwas höheren Pegel 52 dargestellt als der Pegel in der Mitte zwischen dem hohen und dem niedrigen Pegel) zum Erzeugen des Ausgangssignals in der ersten Phase verwendet. In einen nächsten Taktzyklus, in dem ein Mittelwert des Eingangssignals 54 eintritt, wird der zweite Zustand verwendet (mit einem etwas höheren Pegel 56 dargestellt als der Pegel in der Mitte zwischen dem hohen und dem niedrigen Pegel), weil es seit dem vorherigen Zyklus, in dem das Eingangssignal den Mittelwert 50 annahm, zu einer ungeraden Anzahl von Taktzyklen gekommen ist. In dem nächsten Taktzyklus, in dem das Eingangssignal den Mittelwert 58 annimmt, wird wieder der zweite Zustand 59 verwendet, weil es dieses Mal seit dem vorherigen Mittelwert 54 zu einer geraden Anzahl von Taktzyklen gekommen ist.
Auf diese Weise bilden die Signale, die für aufeinanderfolgend ausgewählte der Zustände ausgegeben werden, praktisch das Ausgangssignal eines digitalen Oszillators mit einer nominalen Oszillationsperiode, die der Hälfte der Abtastfrequenz entspricht. Die Oszillation dieses Oszillators wird in Abhängigkeit von dem Digitaleingangssignal B phasenmoduliert, wenn dieses Digitaleingangssignal den dritten Wert zwischen dem hohen und dem niedrigen Wert annimmt. Auf diese Weise wird die Spektraldichte der Abweichungen des Signals, das in den ersten Phasen verwendet wird, auf die Spektraldichte von Abweichungen in den zweiten Phasen aufmoduliert. Dadurch wird die Spektraldichte auf hohen Frequenzen angeordnet, so dass sie einfacher herausgefiltert werden kann. Dies geschieht auf Kosten der Spektraldichte von Abweichungen infolge der Auswahl des Zustandes, der für den RTZ-Pegel in den zweiten Phasen verwendet wird. Im Vergleich zu der Ausführungsform, in der der Zustand, der für den RTZ-Pegel in den zweiten Phasen verwendet wird, unabhängig von den Daten gewechselt wird, wird ein Teil der Spektraldichte infolge der Auswahl verschiedener Zustände in den zweiten Phasen zu einer niedrigeren Frequenz verschoben. Diese Spektraldichte bleibt aber immer noch bei Frequenzen, die sich leicht herausfiltern lassen.
Es versteht sich, dass – ohne dass von der Erfindung abgewichen wird – die Zustände, die in den ersten Phasen I verwendet werden, wenn das Digitaleingangssignal den Mittelwert annimmt, auch auf andere Weise zu einem Teil eines hochfrequenten digitalen Oszillationssignals gemacht werden können. Zum Beispiel kann ein etwas niederfrequenteres digitales Oszillationssignal verwendet werden, das nur in einem Teil der Taktzyklen hin- und herschaltet, wenn das Digitaleingangssignal nicht den hohen oder den niedrigen Wert annimmt, oder es kann eine hochfrequentes Pseudozufallsoszillation verwendet werden, um nacheinander die Zustände für aufeinanderfolgende zweite Phasen und erste Phasen, in denen der Mittelwert ausgegeben wird, auszuwählen.
Es versteht sich, dass die Erfindung nicht auf die beschriebenen Schaltkreise beschränkt ist. Zum Beispiel kann anstelle einer Stromsubtraktion mittels der Summierungsknoten 120a,b auch eine Spannungssubtraktion verwendet werden. In diesem Fall wird der Rückkopplungssignalgenerator so modifiziert, dass er eine von drei Spannungen unter der Kontrolle des Ausgangssignals vom Quantisierer 16 erzeugt, wobei eine mittlere der Spannungen auch als eine Rückkehr-zu-Null-Spannung zwischen dem Zuführen der Spannungen, die durch das Ausgangssignal des Quantisierers gesteuert werden, zugeführt wird. In einem anderen Beispiel können gemischte Spannung-Strom-Additionsschaltkreise verwendet werden.
Es kann jede beliebige Form der Erzeugung dreier Strompegel vom Rückkopplungssignalgenerator verwendet werden, wobei zum Beispiel ein herkömmlicher Spannung-Strom-Wandler mit Stromquellenausgängen zum Ausgeben von Strömen zu den Summierungsknoten verwendet wird. Allerdings vereinfacht die Verwendung einer einzigen Spannungsquelle 182, die über ein Koppelnetz und Widerstände 188a,b mit den Summierungsknoten 120a,b verbunden ist, den Aufbau und stellt einen exakt kalibrierten Schaltkreis bereit, wenn die Widerstände 188a,b sorgfältig abgestimmt sind. Somit ist der Schaltkreis widerstandsfähiger gegen Parameterspreizung und bedarf keiner komplexen Kalibrierung.
Die Widerstände 188a,b können unter Verwendung einer beliebigen Art von Widerstandsstruktur implementiert werden, wie beispielsweise einer Fläche aus Polysilicium oder FET-Bauelementen mit einer konstanten Steuerspannung usw. Obgleich eine Bandlückenreferenz 182 gezeigt wurde, kann auch jede andere Art von Spannungsreferenz verwendet werden. Die Bandlückenreferenz ist aber vorteilhaft, weil sie für eine Spannung sorgt, die kaum äußeren Einflüssen unterliegt.
Obgleich die gezeigte Ausführungsform einander entgegengesetzte Ströme durch die Widerstände 188a,b erzeugt, kann diesen Strömen natürlich auch ein Gleichtaktstrom hinzugefügt werden, zum Beispiel durch Hinzufügen ähnlicher Stromquellen an den internen Knoten 185a,b. Allerdings würde ein solcher gemeinsamer Strom eine exakte Abstimmung erfordern, um Nichtlinearitäten in der Analog-Digital-Wandlung zu vermeiden. Bei Verwendung einander entgegengesetzter Ströme ist eine solche Abstimmung nicht so entscheidend.
Obgleich der Schaltkreis von 1 für ein dreipegeliges Ausgangssignal vorgesehen ist, kann man des Weiteren auch mehr Ausgangspegel verwenden, zum Beispiel 5 Pegel, wobei für einen davon das Rückkopplungssignal unter Verwendung des Rückkehrzu-Null-Schalters realisiert wird. Vorzugsweise wird eine ungerade Anzahl von Pegeln verwendet, wobei der Rückkehr-zu-Null-Pegel in der Mitte liegt und der andere Pegel symmetrisch und gleichmäßig beabstandet auf jeder Seite des Rückkehr-zu-Null-Pegels angeordnet ist. Somit wird nur ein Minimum an Komponenten benötigt, die die Linearität beeinträchtigen. Zum Beispiel könnten die zusätzlichen Pegel durch Hinzufügen einer zusätzlichen Kombination von Widerständen und Verknüpfungsschaltungen realisiert werden, die mit den Summierungsknoten 120a,b parallel zu der Kombination aus Widerständen 188a,b und Verknüpfungsschaltungen 184a,b, 186a,b verbunden sind. Die Linearität wird dann durch die Abstimmung des Widerstandes bestimmt.
Anstelle eines einzelnen Rückkehr-zu-Null-Transistors 187 kann auch eine Kombination von Transistoren, oder eine beliebige andere Schalterart, verwendet werden, zum Beispiel zwei Schalttransistoren, von denen jeder zwischen einem jeweiligen der internen Knoten 185a,b und einem Knoten angeordnet ist, der eine Referenzspannung zuführt, die gleich der Hälfte der Bandlückenspannung ist. Allerdings ist die Ausführungsform von in 1, mit einem Schalter zwischen den internen Knoten, weniger komplex, ist widerstandsfähiger gegen Parameterspreizung während der Fertigung und nutzt eine Spannung, die unter Verwendung der Bandlückenreferenz erzeugt wurde, zur Bereitstellung des dritten Strompegels.
Anstelle des Bestimmens der Gleichtaktspannung an den Summierungsknoten 120a,b mit der Bandlückenreferenz 182, die auch zum Steuern der Größe der Ströme verwendet wird, könnte man gleichermaßen (allein oder in Kombination mit der Bandlü ckenreferenz 182) eine separate Spannungsquelle zum Bestimmen der Gleichtaktspannung verwenden. Zum Beispiel könnte eine Gleichtaktspannung von den Eingängen 100a,b verwendet werden, wenn die Kondensatoren 104a,b weggelassen werden würden. Jedoch wird durch die Verwendung der Bandlückenreferenz 182 der Schaltkreis unabhängig vom Eingangssignal und deshalb widerstandsfähiger gegen äußere Einflüsse gemacht.
In dem Schaltkreis von 1 erfolgt die Abtastung unter der Kontrolle des Taktsignals durch den Quantisierer 16, aber natürlich kann das Abtasten auch an einer anderen Stelle des Schaltkreises erfolgen. Allerdings kann bei Durchführung der Abtastung im Quantisierer ein zeitkontinuierlicher Schleifenfilter 14 verwendet werden. Das verbessert die Filterfunktion des Filters.

Claims

Elektronischer Schaltkreis mit einem Sigma-Delta-Analog-Digital-Wandler, umfassend: – einen analogen Eingang (100a,b) zum Empfangen eines analogen Eingangssignals, – einen digitalen Ausgang zum Ausgeben eines digitalen Ausgangssignals, das eine Abfolge von Ausgangssignalwerten umfasst, jeder aus einer Gruppe von drei oder mehr verfügbaren Werten, – eine Rückkopplungsschleife, die dafür konfiguriert ist, das digitale Ausgangssignal so zu erzeugen, dass eine zeitgemittelte Differenz zwischen dem analogen Eingangssignal und einem analogen Rückkopplungssignal, das für das digitale Ausgangssignal steht, minimiert wird, – einen Rückkopplungssignalgenerator (18) zum Erzeugen aufeinanderfolgender Signalpegel des Rückkopplungssignals, jeder unter der Kontrolle eines jeweiligen der Ausgangssignalwerte, wobei der Rückkopplungssignalgenerator einen Rückkehr-zu-Null-Schalterstromkreis (187) zum Einfügen zuvor festgelegter Rückkehr-zu-Null-Pegel zwischen den Signalpegeln in dem Rückkopplungssignal umfasst, dadurch gekennzeichnet, dass der Rückkehr-zu-Null-Schalterstromkreis (187) dafür konfiguriert ist, den Signalpegel für einen der verfügbaren Werte bereitzustellen, wobei der Rückkopplungssignalgenerator (18) dafür konfiguriert ist, den Rückkehr-zu-Null-Schalterstromkreis (187) zu aktivieren, um einen Rückkehr-zu-Null-Pegel bereitzustellen, wenn Signalpegel des Rückkopplungssignals unter der Kontrolle des einen der verfügbaren Werte erzeugt werden.
Elektronischer Schaltkreis nach Anspruch 1, wobei der Eingang ein Paar Differenzeingangsanschlüsse (100a,b) umfasst, wobei die Rückkopplungsschleife ein Paar Stromsummierungsknoten (120a,b) umfasst, die mit den Differenzeingangsanschlüssen (100a,b) verbunden sind, einen Digitalisierungsschaltkreis (12, 14, 16) zum Bestimmen der Ausgangssignalwerte anhand einer Differenz zwischen Nettoströmen, die den Stromsummierungsknoten (120a,b) zugeführt werden, wobei der Rückkehr-zu-Null- Schalterstromkreis die Summierungsknoten im aktiven Zustand leitend miteinander verbindet.
Elektronischer Schaltkreis nach Anspruch 2, wobei der Rückkopplungssignalgenerator ein Paar Widerstände (188a,b) umfasst, von denen jeder zwischen einem jeweiligen der Stromsummierungsknoten (120a,b) und einem jeweiligen internen Knoten (185a,b) angeschlossen sind, eine Verknüpfungsschaltung (184a,b, 186a,b), die mit den internen Knoten verbunden ist, zum Umkehren von Strömen durch die Widerstände (188a,b) in Abhängigkeit von den Ausgangssignalwerten, wobei der Rückkehr-zu-Null-Schalterstromkreis (187) die Summierungsknoten (122a,b) über die internen Knoten (185a,b) verbindet.
Elektronischer Schaltkreis nach Anspruch 3, wobei der Rückkopplungssignalgenerator eine Referenzspannungsquelle (182) umfasst, wobei die Verknüpfungsschaltung (184a,b, 186a,b) eine umpolbare Verbindung zum Verbinden entgegengesetzter Seiten der Referenzspannungsquelle (182) mit jeweiligen der internen Knoten (185a,b) wenigstens dann bereitstellt, wenn der Signalpegel für andere verfügbare Werte als der eine der verfügbaren Werte bereitgestellt wird, wobei die Verbindung unter der Kontrolle der Ausgangssignalwerte umgepolt wird.
Elektronischer Schaltkreis nach Anspruch 1, wobei der Rückkehr-zu-Null-Schalterstromkreis (187) dafür konfiguriert ist, den Rückkehr-zu-Null-Pegel aus mehreren möglichen Pegeln auszuwählen, wobei der Rückkopplungssignalgenerator dafür konfiguriert ist, zwischen der Auswahl der mehreren Pegel zu pulsen, wenn Signalpegel des Rückkopplungssignals unter der Kontrolle des einen der verfügbaren Werte erzeugt werden.
Elektronischer Schaltkreis nach Anspruch 5, wobei der Rückkopplungssignalgenerator dafür konfiguriert ist, sowohl die Rückkehr-zu-Null-Pegel zwischen den Signalpegeln als auch den Signalpegel in Reaktion auf die Ausgabe des einen der verfügbaren Werte im Wechsel in Abhängigkeit voneinander auszuwählen.
Elektronischer Schaltkreis nach Anspruch 6, wobei der Rückkopplungssignalgenerator dafür konfiguriert ist, den ausgewählten der möglichen Pegel jedes Mal, wenn ein Rückkehr-zu-Null-Pegel ausgegeben wurde, entweder zwischen den Signalpegeln oder als ein Signalpegel zu wechseln.
Elektronischer Schaltkreis nach Anspruch 6, wobei der Rückkopplungssignalgenerator dafür konfiguriert ist, den Rückkehr-zu-Null-Pegel zwischen den Signalpegeln zu wechseln.
Elektronischer Schaltkreis nach Anspruch 5, wobei der Rückkopplungssignalgenerator dafür konfiguriert ist, wechselnde der möglichen Pegel in geraden bzw. ungeraden Taktzyklen auszuwählen, um das Rückkopplungssignal unter der Kontrolle des einen der verfügbaren Werte zu erzeugen.
Elektronischer Schaltkreis nach Anspruch 1, umfassend einen Mischer (34a,b), einen Überlagerungsoszillator (32), der mit dem Mischer (34a,b) verbunden ist, wobei der analoge Eingang des Analog-Digital-Wandlers mit einem Ausgang des Mischers (34a,b) verbunden ist.