CN1630983A - 带有σδ模拟－数字转换器的电路 - Google Patents
带有σδ模拟－数字转换器的电路 Download PDFInfo
- Publication number
- CN1630983A CN1630983A CN02827666.3A CN02827666A CN1630983A CN 1630983 A CN1630983 A CN 1630983A CN 02827666 A CN02827666 A CN 02827666A CN 1630983 A CN1630983 A CN 1630983A
- Authority
- CN
- China
- Prior art keywords
- signal
- output
- level
- output signal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 230000003595 spectral effect Effects 0.000 description 16
- 238000000034 method Methods 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 238000001914 filtration Methods 0.000 description 4
- 230000003446 memory effect Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 238000012935 Averaging Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
- H03M3/346—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by suppressing active signals at predetermined times, e.g. muting, using non-overlapping clock phases
- H03M3/348—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by suppressing active signals at predetermined times, e.g. muting, using non-overlapping clock phases using return-to-zero signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
Abstract
模拟－数字转换器具有用于输出数字输出信号的数字输出端，数字输出信号是从一组3个或更多个可利用值中选择出来的。反馈回路产生数字输出信号以使在模拟输入信号和代表数字输出信号的模拟反馈信号之间的时间平均差值变为最小。反馈信号发生器产生反馈信号的相继的信号电平。归零开关在反馈信号的信号电平之间插入预定的归零电平。归零开关还用于提供可利用值之一的信号电平。
Description
技术领域
本发明涉及带有∑Δ模拟-数字转换器的电路。
背景技术
模拟-数字转换器把可以取任何一个连续值的模拟输入信号转换成一系列相继的数字输出信号，其中的每一个代表可能的信号值的一个整数。∑Δ模拟-数字转换器利用一个反馈回路把输入信号和反馈信号之间的差值减至最小，反馈信号包括由数字输出信号代表的并且对于时间平均的输出电平。
∑Δ模拟-数字转换器通常使用一个比特的输出信号，它表示两个输出电平之一，但是具有更多可能的输出电平的转换器也是已知的。例如，PCT专利申请WO01/01578就描述了具有3个或5个可能的输出值的∑Δ模拟-数字转换器，这些可能的输出值对应于不同的模拟信号电平。使用两个以上可能的输出值的好处是，对于每秒指定数目的输出信号，可能获得更大的信号噪声比。
然而，当输出对应于两个以上可能的输出电平时，将有可能出现这样的风险：输出电平之间的距离的扩展将在模拟-数字转换中引入非线性误差。WO01/01578通过对于输出信号附加校正消除了这些误差。在校正阶段，这个∑Δ模拟-数字转换器将可能的输出电平数目减至3个，以便测量改善线性所需要的校正值。这里没有详细描述在这个∑Δ模拟-数字转换器中用来产生反馈信号的电路，但经过推测可知，可以使用一个选择电路，所说的选择电路根据输出信号采取3个值中的哪一个来选择性地将反馈信号的输出连接到到3个电压源之一上。
PCT专利申请WO 00/65723描述了一种带有归零开关的的∑Δ模拟-数字转换器。提供归零开关的目的是改善电路的线性。线性可能由记忆效应引起，而记忆效应则与连续输出的输出信号的组合有关联。归零开关通过保证反馈信号每次都复位到在对应于相继的输出信号值的假定值之间的一个标准值来消除这些记忆效应。
专利申请WO 00/65723的电路使用一个差分电流输出来产生反馈信号。与对应的一些差分电流输出串联的开关实施归零开关。
发明内容
除了其它的目的以外，本发明的一个目的是提供带有∑Δ模拟-数字转换器的电路，所说的电路允许两个以上可能的输出值，并且几乎没有额外开销。
除了其它的目的以外，本发明的一个目的是提供带有∑Δ模拟-数字转换器的电路，所说的电路允许两个以上可能的输出值，并且不需要校准。
本发明提供的带有∑Δ模拟-数字转换器的电路包括：
用于接收模拟输入信号的模拟输入端；
用于输出数字输出信号的数字输出端，数字输出信号包括输出信号值的一个序列，每个输出信号值都来自一组3个或更多个可利用值；
反馈回路，用于产生数字输出信号以使在模拟输入信号和代表数字输出信号的模拟反馈信号之间的时间的平均差值变为最小；
反馈信号发生器，用于产生反馈信号的相继的信号电平，每个信号电平都在对应的一个输出信号值的控制之下，反馈信号发生器包括归零开关电路，归零开关电路用于在反馈信号的信号电平之间插入预定的归零电平，归零开关电路耦合成为可利用值之一提供信号电平的形式。通过使用归零开关电路从而不仅分开输出值而且提供输出值之一，可获得一个简单的电路，这个简单的电路不仅消除由于记忆效应引起的非线性，而且还使具有两个以上可能的输出电平的∑Δ模拟-数字转换具有较高的信号噪声比。在本说明书中，归零开关电路可由单个开关元件组成，或由多个开关元件组成。归零开关电路例如把一个输出连接到用于提供归零电平的节点上，或者，归零开关电路相互连接各个差分输出，或者连接差分输出到一个公共节点或者到至少提供实质上相同的归零电平信号的不同的节点上。
按照本发明的电路的一个实施例使用差分电流输出来产生反馈信号，并且还使用归零开关电路来迫使差分电流之和在有效时为0。以此方式，在不进行复杂的校准的情况下，就可以保证在不同的可能的输出电平之间有一个均匀的间隔。
在另一个实施例中，使用一对连接到对应的一些求和节点上的电阻器以及一个开关电路来产生差分电流，这个开关电路根据数字输出信号控制加在电阻器两端的电压。通过经这些电阻器电连接求和节点，产生归零电平。以此方式，归零开关实现了内部的先前状态的全部记忆。
在另一个实施例中，开关电路交换加到内部节点上的电压。于是，只需要一个电压就可以产生反馈信号的两个信号电平，归零开关通过连接内部节点产生第三个电平。结果，不需要任何校准就可以保证模拟-数字转换的线性。对于所加的电压，可以使用稳定的基准电压，如带隙基准电压。这样，就可以不受外部影响地形成模拟-数字转换器的刻度。
附图的简要说明
下面参照附图详细描述本发明的这些和其它的目的以及其它的优点。
图1表示一个∑Δ模拟-数字转换器；
图2表示在转换器中产生的信号；
图3表示一个接收电路；
图4表示反馈信号发生电路；
图5表示反馈信号。
具体实施方式
图1表示一个∑Δ模拟-数字转换器。转换器包含输入级10、减法级12、回路滤波器14、量化器16、和反馈信号发生器18。输入级10具有差分输入端100a、b和耦合到减法级12的求和节点120a、b的输出端。例如，所示的输入级10包含串联在每个输入端100a、b和相应的求和节点120a、b之间的电容器104a、b和电阻器102a、b。
减法级12、回路滤波器14、和量化器形成一个数字化级，用于从差值信号形成数字输出信号，所述的差值信号是从输入信号和输出信号之间的平均差值获得的。减法级12包含一个差分放大器122，它的输入端耦合到求和节点120a、b，反馈电容器124a、124b耦合在放大器122的输出端和它的输入端之间。减法级12的输出端经过回路滤波器14耦合到量化器16。量化器16有一个时钟输入端，量化器16的输出形成∑Δ转换器的输出。量化器16的这个输出端返回耦合到反馈信号发生器18的输入端。反馈信号发生器18的差分输出端耦合到减法级12的求和节点120a、b。回路滤波器14例如是4阶滤波器，但是滤波器的准确类型对于本发明并不是必须的。
在操作中，在输入端100a、b施加差分输入信号，在量化器16的输出端产生数字输出信号。通过减法级12相减对应于差分输入信号的信号和输出信号。所得到的差值由回路滤波器14过滤，经过量化确定出输出信号。回路滤波器14对于这个差值求时间的平均。结果，∑Δ转换器产生一个对于时间平均的跟踪差分输入信号的输出信号。
这样的模拟-数字转换器例如可用在接收载波调制信号的无线信号接收电路中。
图3表示使用如图1所示的∑Δ模拟-数字转换器的接收器。这个接收器包含：天线输入端30、本地振荡器32、混频器34a、b、模拟-数字转换器36a、b、和信号处理电路38。在操作中，混频器34a、b在预定频带(如低频带)内向下变换天线信号使之成为正交信号。模拟-数字转换器26a、b采样并数字化所说的正交信号。优选地，两个转换器36a、b都是如图1所示的类型，因为这个类型的转换器能够提供在强大的非相关信号存在的情况下区分信号所需的线性和动态范围。
在接收器内，目标信号通常伴有其它的调制信号，某些调制信号可能非常强，或者说比目标信号还强。为了提取目标信号，所需的动态范围(最大可能的输入值和模拟-数字转换的分辨率之间的比值)很宽。通过使用两个以上可能的输出值能改善动态范围，但这通常需要相当大的电路开销，并且这将引发非线性的危险，在存在强信号的情况下危及弱信号的无扰动接收。
图2表示一个时钟信号C和代表量化器16的输出信号的信号B。对于量化器16进行设计，以使对于每个时钟脉冲产生一个输出信号值，输出信号取3个值中的一个。信号B限于代表这些值的3个可能电平(当然，量化器的实际输出信号是可能代表任何一种形式的电平的数字信号，如对于每个输出信号用一对比特位的形式)。例如可以通过在量化器16中使用两个比较器(未示出)来实施量化器16，当其输入端的信号之间的差值小于两个比较器的阈值电平时量化器产生第一值，当所说的差值小于两个阈值电平之一但大于另一个时量化器产生第二值，当所说的差值大于两个阈值电平时产生第三值。
反馈信号发生器18向减法电路提供对应于信号B的反馈信号I。在每个时钟周期，出现第一相位和第二相位。在第一相位，由这个时钟周期的信号B确定反馈信号I。在第二相位，反馈信号与信号B无关。第二相位用作不同时钟周期的第一相位之间的归零相位，用于消除在不同的时钟周期的第一相位中提供的信号之间的交互效应。在第一相位中提供的反馈信号I可以取3个不同的值：与第二相位中相同的值24a-d，或者是与个值24a-d相对两侧的值20a-b、22a-c。
当在第一相位的反馈信号I取第二相位的相同值24a-d时，实施这样的反馈信号I的装置与用来实施第二相位的信号的装置相同。这样，利用很少的附加硬件或者不用任何附加硬件，就可以实现具有3个可能电平的反馈信号I。
更详细地参见图1，反馈信号发生器18包括：解码器180、带隙基准182、第一对晶体管184a、b、第二对晶体管186a、b、归零晶体管187、和具有基本上相同阻值的一对电阻器188a、b。量化器16的输出耦合到解码器180的输入端。解码器180的第一输出耦合到第一对晶体管184a、b的控制电极，它的第二输出耦合到第二对晶体管186a、b的控制电极，它的第三输出耦合到归零晶体管187的控制电极。
求和节点120a、b每一个都经过对应的一个电阻器188a、b耦合到对应的内部节点185a、b。内部节点185a、b经过归零晶体管187的主要电流通道相互耦合。第一个内部节点185a经过并行安排的第一和第二路径耦合到基准端189。第一路径包含第一晶体管对的第一晶体管184a的主要电流通道。第二路径包含第二晶体管对186a、b的第一晶体管186a的主要电流通道和与其串联的带隙基准182。类似地，内部节点185b的第二个经过并行安排的第三和第四路径耦合到基准端189。第三路径包含第一晶体管对的第二晶体管184b的主要电流通道和与其串联的带隙基准182。第四路径包含第二晶体管对186a、b的第一晶体管186a的主要电流通道。
在操作中，通过在求和节点120a、b对于来自输入端100a、b和反馈信号发生器18的电流求和，实现减法运算。图2表示的是差分电流I形式的反馈信号I，差分电流是从反馈信号发生器18开始经过电阻器188a、b流到求和节点120a、b的电流之间的差。
解码器180在信号B的控制下控制所说的反馈信号发生器18以3种不同的电流形式之一向求和节点120a、b提供电流，分别提供正的差分电流、负的差分电流、和零差分电流。在每个时钟周期产生第一相位和第二相位，在第一相位中按照由这个时钟周期的信号B确定的形式提供电流，在第二相位中按照不提供电流并且与信号B无关的形式提供电流。第二相位的作用是归零相位，用于消除在不同时钟周期的第一相位提供的电流之间的交互效应。
按照第一种形式，当相互相反的电流经过电阻器188a、b加到求和节点120a、b时，即当加到第一求和节点120a的电流具有第一符号，加到第二求和节点120b的电流具有与第一符号相反的第二符号时，产生正的差分电流20a、b。按照第二种形式，当相互相反的电流(但与第一种形式电流的方向相反)加到求和节点时，即加到第一求和节点120a的电流具有第二符号，加到第二求和节点120b的电流具有第一符号时，产生负的差分电流22a-c，。按照第三种形式，产生零差分电流24a-d。
按以下所述方法可以保证通过电阻器188a、b的相互相反的电流。假定输入信号是差分的，求和节点120a、b的共模电压比基准端189的电压高出半个带隙电压。这是因为解码器180控制晶体管对184a、b、186a、b，使得这些晶体管对在某个时间时其中之一导电或者都不导电。因此，当晶体管对184a、b、186a、b中的任何一个导通时，一个内部节点185a、b耦合到基准端，另一个内部节点耦合到带隙基准182。结果，在求和节点120a、b上的电压之和就等于带隙基准电压。
差分放大器122的功能是一个差分运算放大器，并且通过电容器124a、b设置成一个负反馈结构。结果，放大器122均衡求和节点120a、b处的电压，以使两个电压都等于共模电压。结果，差分输入电压导致加到求和节点120a、b的电流彼此相反。类似地，反馈信号发生器在来自量化器16的输出信号的控制下向求和节点120a、b提供差分电流。
解码器180根据量化器16的输出信号(由信号B表示)控制晶体管对184a、b、186a、b中的哪一个导通。当晶体管对184a、b、186a、b中的一个导通并且归零晶体管187不导通时，一个内部节点185a、b取基准端189的电压，另一个内部节点185a、b取高于基准端电压的一个带隙基准电压。在这种情况下，由于求和节点的电压高于基准端电压半个带隙电压，所以流过电阻器188a、b的电流彼此相反。
应该认识到，本发明不限于图1的电路。例如，可以使用从反馈信号发生器产生3个电流电平的另一种形式。
图4表示一种数字-模拟转换器，它包含解码器40、第一和第二电流源42a、b、第三和第四电流源44a、b、以及一系列开关46a-d。数字-模拟转换器的第一和第二输出端48a、b一起形成电路的差分输出。第一输出48a耦合到第一电流源42a的输出端，数字-模拟转换器的第二输出48b耦合到第二电流源42b的输出端。第一输出48a分别经过对应的开关46a、b耦合到第三和第四电流源44a、b的输出端。第二输出48b分别经过对应的开关46c、d耦合到第三和第四电流源44a、b的输出端。对于第一、第二、第三、和第四电流源42a、b、44a、b进行安排，以使它们能够提供基本上相同的输出电流。在时钟输入clk和在数字输入端41接收的数字信号的控制下，通过解码器40来控制这些开关。
图5表示的信号说明了图4的电路的操作。第一信号clk代表时钟信号，用I和II表示时钟周期的交替的第一和第二相位。第二信号B代表数字输入信号的一个例子。数字信号包含一系列表示信号值的代码值。如图所示，数字输入信号B取与不同的代码值相对应的3个电平。
第三个信号Idiff表示流到输出端48a、b的净电流之间的差值。电路的操作在两个交替的相位I、II中进行。在第一相位I，解码器40根据数据控制开关46a-d，以便根据加到输出端48a、b净电流差提供数据。在第二相位II，解码器40控制开关46a-d以便向输出端48a、b提供归零电流差。
当数字输入信号B对于高电平编码时，解码器40控制开关46a-d在第一相位，从而将第三和第四电流源44a、b两者的输出都连接到第二电流源42b的输出端。这样，第一输出端的净电流就等于来自第一电流源42a的电流Ia。假定来自第一、第二、第三、和第四电流源42a、b的电流相等，则在第二输出端48b上的净电流是-Ia。在第一和第二输出端的净电流之间的差值为2Ia，这个差值对应于高电平差分输出电流51。
类似地，当数字输入信号B对于低电平编码时，解码器40控制开关46a-d在第一相位，从而将第三和第四电流源44a、b两者的输出都连接到第一电流源42b的输出端。这样，在第一和第二输出端的净电流之间的差值为-2Ia，这个差值对应于低电平差分输出电流53。
当数字输入信号B对第三电平编码时，解码器40控制开关46a-d在第一相位，从而将第三和第四电流源44a、b两者的输出分别连接到第一和第二电流源42b的输出端，或者分别连接到第二和第一电流源42b的输出端。这样，在第一和第二输出端的净电流之间的差为0。
使所说的电路以和归零电平相同的方式输出第三输入信号。在第二相位，解码器40还通过控制开关46a、b以分别连接第三和第四电流源44a、b的输出到第一和第二电流源42b的输出或者分别到第二和第一电流源42b的输出来产生差值0。
在实践中，例如由于在实施不同的电流源的过程中的几何学或参数的差异，电流源42a、b、44a、b提供的电流可能有所不同。电流不相同的结果是，归零电平时在输出端48a、b产生的净电流的差值不是严格地在高电平和低电平的差值输出的中点。当归零电平仅仅用作归零电平使用而不是当作可由数字输入信号B选择的第三输出电平使用时，这不是问题。但当归零电平当作可由数字输入信号B选择的第三输出电平使用时，这将导致数字-模拟转换的非线性。
为了克服这种非线性，最好使用两个不同的状态来提供用于第三电平的电流以使用于第三电平的输出电流平均来说严格地处在高和低电平之间的中点，从而可以对第三电平进行斩波。在第一状态，解码器40控制开关46a-d以连接第一电流源42a的输出到第三电流源44a的输出，并且连接第二电流源42b的输出到第四电流源44b的输出。相反，在第二状态，解码器40控制开关46a-d以连接第一电流源42a的输出到第四电流源44b的输出，并且连接第二电流源42b的输出到第三电流源44a的输出。
在下面的表格中，总结了在第一和第二状态下流到输出端48a、b的净电流，用I1、I2、I3、I4分别表示来自第一、第二、第三、和第四电流源42a、b、44a、b的电流。此外，在表格中还包括对于高和低数字输入B时的电流。
输出48a 输出48b 差值
B高电平 I1 I2-I3-I4 I1-I2+I3+I4
B低电平 I1-I3-I4 I2 I1-I2-I3-I4
状态1 I1-I3 I2-I4 I1-I2-I3+I4
状态2 I1-I4 I2-I3 I1-I2+I3-I4
应该记住，I1-I4基本上相等，只是有些误差。应当说明的是，所说的电流差对于I1-I2的不同极性、以及高和低电平的输入信号B是有差别的。在第一和第二状态，对于高和低电平的输入信号B的电平之间的中点的电平I1-I2存在小的偏差。在第一和第二状态的电平的平均值严格地在高和低电平输入信号B之间的中点的电平I1-I2。即使电流彼此不相等，这也将用于抵消非线性。
最好对于解码器40进行安排，以便可利用状态1和状态2这两者在数字输入信号取高和低电平之间的第三电平和/或在第二相位内时可产生输出电流。在不同的时钟周期解码器40选择不同的状态，因而平均来说第三电平的输出电流在高和低电平之间的中点，即，频繁地选择这两个状态。这样，回路滤波器14将使在使用第三电平时产生的非线性最终得到平衡。
可以使用各种各样的方法来选择在输入信号取第三值时用于控制在第一相位I中的输出电流的状态。每一种方法最好都应该保证两个状态频繁地发生，至少平均来说是这样。当然，在每个单独的状态，电流还是偏离理想值的，但是平均来说这个电流是等于理想值的，回路滤波器14滤掉了大部分偏差。优选地，大多数偏差的频谱密度应该移动到可由回路滤波器14滤掉的那些频率上。因此，选择状态的方法最好应该促进偏差的频谱密度向较高的频率(可由回路滤波器14滤除的频率)移动。
在第一组实施例中，在第一相位I使用的状态与第二相位II中使用的状态无关。然而，这限制了可使用频谱密度的最大频率。因此，在第二组实施例中，在第一和第二相位中使用的状态彼此相关。这就有可能移动频谱密度到较高的频率。
在第一相位I中使用的状态与第二相位II中使用的状态无关的实施例中，可以使用任何状态来在提供输入信号控制电流的第一相位I之间的第二相位II提供归零电流。例如，在第二状态中，可以总是使用相同的状态。这将导致一个直流偏移信号，但是在大多数应用中，如音频输出或无线信号接收，这样的偏移信号是不相关的。按另一种方式，在第二相位II中使用的状态可以是在相继的时钟周期中交替出现的。按下一种方式，在第二相位中使用的状态可以是从一个时钟周期到另一个时钟周期触发的。当然，当不需要归零电平时，电路可以在整个时钟周期期间简单地提供输入信号控制的输出电流。在这种情况下，不需要第二相位，或者说，在切换期间过渡过程中，第二相位只是暂时出现的。
当与第二种状态II中使用的状态无关地选择在第一相位I中使用的状态的时候，可以使用各种方法来选择在第一相位I中的状态。在第一实施例中，当产生第三电平时解码器40交替地简单使用状态1和状态2。这样，就很容易地保证用于第三电平的平均电流差在用于高和低电平的电流差之间的中点。为了实施这个实施例，例如可以在解码器40中包括一个触发器(未示出)，这个触发器控制用来控制当输入信号B选择第三电平时开关46a-d的状态，每当输入信号B选择第三电平时所说的触发器触发。以此方式，可将偏差的频谱密度移动到较高的频率，但最大频率受到第三电平发生的频率的限制。当最大频率很低时，由于第三电平以较低的频率发生，所以频谱密度很小，但在某些应用中，这个频率太低，以致于不能平均掉所说的偏差。
在一个实施例中，解码器40在偶数时钟周期使用状态1，在奇数时钟周期使用状态2。这样做也能保证用于第三电平的平均电流差在用于高和低电平的电流差之间的中点。为了实施这个实施例，例如可以在解码器40中包括一个触发器(未示出)，这个触发器控制用来控制当输入信号B选择第三电平时开关46a-d的状态，每个时钟周期触发器都触发。在下一个实施例中，可以使用伪随机发生器，如准确设计的LFSR(线性反馈移位寄存器)来触发所说的触发器。在所有的这些实施例中，移动所说偏差的频谱密度的最大频率受到第三电平发生的频率的限制。在某些应用中，这个频率太低，以致于不能平均掉所说的偏差。
在另一个实施例中，使用前一个输入信号来选择第一相位I中的状态。这就是说，当第三电平输入信号在一个时钟周期内发生并且前一个时钟周期中的输入信号是高电平时，在这个时钟周期选择第一状态。当前一个时钟周期中的输入信号是低电平时，在这个时钟周期选择第二状态。当前一个输入信号具有第三电平时，触发与前一个时钟周期的状态有关的状态。由于高和低电平以相等的频度发生，这将保证：平均来说产生两个状态的频率相等。为了实施选择状态的这种方法，例如可以使用在解码器40中的一个锁存器(未示出)，当输入信号是高或低电平时，锁存器锁存前一个输入信号；当输入信号取中间值时，锁存器锁存前一个内容的逻辑相反的内容。然而，这个方法的缺点是，状态与输入信号相关联，以致于偏差的频谱密度的一部分可能发生在低的频率。
当相互关联地选择第一相位和第二相位所使用的状态时，偏差的频谱密度可以移动到较高的频率。图5表示用于选择在第一相位使用的状态的一个可替换实施例的结果。在这个实施例中，每当输出中间值时，即在第一相位输出中间值并且在第二相位输出中间值时，解码器40交替地改变所选的状态。可以使用各种方法来实施这个可替换实施例。例如可以在解码器40中包括一个触发器(未示出)，这个触发器控制用来控制当在第一相位和第二相位都输出第三电平时开关46a-d的状态，每当输出这个第三电平时触发器都触发。一个可替换实施例例如使用一个触发信号，所说的触发信号在与数据B无关的相继的各个相位之间进行触发，并且当数字输入信号B不取中间值时，每个时钟周期都触发一个触发器。在这个可替换实施例中，通过形成触发信号和触发器输出的“异或”逻辑运算，来形成用于选择将要使用的状态的信号。
这样，只要在时钟周期的第一相位输出高或低值，就会在第一和第二状态之间简单地触发在第二相位中用于输出归零电平的状态。当在一个时钟周期中输出第三值时，在第一和第二相位中将使用不同的状态，第一相位中选择的状态与在前一个时钟周期中使用的状态有关系。
在图5中，例如，在相继的第二相位中使用的状态交替改变，除非在居中的第一相位中产生第三电平信号(从略高和略低的电平52、56可以识别不同的状态)。在第一时钟周期，产生中间值输入信号50。在此第一时钟周期，使用第一状态(如图所示具有略高于高和低电平之间的中点电平的电平52)来产生第一相位的输出信号。在产生输入信号54的中间值的下一个时钟周期，使用第二状态(如图所示具有略高于高和低电平之间的中点电平的电平56)，因为从输入信号取中间值50的前一个时钟周期开始已经产生了奇数的时钟周期。在输入信号取中间值58的下一个时钟周期，再次使用第二状态59，因为自从前一个中间值54开始，偶数的时钟周期已经开始。
以此方式，对于相继选择的状态输出的信号有效地形成数字振荡器的输出信号，它的标称振荡周期对应于采样频率的一半。当数字输入信号取高和低值之间的第三值时，这个振荡器的振荡根据数字输入信号B进行相位调制。以此方式，第一相位使用的信号偏差的频谱密度被调制成在第二相位中偏差的频谱密度。借此可将频谱密度设置在高频，将其滤除更加容易。实现这一点是以牺牲由于在第二相位中选择用于归零电平的状态引起的偏差的频谱密度为代价的。与交替改变第二相位中用于归零电平的状态并且这种状态与频谱密度的数据部分无关的实施例相比，在第二相位中选择不同的状态可使频谱密度移动到较低的频率。然而，这个频谱密度仍旧保持在容易滤除的频率。
应该认识到，在不违背本发明的条件下，当数字输入信号取中间值时，在第一相位I中使用的状态可以是按其它方式得到的高频数字振荡信号的一部分。例如，当数字输入信号不取高或低值时，可以使用略低频率的数字振荡信号来触发时钟周期的唯一部分，或者可以使用高频伪随机振荡来相继选择用于相继的第二相位和输出中间值的第一相位的状态。
应该认识到，本发明不限于所述的电路。例如，可以使用电压减法来代替使用求和节点120a、b的电流减法。在这种情况下，要改变反馈信号发生器，以便在量化器16的输出信号的控制下产生3个电压之一，提供一个中间电压，以此作为提供由量化器的输出信号控制的电压之间的归零电压的电压。在另一个实例中，可以使用混合的电压电流加法电路。
可以使用从反馈信号发生器产生3个电流值的任何形式，例如使用常规的具有电流源输出端以便输出电流到求和节点的电压-电流变换器。然而，使用单个电压源182，并将电压源182经过一个开关网络和电阻器188a、b连接到求和节点120a、b，这简化了设计，并且当电阻器188a、b匹配良好时可提供校准准确的电路。这样，这个电路对于扩大的参数更加适应，并且不需要复杂的校准。
电阻器188a、b可使用任何类型的电阻性结构来实施，例如多晶硅的一个区域，或者是恒定控制电压的场效应晶体管器件，等等。虽然图中表示的是带隙基准182，但是还可以使用任何其它类型的电压基准。然而，带隙基准是优选的，因为带隙基准提供的电压几乎不受外部的影响。
虽然所示的实施例通过电阻器188a、b产生彼此相反的电流，但是在这些电流上当然还可以加上一个共模电流，例如，在内部节点185a、b加上类似的电流源。然而，这样的共模电流需要准确的匹配以避免在模拟-数字转换器中出现非线性。使用彼此相反的电流可使这种匹配不重要。
进而，虽然图1的电路旨在用于3个电平的输出信号，但还可以使用更多的输出电平，例如5个输出电平，对于每个输出电平，使用归零开关来实现反馈信号。优选地，使用奇数个电平，归零电平在中间，另外的电平对称地并等距地设置在归零电平的每一侧。这样，需要最小数目的元件来影响线性。例如，通过包括电阻器和连接到求和节点120a、b的开关电路的组合，并且将这个组合与电阻器188a、b和开关电路184a、b的组合并联，可以得到附加的电平，线性将通过电阻匹配来确定
如果不使用单个的归零晶体管187，还可以使用晶体管的组合或者其它类型的开关，例如，两个开关晶体管，每个晶体管都设置在相应的一个内部节点185a、b和用于提供等于1/2带隙电压的一个基准电压的节点之间。然而，如图1所示的使用一个在内部节点之间的开关的实施例的复杂性较小，而且在制造期间的参数扩展适应性更强，并且可以利用在使用带隙基准提供第三电流电平的过程中产生的电压。
类似地，如果不利用带隙基准182在求和节点120a、b确定共模电压，所说的带隙基准182还用于控制电流的大小，则还可以利用(其本身或与带隙基准182组合地利用)一个单独的电压源来确定共模电压。例如，如果省去电容器104a、b，则可以使用来自输入端100a、b的共模电压。然而，通过使用带隙基准182，可使这个电路与输入信号无关，因而更能适应外部影响。
在图1的电路中，采样是在时钟信号的控制下由量化器16完成的，但是，采样当然也可以在这个电路的其它地方完成。然而，在量化器中完成采样，可以使用时间连续的回路滤波器14。这将改善滤波器的滤波操作。
Claims (5)
1.一种带有∑Δ模拟-数字转换器的电路，包括：
用于接收模拟输入信号的模拟输入端(100a、b)；
用于输出数字输出信号的数字输出端，数字输出信号包括输出信号值的一个序列，每个输出信号值都来自一组3个或更多个可利用值；
反馈回路，用于产生数字输出信号以使在模拟输入信号和代表数字输出信号的模拟反馈信号之间的时间的平均差值变为最小；
反馈信号发生器(18)，用于产生反馈信号的相继的信号电平，每个信号电平都在对应的一个输出信号值的控制之下，反馈信号发生器包括归零开关电路(187)，用于在反馈信号的信号电平之间插入预定的归零电平，将归零开关电路耦合成为可利用值之一提供信号电平的形式。
2.根据权利要求1所述的电路，输入端包括一对差分输入端(100a、b)，反馈回路包括：耦合到差分输入端(100a、b)的一对电流求和节点(120a、b)、从提供给电流求和节点(120a、b)的净电流之间的差值确定输出信号值的数字化电路(12、14、16)、当有效时电耦合该求和节点的归零开关。
3.根据权利要求2所述的电路，反馈信号发生器包括：一对电阻器(188a、b)，每个电阻器都耦合在相应的一个电流求和节点(120a、b)和相应的内部节点(185a、b)之间；一个开关电路(184a、b、186a、b)，耦合到内部节点，用于根据输出信号值使通过电阻器(188a、b)的电流反向；归零开关电路(187)，经过内部节点(185a、b)耦合该求和节点(122a、b)。
4.根据权利要求3所述的电路，反馈信号发生器包括一个基准电压源(182)，开关电路(184a、b，186a、b)提供可交换的连接，至少当为所述可利用值之一以外的可利用值提供信号电平时，用于将基准电压源(182)的相对的两端连接到相应的内部节点(185a、b)上，这种连接在输出信号值的控制下进行交换。
5.根据权利要求1所述的电路，包括：一个混频器(34a、b)，耦合到混频器(34a、b)的本地振荡器(32)和模拟-数字转换器，模拟-数字转换器的模拟输入端耦合到混频器(34a、b)的输出端。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP02075389 | 2002-01-30 | ||
| EP02075389.3 | 2002-01-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1630983A true CN1630983A (zh) | 2005-06-22 |
| CN100442668C CN100442668C (zh) | 2008-12-10 |
Family
ID=27635853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB028276663A Expired - Fee Related CN100442668C (zh) | 2002-01-30 | 2002-12-23 | 带有σδ模拟-数字转换器的电路 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7113119B2 (zh) |
| EP (1) | EP1472791B1 (zh) |
| JP (1) | JP4290560B2 (zh) |
| CN (1) | CN100442668C (zh) |
| AT (1) | ATE339032T1 (zh) |
| AU (1) | AU2002358243A1 (zh) |
| DE (1) | DE60214598T2 (zh) |
| WO (1) | WO2003065590A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104242945A (zh) * | 2013-06-11 | 2014-12-24 | 安桥株式会社 | 信号调制电路 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100401641C (zh) * | 2003-10-31 | 2008-07-09 | 苏州顺芯半导体有限公司 | 音频数模转换器中的采样频率自动检测器及检测方法 |
| US7453381B2 (en) * | 2004-02-27 | 2008-11-18 | Infineon Technologies Ag | Power-saving multibit delta-sigma converter |
| JP4541060B2 (ja) * | 2004-07-28 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | Ａ／ｄ変換回路を内蔵した半導体集積回路および通信用半導体集積回路 |
| US7227481B2 (en) * | 2004-09-10 | 2007-06-05 | Analog Devices, Inc. | Feedback DAC chopper stabilization in a CT single-ended multi-bit sigma delta ADC |
| US7193545B2 (en) * | 2004-09-17 | 2007-03-20 | Analog Devices, Inc. | Differential front-end continuous-time sigma-delta ADC using chopper stabilization |
| US8085868B2 (en) * | 2004-11-03 | 2011-12-27 | Freescale Semiconductor, Inc. | Phase modulating and combining circuit |
| JP2007329840A (ja) * | 2006-06-09 | 2007-12-20 | Seiko Npc Corp | デルタシグマ変調器 |
| JP4836736B2 (ja) * | 2006-09-29 | 2011-12-14 | 株式会社東芝 | デジタル・アナログ変換回路 |
| US7576667B1 (en) * | 2007-04-10 | 2009-08-18 | Marvell International Ltd. | Hierarchied calibration circuit |
| PL2149990T3 (pl) | 2008-07-29 | 2011-10-31 | Siemens Ag | System, zwłaszcza do digitalizacji okresowego sygnału z ciągłym czasem i ciągłą wartością, ze stałą z góry określoną liczbą wartości próbkowania przypadającą na jeden okres |
| TW201041319A (en) * | 2009-05-04 | 2010-11-16 | Sunplus Mmedia Inc | Digital/analog conversion system for dynamic element matching and sigma-delta modulator using the same |
| US8111182B2 (en) * | 2009-10-13 | 2012-02-07 | Infineon Technologies Ag | Digital to analog converter comprising mixer |
| TWI452847B (zh) * | 2011-01-21 | 2014-09-11 | Mediatek Singapore Pte Ltd | 類比至數位轉換器 |
| US9391563B2 (en) | 2013-12-30 | 2016-07-12 | Qualcomm Technologies International, Ltd. | Current controlled transconducting inverting amplifiers |
| US9442141B2 (en) * | 2014-01-08 | 2016-09-13 | Qualcomm Technologies International, Ltd. | Analogue-to-digital converter |
| US9240754B2 (en) | 2013-12-30 | 2016-01-19 | Qualcomm Technologies International, Ltd. | Frequency fine tuning |
| US10073812B2 (en) * | 2014-04-25 | 2018-09-11 | The University Of North Carolina At Charlotte | Digital discrete-time non-foster circuits and elements |
| US10587283B1 (en) * | 2018-12-31 | 2020-03-10 | Nxp Usa, Inc. | Mismatch compensation in an analog-to-digital converter using reference path reconfiguration |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69120924T2 (de) * | 1991-01-15 | 1997-01-30 | Ibm | Sigma-Delta Wandler |
| US5274375A (en) * | 1992-04-17 | 1993-12-28 | Crystal Semiconductor Corporation | Delta-sigma modulator for an analog-to-digital converter with low thermal noise performance |
| JP3917193B2 (ja) * | 1997-08-29 | 2007-05-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 利得精度を改善したシグマ―デルタ変調器 |
| DE19848778A1 (de) * | 1998-02-20 | 1999-09-02 | Hewlett Packard Co | Differenz-Bandpaß-Sigma-Delta-Analog-Digital- Wandler |
| US6040793A (en) * | 1998-03-18 | 2000-03-21 | Analog Devices, Inc. | Switched-capacitor sigma-delta analog-to-digital converter with input voltage overload protection |
| JP4233761B2 (ja) * | 1998-06-30 | 2009-03-04 | エヌエックスピー ビー ヴィ | 統合された混合器及びシグマデルタａ／ｄ変換器を備える受信機 |
| US6304608B1 (en) * | 1998-11-04 | 2001-10-16 | Tai-Haur Kuo | Multibit sigma-delta converters employing dynamic element matching with reduced baseband tones |
| CN1101992C (zh) * | 1998-11-19 | 2003-02-19 | 中国科学院空间科学与应用研究中心 | 一种八位d/a转换器电路 |
| FR2787280B1 (fr) * | 1998-12-14 | 2001-01-05 | Cit Alcatel | Circuit electronique de conversion numerique-analogique pour une chaine de transmission en bande de base |
| EP1088397B1 (en) * | 1999-04-21 | 2004-11-17 | Koninklijke Philips Electronics N.V. | Sigma-delta analog-to-digital converter |
| FR2795889B1 (fr) * | 1999-06-29 | 2001-10-05 | France Telecom | Procede et systeme de compensation de la non-linearite d'un convertisseur analogique-numerique sigma-delta |
| EP1374409B1 (en) * | 2000-07-07 | 2006-11-02 | Koninklijke Philips Electronics N.V. | Sigma-delta modulator with an adjustable feedback factor |
| US6346898B1 (en) * | 2000-08-07 | 2002-02-12 | Audio Logic, Inc. | Multilevel analog to digital data converter having dynamic element matching in a reference data path |
-
2002
- 2002-12-23 JP JP2003565056A patent/JP4290560B2/ja not_active Expired - Fee Related
- 2002-12-23 US US10/502,728 patent/US7113119B2/en not_active Expired - Fee Related
- 2002-12-23 CN CNB028276663A patent/CN100442668C/zh not_active Expired - Fee Related
- 2002-12-23 AU AU2002358243A patent/AU2002358243A1/en not_active Abandoned
- 2002-12-23 AT AT02791941T patent/ATE339032T1/de not_active IP Right Cessation
- 2002-12-23 DE DE60214598T patent/DE60214598T2/de not_active Expired - Lifetime
- 2002-12-23 WO PCT/IB2002/005730 patent/WO2003065590A2/en active IP Right Grant
- 2002-12-23 EP EP02791941A patent/EP1472791B1/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104242945A (zh) * | 2013-06-11 | 2014-12-24 | 安桥株式会社 | 信号调制电路 |
| CN104242945B (zh) * | 2013-06-11 | 2018-11-02 | 安桥株式会社 | 信号调制电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1472791A2 (en) | 2004-11-03 |
| US7113119B2 (en) | 2006-09-26 |
| DE60214598T2 (de) | 2007-08-30 |
| US20060017595A1 (en) | 2006-01-26 |
| ATE339032T1 (de) | 2006-09-15 |
| JP2005516522A (ja) | 2005-06-02 |
| EP1472791B1 (en) | 2006-09-06 |
| DE60214598D1 (de) | 2006-10-19 |
| AU2002358243A1 (en) | 2003-09-02 |
| WO2003065590A2 (en) | 2003-08-07 |
| WO2003065590A3 (en) | 2003-12-04 |
| CN100442668C (zh) | 2008-12-10 |
| JP4290560B2 (ja) | 2009-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1630983A (zh) | 带有σδ模拟－数字转换器的电路 | |
| CN1327618C (zh) | 具有电流模式dem和dem判决逻辑的多电平量化器增量总和调制器 | |
| Hovin et al. | Delta-sigma modulators using frequency-modulated intermediate values | |
| CN1183678C (zh) | 比较变换器输入和输出信号的数字－模拟变换器直流偏移校正 | |
| US8566265B1 (en) | Combined spike domain and pulse domain signal processing | |
| US8144043B2 (en) | Shaping inter-symbol-interference in sigma delta converter | |
| US7538704B2 (en) | Direct RF D-to-A conversion | |
| US7379009B2 (en) | AD converter and radio receiver | |
| JP3970266B2 (ja) | 複素バンドパスδσａｄ変調器、ａｄ変換回路及びディジタル無線受信機 | |
| Hernandez et al. | Analog-to-digital conversion using noise shaping and time encoding | |
| US7158063B2 (en) | High-resolution sigma-delta converter | |
| Swaminathan et al. | A digital requantizer with shaped requantization noise that remains well behaved after nonlinear distortion | |
| Cordeiro et al. | Agile all-digital RF transceiver implemented in FPGA | |
| CN105027448A (zh) | 多电平电容性dac | |
| US6515607B2 (en) | Delta-sigma modulator | |
| Zhao et al. | Improved circuit design of analog joint source channel coding for low-power and low-complexity wireless sensors | |
| Wang et al. | Near-optimal decoding of incremental delta-sigma ADC output | |
| Thanh et al. | A second-order double-sampled delta-sigma modulator using individual-level averaging | |
| CN1853341A (zh) | 混频器电路、包括混频器电路的接收器、用于通过使输入信号与振荡器信号混频来产生输出信号的方法 | |
| Zrilic | Circuits and Systems Based on Delta Modulation: Linear, Nonlinear and Mixed Mode Processing | |
| Schreier | Mismatch-shaping digital-to-analog conversion | |
| CN100407580C (zh) | 带有数字-模拟转换器的电路 | |
| Torreño et al. | A noise coupled ΣΔ architecture using a non uniform quantizer | |
| CN1707962A (zh) | 直接变频德尔塔－西格玛接收机 | |
| CN101322316A (zh) | 电子正交装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V. Effective date: 20070810 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20070810 Address after: Holland Ian Deho Finn Applicant after: Koninkl Philips Electronics NV Address before: Holland Ian Deho Finn Applicant before: Koninklijke Philips Electronics N.V. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081210 Termination date: 20181223 |