CN100407580C - 带有数字-模拟转换器的电路 - Google Patents

Abstract

第一和第二信号源在数字输入信号相关的配置中耦合到模拟输出端。当数字输入信号分别取第一或第二值时信号源的源信号的贡献在第一或第二方向相加。当数字输入信号取第三值时源信号彼此抵消。交替改变对于第三值源信号贡献给模拟信号电平的符号，以使对于每一个信号源两种符号的出现的频率基本上相等。由于所说的交替改变引起的偏差信号的频谱密度集中在高频。在一个实施例中，通过向高频交替改变调制所说的交替改变，将频谱密度移向高频，所说的高频交替改变用于在数字输入信号相关的电平之间产生归零电平。

Description

带有数字-模拟转换器的电路

技术领域

本发明涉及包含数字-模拟转换器的电路。数字-模拟转换器使用一系列数字信号来产生输出信号，所说的输出信号取一系列模拟信号电平的形式，一系列模拟信号电平是在数字信号控制下从一组可得到的电平中选择出来的。数字信号通常是二进制信号，每个信号值包含一个或多个比特。

背景技术

美国专利No.5608401公开了一种具有3个可能的输出电平的数字-模拟转换器。这个电路包括一个电压源、一个负载、和多个开关，它们组成桥式结构，因此可能按照两个彼此相反的极性在负载的两端提供电压源的电压。这样产生两个可能的电平。第三个电平是通过从负载上完全断开电压源产生的。美国专利No.5608401描述了如何使用这个电路当在负载两端不需要任何电压时避免静态功率消耗。

数字-模拟转换器的一个重要的性质是它的动态范围。动态范围是在差别最小的信号之间最大输出幅度和量化噪声幅度之比。在一般情况下，通过使用具有较大比特数目的多比特信号可以增加数字-模拟转换器的动态范围。但在另一方面，这又使数字-模拟转换器更加复杂，并且增加了转换器对于非线性的敏感度，这种情况在不同数字信号输出的连续模拟电平之间的阶跃变化不相同时发生。

这个问题的一个解决方案是所谓的∑Δ技术，其中使用了一个比特的数字-模拟转换器，它操作时的采样频率比最终的输出信号所需的采样频率高得多。对于这样的一个比特的数字-模拟转换器的输出信号进行低通滤波(或带通滤波)。使滤波器的输出对应期望的输出信号的平均值。这个滤波器抑制了非使用频率的量化噪声。因此，可以实现高的动态范围，同时又避免出现线性问题，因为一个比特的数字-模拟转换器在输出电平之间只有一个阶跃的间隔。

以此方式，可以实现高线性的、具有高动态范围的数字-模拟转换器。可实现的动态范围只受一个比特的数字-模拟转换器的最大有效采样频率的限制。

发明内容

除了其它目的以外，本发明的一个目的是提供一种具有数字-模拟转换器的电路，所说的电路能够以较低的采样频率实现高的动态范围和良好的线性，或者在与一个比特的数字-模拟转换器相同的采样频率下可实现较高的动态范围。

本发明提供了一种用于将数字信号转换为模拟信号的电路。该电路包括：一个模拟输出端，用于在数字输入信号的控制下输出从至少3个可利用的电平中选择的模拟信号电平；第一和第二信号源；一个控制电路，将其设置成按照与数字输入信号相关的配置将第一和第二信号源耦合到模拟输出，其中控制电路耦合所说的信号源，以使当数字输入信号分别取第一或第二值时它们的源信号的贡献在第一或第二方向相加，当数字输入信号取第三值时控制电路使它们的源信号彼此抵消，控制电路对于第三值交替改变贡献给模拟信号电平的源信号的符号，以使对于每一个信号源两种符号发生的频率实质上相等。

按照本发明，提供具有数字输入的数字-模拟转换器，所说的数字输入可以在至少3个电平之间进行选择。通过在相同方向相加两个信号源(如电流源)的贡献可以产生两个电平的模拟输出信号。通过扣除这个贡献，可以产生两个输出电平之间的一个中间电平。两个相互相反方式的扣除是可能的：一种方式是第一信号源贡献正的符号而第二信号源贡献负的符号；另一种方式是第一信号源贡献负的符号而第二信号源贡献正的符号。这两方式交替地进行，以保证平均来说中间电平刚好是相加两个信号源的贡献获得的电平的一半。这样，就不需要任何准确的校准过程来提供高线性的数字-模拟转换器。

优选地，交替进行彼此相反的扣除方式，以使由于交替引起的误差信号的大部分频谱密度集中在数字-模拟转换器的采样频率的一半附近的频带内，只有相当少的频谱密度在零频率附近的频带内。

原则上，这是可以实现的，为此每当必须输出中间电平时可使符号交替变化。这就容易保证平均来说两种符号的使用频率是相同的，并且可使符号改变的频率最大。然而，最大频率受到中间电平出现的频率的限制，结果使这个频率不能足够地高。

在一个实施例中，电路使用第一相之间的第二归零相，其中的输出信号由数据确定。在归零相时，所说的贡献彼此抵消。在这个实施例中，所说的贡献彼此相反的符号交替改变，每当在第一相中出现第三值时以及每当第二相的至少一部分出现的时候触发符号的改变。这样，输出信号的一部分有效地形成了一个高频数字振荡信号，其中的输出信号取通过抵消所说的贡献获得的数值，而且所说的高频数字振荡信号在第一相和第二相中的两个电平之间来回转换。这个振荡器的振荡是相位调制的，与数字输入信号取高值和低值之间的第三值时的这个数字输入信号有关。以此方式，将在第一相中使用的信号偏差的频谱密度调制成第二相中偏差的频谱密度。借此，可使频谱密度定位在高频，因而将其过滤掉更加容易。

优选地，可以使用差分输出，两个信号源都耦合到第一输出端，或者两个信号源都耦合到第二输出端，从而可以得到两个极端的电平，并且信号源中的每一个都耦合到对应的一个输出端以产生中间电平。

下面参照附图详细描述按照本发明的这些和其它目的以及优点方面。

附图说明

图1表示∑Δ式模拟-数字转换器；

图2表示在转换器中产生的信号；

图3表示一个反馈信号产生电路；

图4表示反馈信号。

具体实施方式

图1表示在∑Δ式模拟-数字转换器中使用根据本发明的数字-模拟转换器。转换器包含：输入级10、减法级12、回路滤波器14、量化器16、和反馈信号发生器18。输入级10具有差分输入端100a、b和耦合到减法级12的求和节点120a、b的输出端。例如，图中所示的输入级10包含电容器104a、b和电阻器102a、b，它们串联连接在每个输入端100a、b和相应的求和节点120a、b之间。

减法级12、滤波器14、量化器形成一个数字化级，用于从一个差分信号形成数字输出信号，所说的差分信号是从输入信号和输出信号之间的平均差中获得的。减法级12包含一个差分放大器122，它的输入端耦合到求和节点120a、b，反馈电容器124a、124b耦合在放大器122的输出端和它的输入端之间。减法级12的输出经过回路滤波器14耦合到量化器16。量化器16有一个时钟输入端，量化器16的输出形成∑Δ转换器的输出。量化器16的输出反向耦合到反馈信号发生器18的一个输入端。反馈信号发生器18具有耦合到减法级12的求和节点120a、b的差分输出端。回路滤波器14例如是4价滤波器，但滤波器的准确类型对于本发明来说并不重要。

操作中，在输入端100a、b加上差分输入信号，在量化器16的输出端产生数字输出信号。通过减法级12相互扣除对应于差分输入信号和输出信号的信号。通过回路滤波器14过滤最终的差值，并将其量化以确定输出信号。回路滤波器14对于时间平均所说的差值。结果，∑Δ转换器产生了跟踪差分输入信号的并且对于时间取过平均的输出信号。

图2表示时钟信号和代表量化器16的输出信号的信号B。对于量化器16进行设计，使其对于每个时钟脉冲产生一个输出信号值，输出信号取3个信号值中的一个。信号B限于代表这些数值的3个可能的电平(当然量化器的实际输出信号可以代表任何形式电平的数字信号，例如对于每个输出信号使用2个比特)。例如，为了实施量化器16，可以在量化器16中使用两个比较器(未示出)，当在它的输入端信号之间的差小于两个比较器的阈值电平时量化器产生第一值，当这个差值小于两个阈值电平之一但大于另一个的阈值电平的时候，量化器产生第二值，当这个差大于两个阈值电平的时候量化器产生第三值。

反馈信号发生器18向减法电路提供对应于信号B的反馈信号。在每个时钟周期，出现第一相和第二相。在第一相中，由这个时钟周期内的信号B确定反馈信号I。在第二相，反馈信号与信号B无关。第二相用作不同时钟周期的第一相之间的归零相，以消除在不同时钟周期的第一相中提供的信号之间的相互作用的效果。在第一相中提供的反馈信号I可以取3个不同的值：与第二相相同的值24a-d或者在这个值24a-d的相对的两侧的值20a-b以及22a-c。

当第一相中的反馈信号I取与第二相相同的值24a-c的时候，这可以通过同一个装置来实现，这个装置用来产生第二相中的信号。几乎不用或根本不用附加的硬件来产生具有3个可能电平的反馈信号I。

图3表示一个数字模拟转换器，包含；解码器40、第一和第二电流源42a、b、第三和第四电流源44a、b、多个开关46a-d。数字-模拟转换器的第一和第二输出端48a、b在一起形成电路的差分输出。第一输出端48a耦合到第一电流源42a的输出，数字-模拟转换器的第二输出端48b耦合到第二电流源42b的输出。第一输出端48a经过对应的开关46a、b分别耦合到第三和第四电流源44a、b的输出。第二输出端48a经过另外的对应开关46c、d分别耦合到第三和第四电流源44a、b的输出。对于第一、第二、第三、和第四电流源42a、b、44a、b进行安排，以使它们可以提供基本上相同的输出电流。在时钟输入信号clk和在数字输入端41接收的数字信号的控制下通过解码器40控制这些开关。

图4表示的信号用来说明图3电路的操作。第一个信号clk表示时钟信号，用I和II表示时钟周期的交替的第一和第二相。第二个信号B表示数字输入信号的一个例子。数字信号包含一系列代码值，这些代码值代表信号值。如图所示，数字输入信号B取3个电平，这3个电平对应于不同的代码值。

第三个信号Idiff表示流到输出端48a、b的净电流之间的差。这个电路按照两个交替的相I、II进行操作。在第一相I，解码器40根据数据控制开关46a-d以便向输出端48a、b提供与净电流差有关的数据。在第二相II，解码器40控制开关46a-d以便向输出端48a、b提供归零电流差。

当数字输入信号B对于高电平编码的时候，解码器40控制开关46a-d在第一相，从而可以连接第三和第四电流源44a、b这两者的输出到第二电流源42b的输出。这样，在第一输出上的净电流就等于来自第一电流源42a的电流Ia。假定来自第一、第二、第三、和第四电流源42a、b的电流相等，则在第二输出端48b上的净电流就是-Ia。在第一和第二输出端上的净电流之差就是2Ia，这对应于高电平差分输出电流51。

类似地，当数字输入输号B对于低电平编码的时候，解码器40控制开关46a-d在第一相，从而可以连接第三和第四电流源44a、b这两者的输出到第一电流源42b的输出。这样，在第一和第二输出上的净电流之间的差就变为-2Ia，这对应于低电平差分输出电流53。

当数字输入信号B对于一个第三电平编码的时候，解码器40控制开关46a-d在第一相，从而可以连接第三和第四电流源44a、b这两者的输出分别到第一和第二电流源42b的输出，或者分别到第二和第一电流源42b的输出。这样，在第一和第二输出上的净电流之间的差就变为0。

使电路以和归零电平相同的方式输出第三输入信号。在第二相，解码器40还通过控制开关46a、b以连接第三和第四电流源44a、b的输出分别到第一和第二电流源42b的输出、或者分别到第二和第一电流源42b的输出使这个差为0。

在实践中，由于在实施不同的电流源中存在几何或者参数的差别，电流源42a、b和44a、b提供的电流可能不同。电流不同的结果是，在归零电平时来自输出端48a、b的净电流之差没能准确地处在高和低电平的差分输出的中间。当归零电平只用作归零电平而不用作可由数字输入信号B选择的第三输出电平时，这根本不是问题。但当归零电平用作可由数字输入信号B选择的第三输出电平的时候，这将导致数字-模拟转换器的非线性。

为了克服这个非线性，最好对于第三电平进行斩波，为此可以使用两个不同的状态来提供第三电平的电流，使第三电平的输出电流平均来说刚好在高和低电平之间的中间。在第一伏态，解码器40控制开关46a-d以连接第一电流源42a的输出到第三电流源44a的输出，并且连接第二电流源42b的输出到第四电流源44b的输出。相反，在第二状态，解码  40控制开关46a-d  连接第一电流源42a 的输出到第四电流源44b的输出，并且连接第二电流源42b的输出到第三电流源44a的输出。

下面的表格总结归纳了在第一和第二状态流到输出端48a、b的净电流，其中项目I1、I2、I3、I4分别表示来自第一、第二、第三、和第四电流源42a、b、44a、b的电流。此外，表中还包括对于高和低电平的数字输入信号B的电流。

           输出端48a    输出端48b    差

B高电平    I1           I2-I3-I4     I1-I2+I3+I4

B低电平    I1-I3-I4     I2           I1-I2-I3-I4

状态1      I1-I3        I2-I4        I1-I2-I3+I4

状态2      I1-I4        I2-I3        I1-I2+I3-I4

应该记得，除了误差以外，所有的I1-I4基本上相等。值得注意的是对于I1、I2的相反的极性以及对于高和低的输入信号B，电流差是不同的。在第一和第二状态，对于高和低输入信号B的电平之间的中点I1、I2的电平，存在一个小的偏差。第一和第二状态的电平的平均值刚好在高和低输入信号B的电平之间的中点I1、I2的电平。这种情况可用于中和补偿非线性，即使电流彼此不等，也能够进行中和。

最好对于解码器40进行设计，以便在数字输入信号取高和低电平之间的第三电平和/或处在第二相时利用第一和第二两种状态来产生输出电流。在不同的时钟周期，解码器40选择不同的状态，因此对于第三电平的输出电流平均来说处在高和低电平之间的中间，即好像频繁地选择两个状态似的。这样，回路滤波器14将使用第三电平时发生的非线性最终得到平衡。

可以使用各种各样的方法来选择当输入信号取第三值时用于控制在第一相I的输出电流。每一种方法最好都能保证两种状态频繁地出现，至少平均来说是这样的。当然，在每个单个状态的电流距理想值还有偏差，但因为平均来说电流等于理想值，所以大多数偏差还能由回路滤波器14过滤掉。优选的作法是，将偏差的大部分频谱密度移动到可由回路滤波器14滤掉的那些频率上。因此，选择状态的方法最好应该能够促进偏差的频谱密度向较高频率(可由回路滤波器14滤掉的那些频率)的移动。

在第一组实施例中，在第一相I中使用的状态与第二相II中使用的状态无关。然而，这限制了可以使用偏差的频谱密度的最大频率。因此，在第二组实施例中，在第一和第二相中使用的状态的选择是彼此相关的。这就能使频谱密度向较高频率的移动。

在第一相中所用的状态的选择与第二相中所用状态无关的实施例中，可以使用任何状态来提供在供给输入信号控制电流的第一相I之间的第二相II中的归零电流。例如，总是可以在第二相使用相同的状态。这将导致一个直流偏移信号，但这样的直流偏移信号在大多数应用中(如音频输出或无线信号接收)是不相关的。此外，在第二相中所用的状态在连续的时钟周期中是交替改变的。在下一个替换例中，可以从一个时钟周期到另一个时钟周期触发第二相中所用的状态。当然，当不需要归零电平时，电路可以在整个时钟周期期间简单地提供由输入信号控制的输出电流。在这种情况下，在切换期间的过渡过程中，不需要第二相，或者第二相可以是短暂临时的。

在第一相中所用的状态选择与第二相中所用状态无关时，可以使用各种方法选择第一相I中的状态。在第一实施例中，当第三电平产生时，解码器40简单地并且交替地使用状态1和状态2。这样，就容易保证第三电平的平均电流差在高和低电平的电流差之间的中间。实现这种情况的方法例如是在解码器40中包括一个触发器(toggle flip-flop)(未示出)，当输入信号B选择第三电平时触发器控制用来控制开关46a-d的状态，每当输入信号B选择第三电平时触发器触发。以此方式，可将偏差的频谱密度移向较高的频率，但最大频率受到第三电平发生的频率的限制。当最大频率很低时，因为第三电平以低的频率发生，所以频谱密度很小，但在某些应用中，这个频率太小，以致于不能使所说的偏差最终得到平衡。

在一个实施例中，解码器40在偶数时钟周期中使用状态1，在奇数时钟周期中使用状态2。这还能保证，第三电平的平均电流差在高和低电平的电流差之间的中间。为此，例如在解码器40中包括一个触发器(未示出)，当输入信号B选择第三电平时触发器控制用来控制开关46a-d的状态，每个时钟周期触发器触发。在下一个实施例中，可以使用一个伪随机发生器(如精确设计的LFSR(线性反馈移位寄存器))来触发所说的触发器。在所有的这些实施例中，移动所说的偏差的频谱密度的最大频率受到第三电平发生的频率的限制。在某些应用中，这个频率太低，以致于不能使所说的偏差最终得到平衡。

在另一个实施例中，使用先前的输入信号来选择第一相中的状态。即，当在一个时钟周期中产生第三电平输入信号并且在前一个时钟周期这个输入信号是高电平时，在这个时钟周期中选择第一状态。当在前一个时钟周期这个输入信号是低电平时，选择第二状态。当前一个输入信号具有第三值时，相对于前一个时钟周期状态触发这个状态。由于高和低电平这两者的发生频率相等，所以可以保证两个状态的发生频率平均来说是相等的。实施选择状态的这种方法例如可以是：使用解码器40中的一个锁存器(未示出)，当输入信号是高或低电平时锁存器锁存前一个输入信号，并且当输入信号取中间值时锁存器锁存它的前一个内容的逻辑相反的状态。然而，这种方法的缺点是，状态与输入信号相关联，因而偏差的频谱密度有一部分在低频发生。

当选择在第一相中所用的状态和第二相中所用的状态相互关联的时候，可以将偏差的频谱密度移动到较高的频率。图4表示的是用于选择在第一相中所用的状态的一个可替换实施例的结果。在这个实施例中，每当输出中间值时，即，当在第一相输出中间值时以及在第二相输出中间值时，解码器40交替改变所选的状态。可以使用各种方法来实施这个可替换实施例。例如，在解码器40中包括一个触发器(未示出)，当在第一相并且在第二相都输出第三电平时触发器控制用来控制开关46a-d的状态，每当输出这样的第三电平时触发器触发。一个可替换的实施方案例如是使用触发信号和一个触发器，所说的触发信号在与数据B无关的相继的相之间触发，数字输入信号B不取中间值的每个时钟周期触发所说的触发器。在这个可替换实施例中，选择所用状态的信号是通过形成触发信号和触发器输出的“异或”逻辑门形成的。

这样，只要在时钟周期的第一相输出高或低值，就在第一和第二状态之间简单地触发用来输出第二相中的RTZ(归零电平)的状态。当在一个时钟周期输出第三值时，在第一和第二相中将要使用不同的状态，根据前一个时钟周期所用的状态来选择第一相中的状态。

例如，在图4中，在相继的第二相中使用的状态是交替改变的，除非在插入的第一相中产生第三电平信号(不同的状态可由略高或略低的电平52、56来识别)。在第一时钟周期，产生一个中间值输入信号50。在这个第一时钟周期，使用第一状态(如图所示，具有略高于高和低电平之间的中间点的电平的电平52)来产生第一相的输出信号。在产生输入信号54的中间值的下一个时钟周期，使用第二状态(如图所示，具有略高于高和低电平之间的中间点的电平的电平56)，这是因为自从输入信号取中间值50的前一个周期开始已经产生了奇数的时钟周期。在输入信号取中间值58的下一个时钟周期，再次使用第二状态59，因为从前一个中间值54开始这时已经产生了偶数的时钟周期。

以此方式，对于连续选择的状态所输出的信号有效地形成数字振荡器的输出信号，它的标称的振荡周期对应于采样频率的一半。当数字输入信号B取高和低电平之间的第三值时，这个振荡器的振荡是与数字输入信号B有关的相位调制的振荡。以此方式，在第一相中所用的信号的偏差的频谱密度被调制成在第二相中的偏差的频谱密度。借此，可将频谱密度定位在高频，从而可以更加容易地滤除它。为此，要牺牲掉在第二相中由于选择用于归零电平所用的状态引起的偏差的频谱密度。同其中与频谱密度的数据部分无关地交替改变第二相中用于归零电平的状态的实施例相比，将第二相中正确选择的不同状态移动到较低的频率。然而，这个频谱密度仍旧保持在容易滤除的那些频率。

应该理解，如果不偏离本发明的范围，可以利用其它方式使当数字输入信号取中间值时在第一相中使用的状态成为高频数字振荡信号的一部分。例如，当数字输入信号不取高值或低值时，可以使用频率略低的数字振荡信号只触发时钟周期的一部分；或者，可以使用高频伪随机振荡连续地选择输出中间值的连续的第二相和第一相的状态。

虽然在图1的∑Δ模拟-数字转换器的范畴内已经提出了图3的数字-模拟转换器，但应该认识到，还可以使用这个范畴之外的数字-模拟转换器，尤其是在提供滤波器抑制由于状态之间的切换引起的误差信号的情况下更是如此。然而，这个滤波器可以是隐含的，因为例如在用户不可能听到较高频率的音频系统中，这些误差是不起任何作用的。例如，可以在数字音频系统的输出端使用数字-模拟转换器。

在将数字信号加到解码器的输入端之前使用数字转换电路(如∑Δ数字转换器)将N比特的数字信号转换成在3个允许值之间进行选择的信号是很方便的。

在不偏离本发明的情况下，可以使用其它的装置代替减法级产生输出信号。例如，可以经过电阻器将输出端48a、b连接到一个公共节点，使用输出端48a、b之间的最终的差分输出电压差作为输出信号。可以使用两个电压源来代替两个电流源48a、b产生输出信号，彼此相或相减输出电压以获得输出信号。

还应该认识到，虽然只针对具有3个可能的数字输入值的一个电路说明了本发明，但本发明能够很容易地扩充到具有多个可能的数字输入值的电路，最好具有2×n+1个输入值(n是任意正整数)，归零值可提供2×n+1个电平的中间电平。为实现这一构思，例如，可以包括多于2个的电流源，它们与第三和第四电流源44a、b并联，还要加上附加的开关以选择哪个附加的电流源要耦合到输出端48a、b之一上。然而，3个电平的电路是优选的，因为对于本发明而言，不需要对于相邻电平之间的差进行准确的校准。

Claims (6)

1.一种用于将数字信号转换为模拟信号的电子电路，包括：

一个模拟输出端(48a、b)，用于在数字输入信号(B)的控制下输出从至少3个可利用的电平中选择的模拟信号电平(51、52、53、56)；第一和第二信号源(44a、b)；

一个控制电路(40、46a-d)，将其设置成按照与数字输入信号相关的配置将第一和第二信号源(44a、b)耦合到模拟输出端(48a、b)，其中控制电路(40、46a-d)耦合所说的信号源，以使当数字输入信号(B)分别取第一或第二值时它们的源信号的贡献在第一或第二方向相加，当数字输入信号(B)取第三值时控制电路(40、46a-d)使它们的源信号彼此抵消，控制电路(40、46a-d)对于第三值(50、54)交替改变贡献给模拟信号电平(52、56)的源信号的符号，以使对于每一个信号源(44a、b)两种符号发生的频率实质上相等。

2.根据权利要求1所述的电子电路，其中控制电路(40、46a-d)交替改变符号，以使由于所说的符号的交替改变引起的基本上全部偏差信号的频谱密度都集中在电路的采样频率的一半的附近而不是零频率。

3.根据权利要求1所述的电子电路，所说的电路交替地在第一相和第二相(I、II)操作，控制电路(40、46a-d)在第一相(I)按照与数字输入信号(B)相关的配置耦合信号源(44a、b)到模拟输出端(48a、b)，控制电路(40、46a-d)在第二相(II)使源信号彼此抵消，控制电路(40、46a-d)触发符号的改变，源信号以所说的符号对第二相(II)的至少一部分作出贡献并且对其中的数字输入信号取第三值(50、54)的第一相(I)作出贡献，每当在第一相中第三值(52、56)出现时，并且每当第二相(II)的任何所说至少一部分出现时，触发改变所说的符号。

4.根据权利要求1所述的电子电路，包括一个差分输出端，所说的差分输出端具有第一端和第二端(48a、b)，当数字输入信号(B)取第一值时，控制电路耦合两个信号源(44a、b)到第一端(48a)，当数字输入信号(B)取第二值时，控制电路耦合两个信号源(44a、b)到第二端(48b)，其中当数字输入信号(B)取第三值(50、54)时，控制电路(40、46a-d)在第一状态分别耦合第一和第二信号源(44a、b)到第一和第二端(48a、b)，并且在第二状态分别耦合第一和第二信号源(44a、b)到第二和第一端(48b、a)，控制电路交替地使用第一和第二状态，以使两种状态以基本上相等的频率发生。

5.根据权利要求1所述的电子电路，其中的信号源是电流源(44a、b)，它们的贡献是实质上随时间变化保持恒定的电流。

6.根据权利要求1所述的电子电路，包括一个模拟-数字转换器，所述模拟-数字转换器具有一个数字输出端、用于从模拟输入信号中扣除从数字输出信号确定的反馈信号的减法电路(12)、用于量化减法结果的量化器(16)、位于减法电路(12)和量化器(16)之间的回路滤波器(14)，数字-模拟转换器从数字输出信号产生反馈信号，回路滤波器抑制由于所说的交替改变引起的偏差信号的频谱密度。

Images