JP2005516521A - デジタル/アナログ変換器を有する回路 - Google Patents
デジタル/アナログ変換器を有する回路 Download PDFInfo
- Publication number
- JP2005516521A JP2005516521A JP2003565054A JP2003565054A JP2005516521A JP 2005516521 A JP2005516521 A JP 2005516521A JP 2003565054 A JP2003565054 A JP 2003565054A JP 2003565054 A JP2003565054 A JP 2003565054A JP 2005516521 A JP2005516521 A JP 2005516521A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- digital
- stage
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/464—Details of the digital/analogue conversion in the feedback path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
出力部48a 出力部48b 差
B高 I1 I2−I3−I4 I1+I2+I3+I4
B低 I1−I3−I4 I2 I1−I2−I3−I4
状態1 I1−I3 I2−I4 I1−I2−I3+I4
状態2 I1−I4 I2−I3 I1−I2+I3−I4
流差は、反対の極性をもって、また、高低の入力信号Bにおいて、I1−I2から偏っている。第1および第2の状態においては、高い入力信号におけるレベルと低い入力信号におけるレベルとの間の中間のレベルI1−I2から僅かな偏りがある。第1の状態におけるレベルと第2の状態におけるレベルとの平均は、高低の入力信号Bにおけるレベル間の中間のこのレベルI1−I2と正確に一致する。これは、電流が互いに等しくない場合であっても、非線形性を相殺するために使用される。
Claims (6)
- −デジタル入力信号の制御下で、少なくとも3つの利用可能なレベルから選択されるアナログ信号レベルを出力するためのアナログ出力部と、
−第1および第2の信号源と、
−デジタル入力信号に依存する構成で前記第1および第2の信号源をアナログ出力部に対して接続するように設けられた制御回路と、
を備え、
前記制御回路は、デジタル入力が第1または第2の値をそれぞれとる時に、前記信号源のソース信号の寄与度が第1または第2の方向で加算されるように信号源を接続し、制御回路は、デジタル入力信号が第3の値をとる時に、ソース信号を互いに打ち消し、制御回路は、ソース信号が第3の値におけるアナログ信号レベルに寄与する符号を交互に切り替えるとともに、各信号源において両方の符号がほぼ等しい頻度で生じるようにする、電子回路。 - 制御回路は、前記符号の前記交互の切り替えに起因する偏差信号のほぼ全てのスペクトル密度が、ゼロ周波数よりも、回路のサンプリング周波数の半分の方に近くなるべく集中するように、符号を交互に切り替える請求項1に記載の電子回路。
- 第1および第2の段階を交互に切り替える動作を行なうことができ、制御回路は、第1の段階においては、デジタル入力信号に依存する構成で、信号源をアナログ出力部に対して接続し、制御回路は、第2の段階においては、ソース信号を互いに打ち消し、制御回路は、デジタル入力信号が第3の値をとる第1の段階および第2の段階の少なくとも一部分においてソース信号が寄与する符号を切り替え、第3の値が生じる度に、また、第2の段階の前記少なくとも一部分のうちの任意の部分が生じる度に、符号が切り替えられる請求項1に記載の電子回路。
- 第1および第2の端子を有する差動出力部を備え、前記制御回路は、デジタル入力信号が第1の値をとる時に、両方の信号源を第1の端子に対して接続するとともに、デジタル入力信号が第2の値をとる時に、両方の信号源を第2の端子に対して接続し、制御回路は、デジタル入力信号が第3の値をとる時に、第1の状態の第1および第2の信号源を第1および第2の端子のそれぞれに対して接続するとともに、第2の状態の第1および第2の信号源を第1および第2の端子のそれぞれに対して接続し、前記制御回路は、第1および第2の状態がほぼ等しい頻度で生じるように、第1および第2の状態を交互に使用する請求項1に記載の電子回路。
- 前記信号源が電流源であり、これらの電流源の寄与が実質的に時定数電流である請求項1に記載の電子回路。
- デジタル出力部を有するアナログ/デジタル変換器と、デジタル出力信号から決定されたフィードバック信号をアナログ入力信号から減算する減算回路と、減算結果を量子化する量子化器と、減算回路と量子化器との間に設けられたループフィルタとを備え、前記デジタル/アナログ変換器は、デジタル出力信号からフィードバック信号を生成し、前記ループフィルタは、前記交互の切り替えに起因する偏差信号のスペクトル密度を抑制する請求項1に記載の電子回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP02075648 | 2002-01-30 | ||
PCT/IB2002/005721 WO2003065587A2 (en) | 2002-01-30 | 2002-12-23 | Circuit with a digital to analog converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005516521A true JP2005516521A (ja) | 2005-06-02 |
JP4083685B2 JP4083685B2 (ja) | 2008-04-30 |
Family
ID=27635872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003565054A Expired - Fee Related JP4083685B2 (ja) | 2002-01-30 | 2002-12-23 | デジタル/アナログ変換器を有する回路 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7042378B2 (ja) |
EP (1) | EP1472790B1 (ja) |
JP (1) | JP4083685B2 (ja) |
CN (1) | CN100407580C (ja) |
AT (1) | ATE321376T1 (ja) |
AU (1) | AU2002356377A1 (ja) |
DE (1) | DE60210149T2 (ja) |
WO (1) | WO2003065587A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012531864A (ja) * | 2009-06-30 | 2012-12-10 | メディアテック シンガポール ピーティーイー エルティーディー | 電流ステアリングデジタル−アナログコンバーター |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8456341B2 (en) * | 2011-06-03 | 2013-06-04 | Texas Instruments Incorporated | Three-level digital-to-analog converter |
US8981982B2 (en) * | 2013-04-05 | 2015-03-17 | Maxlinear, Inc. | Multi-zone data converters |
US10623012B2 (en) * | 2018-05-10 | 2020-04-14 | Advanced Energy Industries, Inc. | Precision digital to analog conversion in the presence of variable and uncertain fractional bit contributions |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8703128A (nl) * | 1987-12-24 | 1989-07-17 | Philips Nv | Digitaal-analoog-omzetter. |
JPH03143027A (ja) | 1989-10-27 | 1991-06-18 | Fujitsu Ltd | 3値出力形d/a変換器 |
US5274375A (en) | 1992-04-17 | 1993-12-28 | Crystal Semiconductor Corporation | Delta-sigma modulator for an analog-to-digital converter with low thermal noise performance |
JPH08149011A (ja) * | 1994-11-18 | 1996-06-07 | Mitsubishi Electric Corp | 電流加算型ディジタル/アナログ変換器 |
US5689259A (en) * | 1995-07-21 | 1997-11-18 | Exar Corporation | Differental D/A converter with N-bits plus sign |
JPH1188177A (ja) | 1997-09-05 | 1999-03-30 | Rohm Co Ltd | デジタル/アナログ変換器 |
US6061010A (en) * | 1997-09-25 | 2000-05-09 | Analog Devices, Inc. | Dual return-to-zero pulse encoding in a DAC output stage |
US6392573B1 (en) * | 1997-12-31 | 2002-05-21 | Intel Corporation | Method and apparatus for reduced glitch energy in digital-to-analog converter |
US6137429A (en) * | 1999-03-08 | 2000-10-24 | Motorola, Inc. | Circuit and method for attenuating noise in a data converter |
US6329941B1 (en) * | 1999-05-27 | 2001-12-11 | Stmicroelectronics, Inc. | Digital-to-analog converting device and method |
JP4583689B2 (ja) | 1999-10-27 | 2010-11-17 | エヌエックスピー ビー ヴィ | デジタル−アナログ・コンバータ |
EP1139571B1 (en) * | 2000-03-31 | 2005-11-16 | Texas Instruments Incorporated | Pulse width modulation D/A-converter |
US6489905B1 (en) * | 2001-08-08 | 2002-12-03 | Xilinx, Inc. | Segmented DAC calibration circuitry and methodology |
-
2002
- 2002-01-23 US US10/503,048 patent/US7042378B2/en not_active Expired - Lifetime
- 2002-12-23 DE DE60210149T patent/DE60210149T2/de not_active Expired - Lifetime
- 2002-12-23 AT AT02806659T patent/ATE321376T1/de not_active IP Right Cessation
- 2002-12-23 JP JP2003565054A patent/JP4083685B2/ja not_active Expired - Fee Related
- 2002-12-23 CN CN028276647A patent/CN100407580C/zh not_active Expired - Fee Related
- 2002-12-23 EP EP02806659A patent/EP1472790B1/en not_active Expired - Lifetime
- 2002-12-23 WO PCT/IB2002/005721 patent/WO2003065587A2/en active IP Right Grant
- 2002-12-23 AU AU2002356377A patent/AU2002356377A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012531864A (ja) * | 2009-06-30 | 2012-12-10 | メディアテック シンガポール ピーティーイー エルティーディー | 電流ステアリングデジタル−アナログコンバーター |
Also Published As
Publication number | Publication date |
---|---|
DE60210149D1 (de) | 2006-05-11 |
EP1472790B1 (en) | 2006-03-22 |
ATE321376T1 (de) | 2006-04-15 |
US20050140533A1 (en) | 2005-06-30 |
DE60210149T2 (de) | 2006-11-09 |
WO2003065587A2 (en) | 2003-08-07 |
WO2003065587A3 (en) | 2003-12-24 |
EP1472790A2 (en) | 2004-11-03 |
AU2002356377A1 (en) | 2003-09-02 |
JP4083685B2 (ja) | 2008-04-30 |
US7042378B2 (en) | 2006-05-09 |
CN1618171A (zh) | 2005-05-18 |
CN100407580C (zh) | 2008-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4763644B2 (ja) | ディザ回路及びディザ回路を備えたアナログデジタル変換器 | |
KR101695240B1 (ko) | 스위치드 커패시터 시그마―델타 아날로그-디지털 컨버터용 초퍼 기준 전압을 이용한 멀티―레벨 피드―백 디지털―아날로그 컨버터 | |
US7576671B2 (en) | Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters | |
US6535155B2 (en) | Method and apparatus for suppressing tones induced by cyclic dynamic element matching (DEM) algorithms | |
JP4290560B2 (ja) | シグマデルタa/d変換器を有する電子回路 | |
US6583742B1 (en) | Digital to analogue converter with dynamic element matching | |
EP2237424A1 (en) | Tri-level dynamic element matcher allowing reduced reference loading and DAC element reduction | |
JP2007104106A (ja) | 送受信装置 | |
US5905453A (en) | Dithered sigma delta modulator having programmable full scale range adjustment | |
KR20150126606A (ko) | N개의 커패시터들을 사용하는 4n+1 레벨 용량형 dac | |
KR100845136B1 (ko) | 데이터 가중 평균화 기법을 적용한 멀티비트 데이터 변환기 | |
Colodro et al. | New continuous-time multibit sigma–delta modulators with low sensitivity to clock jitter | |
JP4083685B2 (ja) | デジタル/アナログ変換器を有する回路 | |
KR20170103753A (ko) | 시그마-델타 아날로그 디지털 변환기들에서의 효율적인 디더링 기법 | |
US6456217B1 (en) | Digital/analog converter having delta-sigma type pulse modulation circuit | |
US6466147B1 (en) | Method and apparatus for randomized dynamic element matching DAC | |
JP3407851B2 (ja) | Pwm回路/加重回路併用式デルタシグマ型d/a変換装置 | |
Balasubramanian et al. | Analysis of ultralow-power asynchronous ADCs | |
Colodro et al. | Pulse-width modulation in sigma-delta modulators | |
JP2005513853A (ja) | デジタル・アナログ・コンバータ | |
WO2002019533A2 (en) | Multi bit delta sigma modulator having linear output | |
JP4978549B2 (ja) | ミキサ及びδς変調器 | |
JP2002135120A (ja) | Δς変調器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080213 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |