-
Die
vorliegende Erfindung bezieht sich auf eine Schaltungsanordnung
mit einem Digital-Analog-Wandler. Ein Digital-Analog-Wandler setzt
eine Reihe von Digitalsignalen ein, um ein Ausgangssignal zu erzeugen, welches
eine Reihe von Analogsignalpegeln annimmt, die aus einer Gruppe
verfügbarer
Pegel unter Steuerung der Digitalsignale ausgewählt werden. Das Digitalsignal
ist in der Regel ein Binärsignal,
wobei jeder Signalwert ein oder mehrere Bits umfasst.
-
Aus
US 5 608 401 ist es bekannt,
einen Digital-Analog-Wandler mit drei möglichen Ausgangspegeln vorzusehen.
Die Schaltungsanordnung weist eine Spannungsquelle, eine Last sowie
mehrere Schalter in einer Brückenanordnung
auf, welche es möglich
macht, die Spannung der Spannungsquelle an der Last in zwei zueinander
entgegengesetzten Polaritäten
anzulegen. Auf diese Weise werden zwei der möglichen Pegel erzeugt. Der
dritte Pegel wird durch vollständige
Entkopplung der Spannungsquelle von der Last erzeugt.
US 5 608 401 beschreibt die Verwendung
dieser Schaltungsanordnung zur Verhinderung von Ruhestromverbrauch, wenn
keine Spannung an der Last angelegt werden muss. Eine wichtige Eigenschaft
der Digital-Analog-Wandler ist der Dynamikbereich. Dieser ist das
Verhältnis
zwischen der maximalen Ausgangsamplitude und der Quantisierungsgeräusch-Amplitude
zwischen minimal unterschiedlichen Signalen. Im Allgemeinen kann
der Dynamikbereich eines Digital-Analog-Wandlers durch Verwendung
von Mehrbitsignalen mit einer größeren Anzahl
Bits erhöht
werden. Auf der anderen Seite macht dieses Digital-Analog-Wandler
komplexer und erhöht ihre
Empfindlichkeit gegenüber
Nichtlinearität,
welche auftritt, wenn die Schritte zwischen sukzessiven Analogpegeln,
die bei verschiedenen Digitalsignalen abgegeben werden, nicht gleich
sind.
-
Eine
Lösung
dieses Problems ist die Sigma-Delta-Technik, bei welcher ein Einbit-Digital-Analog-Wandler
verwendet wird, der auf einer wesentlich höheren Abtastfrequenz als für das eventuelle
Ausgangssignal erforderlich arbeitet. Das Ausgangssignal dieses
Einbit-Digital-Analog-Wandlers wird Tiefpass-gefiltert (oder Bandpass-gefiltert).
Das Ausgangssignal des Filters wird so vorgesehen, dass es dem gewünschten
Ausgangssignal durchschnittlich entspricht. Das Filter sperrt Quantisierungsrauschen
auf unbenutzten Frequenzen. Somit kann ein hoher Dynamikbereich
realisiert und dabei gleichzeitig das Linearitätsproblem verhindert werden,
da der Einbit-Digital-Analog-Wandler lediglich einen Stufenabstand
zwischen Ausgangspegeln aufweist.
-
Auf
diese Weise können
hochlineare Digital-Analog-Wandler mit einem hohen Dynamikbereich
realisiert werden. Dieser erreichbare Dynamikbereich wird nur die
maximal nutzbare Abtastfrequenz des Einbit-Digital-Analog-Wandlers
begrenzt.
-
Der
Erfindung liegt unter anderem die Aufgabe zugrunde, eine Schaltungsanordnung
mit einem Digital-Analog-Wandler vorzusehen, mit welchem ein hoher
Dynamikbereich und eine gute Linearität bei einer niedrigeren Abtastfrequenz
oder ein höherer
Dynamikbereich auf der gleichen Abtastfrequenz als Einbit-Digital-Analog-Wandler
erreicht wird.
-
Die
vorliegende Erfindung sieht eine Schaltungsanordnung vor, wie in
Anspruch 1 beschrieben. Erfindungsgemäß ist ein Digital-Analog-Wandler
mit einem Digitaleingang vorgesehen, welcher unter mindestens drei
Pegeln wählen
kann. Analoge Ausgangssignale für
zwei der Pegel werden erzeugt, indem die Abgaben von zwei Signalquellen,
wie z.B. Stromquellen, in der gleichen Richtung hinzugefügt werden.
Ein Mittelpegel zwischen den Ausgangspegeln wird durch Subtrahieren
der Abgaben erzeugt. Es stehen zwei unterschiedliche Möglichkeiten
des Subtrahierens zur Verfügung:
eine Möglichkeit,
bei welcher eine erste Signalquelle mit einem positiven Vorzeichen
und die zweite Signalquelle mit einem negativen Vorzeichen beiträgt, sowie
ein zweite Möglichkeit,
bei welcher die erste Signalquelle mit einem negativen Vorzeichen
und die zweite Signalquelle mit einem positiven Vorzeichen beiträgt. Von
diesen beiden Möglichkeiten
wird wechselweise Gebrauch gemacht, um sicherzustellen, dass der
Mittelpegel im Durchschnitt exakt mitten zwischen den durch Hinzufügen der
Abgaben der Signalquellen vorgesehenen Pegeln liegt. Somit ist kein
genaues Kalibrieren erforderlich, um einen hoch linearen Digital-Analog-Wandler vorzusehen.
-
Vorzugsweise
werden die beiden unterschiedlichen Subtraktionsmöglichkeiten
wechselweise so angewandt, dass der größte Teil der Spektraldichte
des Fehlersignals auf Grund des Wechselns auf ein Band um die halbe
Abtastfrequenz des Digital-Analog-Wandlers konzentriert ist, eine wesentlich
geringere Spektraldichte dagegen auf ein Band um die Nullfrequenz
gerichtet ist.
-
Im
Grunde genommen kann dieses zum Beispiel realisiert werden, indem
jedes Mal dann die Vorzeichen gewechselt werden, wenn der Mittelpegel
auszugeben ist.
-
Hierdurch
wird auf einfache Weise sichergestellt, dass im Durchschnitt beide
Vorzeichen bei der gleichen Frequenz verwendet werden und die Frequenz,
bei welcher das Vorzeichen geändert
wird, maximiert wird. Jedoch ist die Maximalfrequenz durch die Frequenz,
bei welcher der Mittelpegel auftritt, begrenzt, wodurch diese Frequenz
nicht hoch genug sein kann.
-
In
einem Ausführungsbeispiel
sieht die Schaltungsanordnung zweite, Rückkehr-zu-Null-Phasen zwischen
ersten Phasen vor, in welchen das Ausgangssignal durch die Daten
bestimmt wird. In den Rückkehr-zu-Null-Phasen
wirken die Abgaben ebenfalls einander entgegen. In diesem Ausführungsbeispiel
bewirken die Wechsel zwischen den Vorzeichen, bei welchen die Abgaben
entgegenwirken, ein Umschalten der Vorzeichen jedes Mal dann, wenn
der dritte Wert in einer ersten Phase vorkommt und jedes Mal dann,
wenn zumindest ein Teil der zweiten Phasen vorkommt. Somit bildet
ein Teil des Ausgangssignals, in welchem das Ausgangssignal einen
durch entgegenwirkende Abgaben erhaltenen Wert annimmt, effektiv
ein digitales Hochfrequenz-Oszillationssignal, welches zwischen
zwei Pegeln in ersten Phasen und in zweiten Phasen hin und her schaltet.
Die Oszillation dieses Oszillators wird in Abhängigkeit des digitalen Eingangssignals
phasenmoduliert, wenn dieses digitale Eingangssignal den dritten
Wert zwischen dem hohen und niedrigen Wert annimmt. Auf diese Weise
wird die Spektraldichte der Abweichungen des in den ersten Phasen
verwendeten Signals auf die Spektraldichte von Abweichungen in den
zweiten Phasen aufmoduliert. Daher wird die Spektraldichte auf hohe
Frequenzen gesetzt, so dass eine Ausfilterung leichter vorgenommen
werden kann.
-
Vorzugsweise
wird ein Differenzausgang verwendet, wobei die Signalquellen beide
mit einem ersten Ausgangsanschluss oder beide mit einem zweiten
Anschluss für
die beiden Extrempegel und die Signalquellen jeweils mit einem entsprechenden
Ausgangsanschluss zur Erzeugung des Mittelpegels verbunden sind.
-
Ausführungsbeispiele
der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden
näher beschrieben.
Es zeigen:
-
1 – einen
Sigma-Delta-Analog-Digital-Wandler;
-
2 – in einem
Wandler auftretende Signale;
-
3 – einen
Schaltkreis zur Erzeugung eines Rückkopplungssignals; sowie
-
4 – ein Rückkopplungssignal.
-
1 zeigt
die Verwendung des erfindungsgemäßen Digital-Analog-Wandlers in einem
Sigma-Delta-Analog-Digital-Wandler. Der Wandler weist eine Eingangsstufe 10,
eine Subtrahierstufe 12, ein Schleifenfilter 14,
einen Größenwandler 16 sowie
einen Rückkopplungssignalgenerator 18 auf.
Die Eingangsstufe 10 weist Differenzeingangsanschlüsse 100a,
b sowie mit Summierknoten 120a, b von Subtrahierstufe 12 verbundene
Ausgänge
auf. Eingangsstufe 10 ist beispielsweise so dargestellt,
dass sie einen Kondensator 104a, b und einen Widerstand 102a,
b in Reihe zwischen jedem Eingang 100a, b und einem entsprechenden
Summierknoten 120a, b aufweist.
-
Die
Subtrahierstufe 12, das Schleifenfilter 14 und
der Größenwandler 16 bilden
eine Digitalisierstufe zur Erzeugung eines digitalen Ausgangssignals
aus dem Differenzsignal, welches sich aus einer Durchschnittsdifferenz
zwischen dem Eingangssignal und dem Ausgangssignal ergibt. Die Subtrahierstufe 12 umfasst
einen Differenzverstärker 122 mit
Eingängen,
die mit den Summierknoten 120a, b verbunden sind, sowie mit
Rückkopplungskondensatoren 124a, 124b,
welche zwischen den Ausgängen
des Verstärkers 122 und dessen
Eingängen
geschaltet sind. Die Ausgänge
der Subtrahierstufe 12 sind über Schleifenfilter 14 mit
dem Größenwandler 16 verbunden.
Größenwandler 16 weist
einen Takteingang auf, und ein Ausgang des Größenwandlers 16 bildet
einen Ausgang des Sigma-Delta-Wandlers. Der Ausgang des Größenwandlers 16 ist
mit einem Eingang des Rückkopplungssignalgenerators 18 rückgekoppelt.
Der Rückkopplungssignalgenerator 18 weist
Differenzausgänge
auf, die mit den Summierknoten 120a, b von Subtrahierstufe 12 verbunden
sind. Das Schleifenfilter 14 ist zum Beispiel ein Filter
vierter Ordnung, wobei jedoch die genaue Filterart für die Erfindung nicht
wesentlich ist.
-
Bei
Betrieb wird ein Differenzeingangssignal an die Eingänge 100a,
b angelegt, und an dem Ausgang des Größenwandlers 16 wird
ein digitales Ausgangssignal erzeugt. Signale, welche dem Differenzeingangssignal
entsprechen, und das Ausgangssignal werden durch Subtrahierstufe 12 voneinander
subtrahiert. Die daraus resultierende Differenz wird von Schleifenfilter 14 gefiltert
und quantisiert, um das Ausgangssignal zu bestimmen. Das Schleifenfilter 14 mittelt
die Differenz im Zeitablauf. Infolgedessen erzeugt der Sigma-Delta-Wandler
ein Ausgangssignal, welches, im Zeitablauf gemittelt, mit dem Differenzeingangssignal
im Gleichlauf ist.
-
2 zeigt
ein Taktsignal C sowie ein Signal B, welches das Ausgangssignal
des Größenwandlers 16 darstellt.
Größenwandler 16 ist
so ausgelegt, dass er einen Ausgangssignalwert für jeden Taktimpuls erzeugt, wobei
das Ausgangssignal einen von drei Werten annimmt. Das Signal B ist
auf die drei möglichen
Pegel, welche diese Werte darstellen, begrenzt (selbstverständlich ist
das effektiv Ausgangssignal des Größenwandlers ein Digitalsignal,
welches die Pegel, zum Beispiel unter Verwendung eines Bitpaares
für jedes
Ausgangssignal, in einer Form darstellen kann). Der Größenwandler 16 kann
zum Beispiel unter Einsatz von zwei Komparatoren (nicht dargestellt)
in Größenwandler 16 realisiert
werden, wobei der Größenwandler
einen ersten Wert erzeugt, wenn die Differenz zwischen den Signalen
an dessen Eingängen
unterhalb des Schwellenpegels beider Komparatoren liegt, einen zweiten
Wert erzeugt, wenn die Differenz unterhalb des einen Schwellenpegels, jedoch
oberhalb des anderen liegt, und einen dritten Wert erzeugt, wenn
die Differenz oberhalb beider Schwellenpegel liegt.
-
Rückkopplungssignalgenerator 18 führt der
Subtrahierschaltung ein Rückkopplungssignal
I entsprechend dem Signal B zu. In jeder Taktperiode treten eine
erste Phase und eine zweite Phase auf. In der ersten Phase wird
das Rückkopplungssignal
1 durch das Signal B in dieser Taktperiode bestimmt. In der zweiten
Phase ist das Rückkopplungssignal
von dem Signal B unabhängig.
Die zweite Phase dient als Rückkehr-zu-Null-Phase
zwischen den ersten Phasen verschiedener Taktzyklen, um interaktive
Effekte zwischen den in den ersten Phasen der verschiedenen Taktperioden
abgegebenen Signalen zu eliminieren. Das in der ersten Phase abgegebene
Rückkopplungssignal
I kann drei verschiedene Werte annehmen: den gleichen Wert 24a-d
wie in der zweiten Phase oder Werte 20a-b, 22a-c
auf dem Wert 24a-d gegenüberliegenden Seiten.
-
Nimmt
das Rückkopplungssignal
I in der ersten Phase den gleichen Wert 24a-c wie in der
zweiten Phase an, wird dieses durch die gleichen Mittel realisiert,
welche eingesetzt werden, um das Signal in der zweiten Phase zu
realisieren. Somit wird ein Rückkopplungssignal
I mit drei möglichen
Pegeln mit wenig oder keiner zusätzlichen
Hardware realisiert.
-
3 zeigt
einen Digital-Analog-Wandler, welcher einen Decoder 40,
eine erste und zweite Stromquelle 42a, b, eine dritte und
vierte Stromquelle 44a, b sowie eine Anzahl Schalter 46a-d
aufweist. Ein erster und ein zweiter Ausgang 48a, b des
Digital-Analog-Wandlers
bilden zusammen einen Differenzausgang des Schaltkreises. Der erste
Ausgang 48a ist mit einem Ausgang der ersten Stromquelle 42a und
der zweite Ausgang 48b des Digital-Analog-Wandlers mit
einem Ausgang der zweiten Stromquelle 42b verbunden. Der
erste Ausgang 48a ist über
einen entsprechenden Schalter der Schalter 46a, b jeweils
mit den Ausgängen
der dritten und vierten Stromquelle 44a, b verbunden. Der
zwei te Ausgang 48a ist über
einen entsprechenden Schalter der Schalter 46c, d jeweils
mit Ausgängen
der dritten und vierten Stromquelle 44a, b verbunden. Die
erste, zweite, dritte und vierte Stromquelle 42a, b, 44a,
b sind so angeordnet, dass sie praktische identische Ausgangsströme abgeben.
Die Schalter werden unter Steuerung eines Takteingangs clk und eines
an einem Digitaleingang 41 empfangenen Digitalsignals von
Decoder 40 gesteuert.
-
4 zeigt
Signale, welche den Betrieb des Schaltkreises von 3 zeigen.
Ein erstes Signal clk stellt das Taktsignal dar, alternierende erste
und zweite Phasen der Taktzyklen sind durch I und II gekennzeichnet.
Ein zweites Signal B zeigt ein Beispiel eines digitalen Eingangssignals.
Das Digitalsignal enthält
eine Reihe von Codewerten, welche Signalwerte darstellen. Das digitale
Eingangssignal B ist so dargestellt, dass es drei Pegel annimmt,
welche verschiedenen Codewerten entsprechen.
-
Ein
drittes Signal Idiff stellt eine Differenz zwischen Netzströmen dar,
welche zu den Ausgängen 48a, b
fließen.
Der Schaltkreis arbeitet in zwei Wechselphasen I, II. In ersten
Phasen I steuert der Decoder 40 die Schalter 46a-d
in Abhängigkeit
der Daten, um den Ausgängen 48a,
b eine datenabhängige
Netzstromdifferenz zuzuführen.
In zweiten Phasen II steuert der Decoder 40 die Schalter 46a-d,
um den Ausgängen 48a,
b eine Rückkehr-zu-Null-Stromdifferenz
zuzuzführen.
-
Wenn
das digitale Eingangssignal B auf einen hohen Pegel codiert wird,
steuert Decoder 40 die Schalter 46a-d in der ersten
Phase so, dass der Ausgang der dritten und vierten Stromquelle 44a,
b mit dem Ausgang der zweiten Stromquelle 42b zusammengeschaltet
wird. Somit entspricht der Netzstrom an dem ersten Ausgang einem
Strom Ia von der ersten Stromquelle 42a. Wenn wir davon
ausgehen, dass die Ströme
von der ersten, zweiten, dritten und vierten Stromquelle 42a,
b identisch sind, entspricht der Netzstrom an dem zweiten Ausgang 48b -Ia.
Zwischen den Netzströmen
an dem ersten und zweiten Ausgang ergibt sich eine Differenz von 21a,
was einem Differenzausgangsstrom 51 mit hohem Pegel entspricht.
-
Ebenso
steuert Decoder 40, wenn das digitale Eingangssignal B
auf einen niedrigen Pegel codiert wird, die Schalter 46a-d
in der ersten Phase so, dass der Ausgang der dritten und vierten
Stromquelle 44a, b mit dem Ausgang der ersten Stromquelle 42b zusammengeschaltet
wird. Somit wird die Differenz zwischen den Netzströmen an dem
ersten und zweiten Ausgang -2Ia, was einem Differenzausgangsstrom 53 mit
niedrigem Pegel entspricht.
-
Wenn
das digitale Eingangssignal B auf einen dritten Pegel codiert wird,
steuert Decoder 40 die Schalter 46a-d in der ersten
Phase so, dass der Ausgang der dritten und vierten Stromquelle 44a,
b jeweils mit dem Ausgang der ersten und zweiten Stromquelle 42b oder
jeweils mit der zweiten und ersten Stromquelle 42b zusammengeschaltet
wird. Somit wird die Differenz zwischen den Netzströmen an dem
ersten und zweiten Ausgang Null.
-
Der
Schaltkreis ist so ausgelegt, dass das dritte Eingangssignal auf
die gleiche Weise wie der Rückkehr-zu-Null-Pegel
ausgegeben wird. In der zweiten Phase bewirkt Decoder 40 ebenfalls,
dass die Differenz Null wird, indem er die Schalter 46a,
b so steuert, dass der Ausgang der dritten und vierten Stromquelle 44a, b
jeweils mit dem Ausgang der ersten und zweiten Stromquelle 42b oder
jeweils mit der zweiten und ersten Stromquelle 42 zusammengeschaltet
wird.
-
In
der Praxis können
die Stromquellen 42a, b, 44a, b, zum Beispiel
auf Grund geometrischer oder Parameterdifferenzen bei der Realisierung
der verschiedenen Stromquellen keine identischen Ströme abgeben. Das
Ergebnis nicht identischer Ströme
ist, dass die Differenz der Netzströme von den Ausgängen 48a,
b auf dem Rückkehr-zu-Null-Pegel nicht genau
in der Mitte zwischen dem Differenzausgang für den hohen und den niedrigen
Pegel. Dieses stellt kein Problem dar, wenn der Rückkehr-zu-Null-Pegel
ausschließlich
als Rückkehr-zu-Null-Pegel
und nicht als dritter Ausgangspegel, welcher von dem digitalen Eingangssignal
B ausgewählt
werden kann, verwendet wird. Wenn der Rückkehr-zu-Null-Pegel als dritter
Ausgangspegel, welcher von dem digitalen Eingangssignal B ausgewählt werden
kann, verwendet wird, resultiert dieses jedoch in Nichtlinearität der Digital-Analog-Wandlung.
-
Um
dieser Nichtlinearität
entgegenzuwirken, wird dieser dritte Pegel vorzugsweise zerhackt,
indem zur Abgabe von Strom für
den dritten Pegel zwei verschiedene Zustände verwendet werden, so dass
im Durchschnitt der Ausgangsstrom für den dritten Pegel genau in
der Mitte zwischen dem hohen und niedrigen Pegel liegt. In dem ersten
Zustand steuert der Decoder 40 die Schalter 46a-d
so, dass der Ausgang der ersten Stromquelle 42a mit dem
Ausgang der dritten Stromquelle 44a und der Ausgang der
zweiten Stromquelle 42b mit dem Ausgang der vierten Stromquelle 44b zusammengeschaltet
werden. In der Querrichtung steuert der Decoder 40 in dem
zweiten Zustand die Schalter 46a-d so, dass der Ausgang
der ersten Stromquelle 42a mit dem Ausgang der vierten
Stromquelle 44b zweiten Stromquelle 42b mit dem
Ausgang der vierten Stromquelle 44b zusammengeschaltet
werden. In der Querrichtung steuert der Decoder 40 in dem
zweiten Zustand die Schalter 46a-d so, dass der Ausgang
der ersten Stromquelle 42a mit dem Ausgang der vierten
Stromquelle 44b und der Ausgang der zweiten Stromquelle 42b mit
dem Ausgang der dritten Stromquelle 44a zusammengeschaltet wird.
-
In
den nachfolgenden Tabellen sind die Netzströme, welche in dem ersten und
zweiten Zustand zu den Ausgängen 48a,
b fließen,
dargestellt durch I1, I2, I3, I4, sowohl die Ströme von der ersten, zweiten,
dritten und vierten Stromquelle 42a, b, 44a, b
jeweils zusammengefasst. Darüber
hinaus sind die Ströme
mit starkem und schwachem, digitalen Eingangssignal B in der Tabelle
enthalten.
-
-
Wir
erinnern uns, dass I1-I4 bis auf Ungenauigkeiten im Wesentlichen
sämtlich
gleich sind. Es sei erwähnt,
dass die Stromdifferenz bei entgegengesetzter Polarität von dem
Pegel I1-I2 sowie bei starken und schwachen Eingangssignalen B abweicht.
In dem ersten und dem zweiten Zustand treten in der Mitte zwischen den
Pegeln für
das starke und schwache Eingangssignal B geringfügige Abweichungen von dem Pegel
I1-I2 auf. Der Durchschnitt der Pegel für den ersten und zweiten Zustand
liegt genau auf diesem Pegel I1-I2 in der Mitte zwischen den Pegeln
für das
starke und schwache Eingangssignal B. Dieses wird eingesetzt, um
den Nichtlinearitäten
entgegenzuwirken, selbst wenn die Ströme nicht miteinander identisch
sind.
-
Decoder 40 ist
vorzugsweise so vorgesehen, dass er sowohl von Zustand 1 als auch
Zustand 2 Gebrauch macht, um den Ausgangsstrom zu erzeugen, wenn
das digitale Eingangssignal den dritten Pegel zwischen den hohen
und dem niedrigen Pegel und/oder in den zweiten Phasen annimmt.
In verschiedenen Taktzyklen wählt
Decoder 40 verschiedene Zustände aus, so dass im Durchschnitt
der Ausgangsstrom für
den dritten Pegel in der Mitte zwischen dem hohen und niedrigen
Pegel liegt, d.h. die beiden Zustände werden genauso
-
Es
können
verschiedene Verfahren angewandt werden, um die Zustände auszuwählen, welche
zur Steuerung des Ausgangsstroms in den ersten Phasen I, wenn das
Eingangssignal den dritten Wert annimmt, verwendet werden. Jedes
Verfahren sollte vorzugsweise sicherstellen, dass beide Zustände zumindest
im Durchschnitt genauso häufig
vorkommen. Selbstverständlich
weicht der Strom in jedem einzelnen Zustand noch immer von dem Idealwert
ab; da jedoch der Strom im Durchschnitt dem Idealwert entspricht,
wird die Abweichung größtenteils
durch das Schleifenfilter 14 ausgefiltert. Vorzugsweise
sollte ebensoviel von der Spektraldichte der Abweichungen zu Frequenzen
verschoben werden, welche von dem Schleifenfilter 14 ausgefiltert
werden. Daher sollte das Verfahren zur Wahl der Zustände vorzugsweise
dazu beitragen, dass die Spektraldichte der Abweichungen zu höheren Frequenzen
(Frequenzen, welche durch das Schleifenfilter 14 ausgefiltert
werden) verschoben wird.
-
Bei
einer ersten Gruppe von Ausführungsbeispielen
sind die in den ersten Phasen I verwendeten Zustände so ausgewählt worden,
dass diese von den in den zweiten Phasen II verwendeten Zuständen unabhängig sind.
Dieses begrenzt jedoch die Maximalfrequenz, bis zu welcher die Spektraldichte
der Abweichungen verwendet werden kann. Daher ist bei einer zweiten
Gruppe von Ausführungsbeispielen
die Wahl der in den ersten und zweiten Phasen verwendeten Zustände voneinander
abhängig.
Hierdurch besteht die Möglichkeit,
die Spektraldichte zu höheren
Frequenzen zu verschieben.
-
In
den Ausführungsbeispielen,
in denen die in den ersten Phasen I verwendeten Zustände so ausgewählt werden,
dass diese von den in den zweiten Phasen II verwendeten Zustände unabhängig sind,
kann irgendein Zustand verwendet werden, um den Rückkehr-zu-Null-Strom
in den zweiten Phasen II zwischen den ersten Phasen I abzugeben,
in welchen Eingangssignal gesteuerte Ströme geliefert werden. Zum Beispiel kann
der gleiche Zustand immer in der zweiten Phase verwendet werden.
Dieses resultiert in einem DC-Offsetsignal, wobei jedoch ein solches
Offsetsignal bei den meisten Anwendungen, wie z.B. Sprachausgabe
oder drahtloser Signalempfang, irrelevant ist. Alternativ kann der
in der zweiten Phase verwendete Zustand in sukzessiven Taktzyklen
gewechselt werden. Bei einer weiteren Alternative kann der in der
zweiten Phase verwendete Zustand von einem Taktzyklus auf einen
anderen umgeschaltet werden. Selbstverständlich kann die Schaltungsanordnung,
wenn keine Rückkehr-zu-Null-Pegel
erforderlich sind, während
der gesamten Taktperiode einfach Eingangssignal gesteuerte Ausgangsströme abgeben.
In die sem Fall ist keine zweite Phase erforderlich, oder die zweite
Phase hält
möglicherweise
nur temporär,
in Übergangszuständen während des Schaltens,
an.
-
Wenn
die in den ersten Phasen verwendeten Zustände von den in den zweiten
Phasen verwendeten Zuständen
unabhängig
ausgewählt
werden, können
verschiedene Verfahren angewandt werden, um die Zustände in den
ersten Phasen I auszuwählen.
In einem ersten Ausführungsbeispiel
verwendet Decoder 40 einfach abwechselnd Zustand 1 und
Zustand 2, wenn der dritte Pegel auftritt. Somit ist auf einfache
Weise sichergestellt, dass die mittlere Stromdifferenz für den dritten
Pegel in der Mitte zwischen den Stromdifferenzen für den hohen
und niedrigen Pegel liegt. Dieses kann zum Beispiel durch Integrieren
eines Toggle-Flipflops (nicht dargestellt) in Decoder 40 realisiert
werden, wobei der Toggle-Flipflop den Zustand steuert, von welchem
Gebrauch gemacht wird, um die Schalter 46a-d zu steuern,
wenn das Eingangssignal B den dritten Pegel wählt, wobei der Toggle-Flipflop jedes Mal
dann toggelt, wenn das Eingangssignal B den dritten Pegel wählt. Auf
diese Weise wird die Spektraldichte der Abweichungen zu höheren Frequenzen
verschoben, wobei jedoch die Maximalfrequenz durch die Frequenz
begrenzt wird, bei welcher der dritte Pegel auftritt. Ist die Maximalfrequenz
niedrig, so ist die Spektraldichte gering, da der dritte Pegel bei
niedriger Frequenz auftritt, wobei diese Frequenz jedoch bei einigen
Anwendungen zu niedrig ist, um die Abweichungen zu mitteln.
-
In
einem Ausführungsbeispiel
verwendet Decoder 40 Zustand 1 in geradzahligen Taktzyklen
und Zustand 2 in ungeradzahligen Taktzyklen. Hierdurch wird ebenfalls
sichergestellt, dass die mittlere Stromdifferenz für den dritten
Pegel in der Mitte zwischen den Stromdifferenzen für den hohen
und niedrigen Pegel liegt. Dieses kann zum Beispiel durch Integrieren
eines Toggle-Flipflops (nicht dargestellt) in Decoder 40 realisiert
werden, wobei der Toggle-Flipflop den Zustand steuert, welcher verwendet
wird, um die Schalter 46a-d zu steuern, wenn das Eingangssignal
B den dritten Pegel wählt,
wobei der Toggle-Flipflop
jeden Taktzyklus toggelt. In einem weiteren Ausführungsbeispiel kann ein Pseudozufallsgenerator,
wie z.B. ein genau konstruiertes LFSR (Lineares Feedback-Schieberegister),
eingesetzt werden, um den Toggle-Flipflop zu toggeln. In allen diesen Ausführungsbeispielen
ist die Maximalfrequenz, zu welcher die Spektraldichte der Abweichungen
verschoben wird, durch die Frequenz, bei welcher der dritte Pegel
auftritt, begrenzt. Bei einigen Anwendungen ist diese Frequenz zu
niedrig, um die Abweichungen zu mitteln.
-
In
einem anderen Ausführungsbeispiel
wird das vorherige Eingangssignal eingesetzt, um den Zustand in
der ersten Phase I auszuwählen.
Das heißt,
wenn ein den dritten Pegel aufweisendes Eingangssignal in einem
Taktzyklus auftritt und das Eingangssignal in dem vorherigen Taktzyklus
einen hohen Pegel aufwies, wird der erste Zustand in dem Taktzyklus
gewählt.
Wies das Eingangssignal in dem vorherigen Taktzyklus einen niedrigen
Pegel auf, wird der zweite Zustand gewählt. Wies das vorherige Eingangssignal
den dritten Wert auf, wird der Zustand relativ zu dem Zustand des
vorhergehenden Taktzyklus getoggelt. Da hohe und niedrige Pegel
gleich häufig
vorkommen, wird dadurch sichergestellt, dass im Schnitt beide Zustände gleich
häufig
auftreten. Dieses Verfahren zur Wahl der Zustände kann zum Beispiel durch
Verwendung eines Latch (nicht dargestellt) in Decoder 40 realisiert
werden, wobei das Latch das vorhergehende Eingangssignal speichert,
wenn dieses Eingangssignal einen hohen oder niedrigen Pegel aufwies,
und das Latch die zu dem vorherigen Inhalt entgegengesetzte Logik
speichert, wenn das Eingangssignal den Mittelwert angenommen hat.
Dieses Verfahren hat jedoch den Nachteil, dass die Zustände mit
dem Eingangssignal so korrelieren, dass ein Teil der Spektraldichte
der Abweichungen auf niedrigen Frequenzen auftritt.
-
Die
Spektraldichte der Abweichungen kann zu höheren Frequenzen verschoben
werden, wenn die Auswahl der in den ersten Phasen und den zweiten
Phasen verwendeten Zustände
wechselseitig abhängig getroffen
wird. 4 zeigt das Ergebnis eines alternativen Ausführungsbeispiels
zur Wahl des in der ersten Phase verwendeten Zustands. In diesem
Ausführungsbeispiel
wechselt Decoder 40 den gewählten Zustand jedes Mal, wenn
der Mittelwert ausgegeben wird, sowohl bei Ausgabe desselben in
einer ersten Phase als auch bei Ausgabe desselben in einer zweiten
Phase. Dieses alternative Ausführungsbeispiel
kann auf verschiedene Weisen realisiert werden. Zum Beispiel durch
Integrieren eines Toggle-Flipflops (nicht dargestellt) in Decoder 40,
wobei der Toggle-Flipflop den Zustand steuert, welcher verwendet
wird, um die Schalter 46a-d zu steuern, wenn der dritte
Pegel sowohl in der ersten als auch der zweiten Phase abgegeben
wird, wobei der Toggle-Flipflop jedes Mal toggelt, wenn ein solcher
dritter Pegel abgegeben wird. Eine alternative Realisierung ist
zum Beispiel die Verwendung eines Toggle-Signals, welches zwischen
aufeinander folgenden Phasen unabhängig von den Daten B toggelt,
sowie eines Flipflops, welcher in jedem Taktzyklus, in welchem das
digitale Eingangssignal B nicht den Mittelwert annimmt, getoggelt
wird. In diesem alternativen Ausführungsbeispiel wird ein Signal,
welches den zu verwendenden Zustand auswählt, erzeugt, indem eine Exklusiv-ODER-Verknüpfung des
Toggle-Signals und des Ausgangs des Flipflops hergestellt wird.
-
Solange
ein hoher oder niedriger Wert in der ersten Phase eines Taktzyklus
ausgegeben wird, wird der zur Ausgabe des RTZ-Pegels in der zweiten
Phase verwendete Zustand somit zwischen dem ersten und zweiten Zustand
einfach getoggelt. Wird in einem Taktzyklus ein dritter Wert ausgegeben,
werden in der ersten und zweiten Phase verschiedene Zustände verwendet,
wobei der Zustand in der ersten Phase in Abhängigkeit des in dem letzten,
vorherigen Taktzyklus verwendeten Zustands ausgewählt wird.
-
In 4 werden
die in aufeinander folgenden, zweiten Phasen verwendeten Zustände zum
Beispiel gewechselt, wenn nicht ein den dritten Pegel aufweisendes
Signal in der dazwischen liegenden, ersten Phase auftritt (die verschiedenen
Zustände
sind aus leicht höheren
und niedrigeren Pegeln 52, 56 erkennbar). In einem
ersten Taktzyklus tritt ein Signal 50 mit einem Mittelwert
auf. In diesem ersten Taktzyklus wird der erste Zustand (mit einem
geringfügig
höheren
Pegel 52 als der Pegel in der Mitte zwischen dem hohen
und dem niedrigen Pegel dargestellt) verwendet, um das Ausgangssignal
in der ersten Phase zu erzeugen. In einem nächsten Taktzyklus, in welchem
ein Mittelwert des Eingangssignals 54 vorliegt, wird der
zweite Zustand verwendet (mit einem geringfügig höheren Pegel 65 als
der Pegel in der Mitte zwischen dem hohen und dem niedrigen Pegel
dargestellt), weil eine ungerade Taktzyklenzahl seit dem vorhergehenden
Zyklus, in welchem das Eingangssignal den Mittelwert 50 annahm,
vorlag. In dem nächsten
Taktzyklus, in welchem das Eingangssignal den Mittelwert 58 annimmt,
wird der zweite Zustand 59 erneut verwendet, da dieses
Mal eine gerade Taktzyklenanzahl seit dem vorherigen Mittelwert 54 vorlag.
-
Auf
diese Weise bilden die zur sukzessiven Auswahl einer der Zustände ausgegebenen
Signale effektiv das Ausgangssignal eines digitalen Oszillators
mit einer nominellen Schwingungsdauer entsprechend der halben Abtastfrequenz.
Die Oszillation dieses Oszillators wird in Abhängigkeit des digitalen Eingangssignals
B phasenmoduliert, wenn das digitale Eingangssignal den dritten
Wert zwischen dem hohen und dem niedrigen Wert annimmt. Auf diese
Weise wird die Spektraldichte der Abweichungen des in den ersten
Phasen verwendeten Signals auf die Spektraldichte von Abweichungen
in den zweiten Phasen aufmoduliert. Dadurch wird die Spektraldichte
auf hohe Frequenzen gesetzt, so dass eine Ausfilterung leichter
vorgenommen werden kann. Dieses wird auf Kosten der Spektraldichte
von Abweichungen auf Grund der Wahl des für den RTZ-Pegel in den zweiten
Phasen verwendeten Zustands erreicht. Im Vergleich zu dem Ausführungsbeispiel,
in wel chem der für
den RTZ-Pegel in den zweiten Phasen verwendete Zustand unabhängig von
den Daten gewechselt wird, wird ein Teil der Spektraldichte durch
die Wahl verschiedener Zustände
in den zweiten Phasen zu einer niedrigeren Frequenz verschoben.
Jedoch bleibt diese Spektraldichte noch immer auf Frequenzen, welche leicht
ausgefiltert werden können.
-
Es
versteht sich von selbst, dass, ohne von der Erfindung abzuweichen,
die Zustände,
welche in den ersten Phasen I, wenn das digitale Eingangssignal
den Mittelwert annimmt, verwendet werden, auf andere Weise Teil
eines digitalen Hochfrequenz-Oszillationssignals
werden können.
Zum Beispiel kann ein digitales Oszillationssignal mit einer geringfügig niedrigeren
Frequenz eingesetzt werden, welches in lediglich einem Teil der
Taktzyklen toggelt, wenn das digitale Eingangssignal nicht den hohen
oder niedrigen Wert annimmt, oder es kann von einer Pseudozufallsoszillation
Gebrauch gemacht werden, um die Zustände für aufeinander folgende, zweite
Phasen und erste Phasen, in welchen der Mittelwert ausgegeben wird,
sukzessiv auszuwählen.
-
Obgleich
der Digital-Analog-Wandler von 3 in dem
Kontext des Sigma-Delta-Analog-Digital-Wandlers von 1 dargestellt
wurde, versteht es sich von selbst, dass der Digital-Analog-Wandler
ebenfalls außerhalb
dieses Kontextes, besonders dann, wenn ein Filter vorgesehen ist,
um in Folge des Schaltens zwischen Zuständen auftretende Fehlersignale
zu unterdrücken,
verwendet werden kann. Das Filter kann jedoch implizit sein, da
die Fehler, zum Beispiel in einem Audiosystem, von welchem Benutzer
die höheren
Frequenzen nicht hören
können,
keinen Einfluss haben. Der Digital-Analog-Wandler kann zum Beispiel an dem Ausgang
eines digitalen Audiosystems verwendet werden.
-
Es
kann zweckmäßig sein,
eine digitale Umwandlungsschaltung (zum Beispiel einen digitalen
Sigma-Delta-Wandler) einzusetzen, um n-Bit-Digitalsignale in Signale
umzuwandeln, welche vor Anlegen von Digitalsignalen an den Eingang
des Decoders zwischen den drei zulässigen Werten wählen.
-
Ohne
von der Erfindung abzuweichen, können
zur Erzeugung eines Ausgangssignals andere Mittel als die Subtrahierstufe
verwendet werden. Zum Beispiel können
die Ausgänge 48a,
b über
Widerstände
mit einem gemeinsamen Knoten verbunden werden, wobei die sich ergebende
Differenzausgangs-Spannungsdifferenz zwischen den Ausgängen 48a,
b als Ausgangssignal eingesetzt wird. An Stelle von zwei Stromquellen 44a,
b können
zwei Spannungsquellen verwendet werden, um das Ausgangssignal zu
erzeugen, wobei die Ausgangsspannung zu der anderen hinzugefügt oder
von dieser subtrahiert wird, um das Ausgangssignal zu erhalten.
-
Ebenfalls
liegt es auf der Hand, dass, obgleich die Erfindung in Bezug auf
eine Schaltungsanordnung mit drei möglichen, digitalen Eingangswerten
dargestellt wurde, diese ohne weiteres auf Schaltungsanordnungen
mit mehr möglichen,
digitalen Eingangswerten, vorzugsweise mit 2·n + 1 Eingangswerten (wobei
n eine willkürliche,
positive, ganze Zahl darstellt) ausgedehnt werden kann, wobei der
Rückkehr-zu-Null-Wert
den Mittelpegel dieser 2·n
+ 1 Pegel vorsieht. Dieses kann zum Beispiel realisiert werden,
indem mehr zweite Stromquellen parallel zu der dritten und vierten
Stromquelle 44a, b zusammen mit zusätzlichen Schaltern, um auszuwählen, welche
der zusätzlichen
Stromquellen mit welchem der Ausgänge 48a, b verbunden
wird, vorgesehen werden. Es wird jedoch eine Dreipegel-Schaltungsanordnung
bevorzugt, da diese bei der Erfindung kein genaues Kalibrieren der
Differenz zwischen benachbarten Pegeln erforderlich macht.
