DE102005047031A1 - PWM-Spannungswandlerkreis - Google Patents
PWM-Spannungswandlerkreis Download PDFInfo
- Publication number
- DE102005047031A1 DE102005047031A1 DE102005047031A DE102005047031A DE102005047031A1 DE 102005047031 A1 DE102005047031 A1 DE 102005047031A1 DE 102005047031 A DE102005047031 A DE 102005047031A DE 102005047031 A DE102005047031 A DE 102005047031A DE 102005047031 A1 DE102005047031 A1 DE 102005047031A1
- Authority
- DE
- Germany
- Prior art keywords
- channel
- input
- polarity
- reference current
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 23
- 230000010354 integration Effects 0.000 claims abstract description 22
- 238000005070 sampling Methods 0.000 claims description 8
- 101100462365 Aspergillus niger (strain CBS 513.88 / FGSC A1513) otaA gene Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 101100462367 Aspergillus niger (strain CBS 513.88 / FGSC A1513) otaB gene Proteins 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K9/00—Demodulating pulses which have been modulated with a continuously-variable signal
- H03K9/08—Demodulating pulses which have been modulated with a continuously-variable signal of duration- or width-mudulated pulses or of duty-cycle modulated pulses
Landscapes
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
Ein Wandlerkreis zur Umwandlung eines pulsweitenmodulierten Eingangssignals in ein Spannungsausgangssignal wird vorgeschlagen, der einen Versatz (Offset) auf Grund von Fehlanpassungen von Bauelementen eliminiert. Der Wandlerkreis enthält mindestens zwei gleiche Kanäle. Jeder Kanal weist einen Operationsverstärker mit Differenzeingängen und Differenzausgängen auf. Ein erster Kondensator in jedem Kanal stellt eine negative Rückkoppluhng von einem ersten Ausgang zu einem ersten Eingang bereit, und ein zweiter Kondensator in jedem Kanal stellt eine negative Rückkopplung von einem zweiten Ausgang zu einem zweiten Eingang bereit. Jeder Kanal wird von einer Schalteranordnung als Reaktion auf das pulsweitenmodulierte Signal gezwungen, entweder in einem Integrationsmodus, einem Abtastmodus oder einem Rücksetzmodus zu arbeiten. In jedem Kanal DOLLAR A - verbindet die Schalteranordnung in dem Integrationsmodus selektiv die Referenzstromquelle der ersten Polarität entweder mit dem ersten oder dem zweiten Eingang des Operationsverstärkers und die Referenzstromquelle der zweiten Polarität mit dem jeweils anderen Eingang, DOLLAR A - trennt die Schalteranordnung in dem Abtastmodus selektiv die Referenzstromquellen der ersten und zweiten Polarität ab, und die Ausgänge des Operationsverstärkers stellen das Spannungsausgangssignal bereit, DOLLAR A - trennt die Schalteranordnung in dem Rücksetzmodus selektiv die Referenzstromquellen der ersten und zweiten Polarität ab und schließt den ersten und den zweiten ...
Description
- Die vorliegende Erfindung betrifft einen Wandlerkreis zur Umwandlung eines pulsweitenmodulierten Eingangssignals in ein Spannungsausgangssignal.
- In einigen Systemen wird ein Signalwert in der Zeitdomäne unter Verwendung einer Pulsweitenmodulation kodiert. Üblicherweise stellt ein Tastverhältnis < 50% einen negativen Wert und ein Tastverhältnis > 50% einen positiven Wert dar. Ein herkömmlicher Weg zur Umwandlung eines pulsweitenmodulierten Signals in ein analoges Spannungssignal besteht in der Verwendung von Filtern, die Verzögerungen und Phasenverschiebungen einfügen und RC-Bauelemente mit großen Werten erfordern, die nicht in eine integrierte Schaltung implementiert werden können. Andere Ansätze bestehen in der Verwendung eines schnellen Überabtastungstakts („oversampling clock") zur Zählung der PWM-Zeitdifferenz oder in der Verwendung eines Filters mit geschalteten Kapazitäten ("switched-capacitor filter").
- Die vorliegende Erfindung stellt einen Wandlerkreis zur Umwandlung eines pulsweitenmodulierten Eingangssignals in ein Spannungsausgangssignal bereit, der einfach in eine integrierte Schaltung implementiert werden kann und einen Versatz (Offset) auf Grund von Fehlanpassungen von Bauelementen eliminiert. Der Wandlerkreis der Erfindung weist mindestens zwei gleiche Kanäle auf. Jeder Kanal weist einen Operationsverstärker mit Differenzeingängen und Differenzausgängen auf. Ein erster Kondensator in jedem Kanal stellt eine negative Rückkopplung von einem ersten Ausgang zu einem ersten Eingang bereit, und ein zweiter Kondensator in jedem Kanal stellt eine negative Rückkopplung von einem zweiten Ausgang zu einem zweiten Eingang bereit. Jeder Kanal wird von einer gesteuerten Schalteranordnung als Reaktion auf das PWM-Signal gezwungen, entweder in einem Integrationsmodus, einem Abtastmodus oder einem Rücksetzmodus zu arbeiten. In jedem Kanal
- – verbindet die Schalteranordnung in dem Integrationsmodus selektiv die Referenzstromquelle der ersten Polarität entweder mit dem ersten oder dem zweiten Eingang des Operationsverstärkers und die Referenzstromquelle der zweiten Polarität mit dem jeweils anderen Eingang,
- – trennt die Schalteranordnung in dem Abtastmodus selektiv die Referenzstromquellen der ersten und zweiten Polarität ab, und die Ausgänge des Operationsverstärkers stellen das Spannungsausgangssignal bereit,
- – trennt die Schalteranordnung in dem Rücksetzmodus selektiv die Referenzstromquellen der ersten und zweiten Polarität ab und schließt den ersten und den zweiten Kondensator kurz.
- Der erfindungsgemäße Wandlerkreis basiert auf dem Grundsatz der Integration von Strömen mit unterschiedlicher Polarität über einen Kondensator. Unter idealen Bedingungen ergibt dies ein vollkommen lineares Verhältnis zwischen dem Tastverhältnis des PWM-Eingangssignals und dem analogen Spannungsausgangssignal mit Schaltungselementen, die leicht in eine integrierte Schaltung implementiert werden können.
- In dem bevorzugten Ausführungsbeispiel wird der Mittelwert der Spannungsausgangssignale zweier aufeinander folgender Perioden des PWM-Eingangssignals gebildet. Der erste und der zweite Kanal des Kanalpaares werden so betrieben, dass
- – in einer aktuellen Periode des pulsweitenmodulierten Eingangssignals und während das Eingangssignal den ersten Pegelzustand aufweist, der erste Kanal in dem Integrationsmodus arbeitet, wobei die Referenzstromquelle der ersten Polarität mit dem ersten Eingang verbunden ist, und die Referenzstromquelle der zweiten Polarität mit dem zweiten Eingang verbunden ist, und der zweite Kanal in dem Abtastmodus arbeitet;
- – in der aktuellen Periode des pulsweitenmodulierten Eingangssignals und während das Eingangssignal den zweiten Pegelzustand aufweist, der erste Kanal in dem Integrationsmodus arbeitet, wobei die Referenzstromquelle der zweiten Polarität mit dem ersten Eingang verbunden ist, und die Referenzstromquelle der ersten Polarität mit dem zweiten Eingang verbunden ist, und der zweite Kanal in dem Rücksetzmodus arbeitet;
- – in einer anschließenden Periode des pulsweitenmodulierten Eingangssignals und während das Eingangssignal den ersten Pegelzustand aufweist, der erste Kanal in dem Abtastmodus arbeitet, und der zweite Kanal in dem Integrationsmodus arbeitet, wobei die Referenzstromquelle der zweiten Polarität mit dem ersten Eingang verbunden ist, und die Referenzstromquelle der ersten Polarität mit dem zweiten Eingang verbunden ist;
- – in der anschließenden Periode des pulsweitenmodulierten Eingangssignals und während das Eingangssignal den zweiten Pegelzustand aufweist, der erste Kanal in dem Rücksetzmodus arbeitet, und der zweite Kanal in dem Integrationsmodus arbeitet, wobei die Referenzstromquelle der ersten Polarität mit dem ersten Eingang verbunden ist, und die Referenzstromquelle der zweiten Polarität mit dem zweiten Eingang verbunden ist.
- Wie durch eine einfache Berechnung bewiesen werden kann, gestattet dieses Ausführungsbeispiel der Erfindung eine totale Aufhebung des Systemversatzes (Offset). Obwohl die Stromfehlanpassungen und der Verstärkerversatz (Offset) einen Fehler im Verstärkungsfaktor (Gain) einbringen, ist der Fehler als Teil der Rückkopplungsschleifenverstärkung nicht kritisch. Der kritische Parameter bei der PWM-Verarbeitung ist der Systemversatz (Offset), der durch die vorliegende Erfindung vollständig beseitigt werden kann.
- In einer Ausführungsform, bei der eine kontinuierliche Ausgangsspannung gewünscht ist, umfasst der Wandlerkreis drei gleiche Kanäle. Der erste, der zweite und der dritte Kanal werden durch die Schalteranordnung so gesteuert, dass jedes Mal ein Kanal in dem Integrationsmodus arbeitet, ein Kanal in dem Abtastmodus arbeitet und ein Kanal in dem Rücksetzmodus arbeitet.
- Eine weitere Verbesserung hinsichtlich der Beseitigung von Fehlanpassungen (mismatch) wird mit einer Ausführungsform erreicht, bei der die Reihenfolge, in der der erste und der zweite Eingang des Differenzverstärkers in dem Kanal mit den Referenzstromquellen verbunden sind, zwischen einer Periode des pulsweitenmodulierten Signals, in der ein Kanal in dem Integrationsmodus arbeitet, und einer nächsten Periode umgekehrt ist.
- Die Steuersignale für die Schalteranordnung werden in geeigneter Weise durch eine Zustandsmaschine mit einem Eingang, an den das pulsweitenmodulierte Signal angelegt wird, und einer Mehrzahl von Schaltersteuerausgängen, von denen jeder verbunden ist, um einen zugehörigen Schalter in der Schalteranordnung zu steuern, bereitgestellt.
- Weitere Vorteile und Einzelheiten der Erfindung ergeben sich aus der folgenden Beschreibung der Grundsätze und einer bevorzugten Ausführungsform unter Bezugnahme auf die beigefügten Zeichnungen. Es zeigen:
-
1a ein Grundschaltbild, das das zu Grunde liegende Prinzip der Erfindung darstellt; -
1b ein Signaldiagramm, das den Betrieb des Schaltkreises gemäß1a darstellt; -
2 ein schematisches Schaltbild eines wie in der vorliegenden Erfindung verwendeten PWM-Spannungs-Wandlers; -
3 ein Signaldiagramm, das den Betrieb der Schaltung gemäß2 darstellt; -
4a eine Zwei-Kanal-Implementierung des PWM-Spannungs-Wandlers in einer Periode des PWM-Signals; und -
4b eine Zwei-Kanal-Implementierung des PWM-Spannungs-Wandlers in einer anschließenden Periode des PWM-Signals. - Unter Bezugnahme auf
1a besteht das Grundkonzept der Erfindung in der Integration von Strömen mit gleichem Betrag und unterschiedlicher Polarität über einen Kondensator. I1 ist eine Stromquelle einer ersten Polarität, und I2 ist eine Stromquelle einer zweiten Polarität. Ein erster Schalter S verbindet selektiv eine der Stromquellen I1 bzw. I2 über einen integrierenden Kondensator Cint. Ein zweiter Schalter T verbindet den Kondensator Cint selektiv mit dem Eingang einer Abtast-Halte-Schaltung („sample/hold circuit") S/H. Die Schalter S und T werden durch ein PWM-Eingangssignal gesteuert, wie unter Bezugnahme auf1b erklärt wird. - In
1b werden das PWM-Signal, die Spannung Vc an dem Kondensator Cint und die umgewandelte Ausgangsspannung Vdt an dem Ausgang der Abtast-Halte-Schaltung S/H über fünf Perioden A – E des PWM-Signals gezeigt. In jeder Periode weist das PWM-Signal während eines Zeitintervalls t1 einen ersten vorbestimmten Pegelzustand und während eines Zeitintervalls t2 einen zweiten vorbestimmten Pegelzustand auf. In jedem Intervall t1 verbindet der Schalter S die erste Stromquelle I1 mit dem Kondensator Cint, so dass der Kondensator geladen wird. In jedem Intervall t2 verbindet der Schalter S die zweite Stromquelle I2 mit dem Kondensator Cint, so dass der Kondensator entladen wird. Am Ende jeder Periode ist der Kondensator Cint entladen. - Wie in
1b angenommen ist das PWM-Eingangssignal während der ersten Periode A symmetrisch, und die Ausgangsspannung Vdt beträgt Null. In der zweiten Periode B ist das Intervall t1 kürzer als das Intervall t2, und die Ausgangsspannung Vdt nimmt einen negativen Wert an. In der dritten und vierten Periode C bzw. D bleibt das Tastverhältnis konstant, und die Ausgangsspannung Vdt behält den gleichen negativen Wert bei. In der vierten Periode E ist das Intervall t1 länger als das Intervall t2, und die Ausgangsspannung Vdt nimmt einen positiven Wert an. - In einer wie in
2 gezeigten praktischen Implementierung wird eine aktive Integratorschaltung zur Verringerung der Ausgangsimpedanz verwendet. In einem aktiven Integrator ist der integrierende Kondensator zwischen den Ausgang und den invertierenden Eingang eines Differenzverstärkers geschaltet, wodurch er eine negative Rückkopplung liefert, und die Stromquelle ist mit dem invertierenden Eingang verbunden. In der konkreten Ausführungsform gemäß2 wird ein volldifferentieller Operations-Transkonduktanz-Verstärker OTA verwendet, der einen invertierenden Eingang, einen nicht invertierenden Eingang, einen invertierenden Ausgang und einen nicht invertierenden Ausgang aufweist. Da ein volldifferentieller Verstärker verwendet wird, werden zwei integrierende Kondensatoren C1 und C2 benötigt, von denen jeder einen der Ausgänge mit einem entsprechenden Eingang des OTA verbindet. Eine Spannungsquelle Vos in dem Pfad des invertierenden Eingangs symbolisiert die Abweichungen der Bauelemente als Ursprung des Verstärkerversatzes (Offset). Die Integratorschaltung wird sukzessive in einem Integrationsmodus, einem Abtastmodus und einem Rücksetzmodus betrieben. - Es wird auf
2 gemeinsam mit3 Bezug genommen. In2 bilden insgesamt zehn Schalter eine Schalteranordnung. Die Schalter in der Anordnung sind wie folgt benannt: - – Schalter φI und φII sind in dem Integrationsmodus geschlossen und ansonsten geöffnet;
- – Schalter φIII und φIV sind in dem Abtastmodus geschlossen und ansonsten geöffnet;
- – Schalter φV ist in dem Rücksetzmodus geschlossen und ansonsten geöffnet.
- Auf jede Schalternummer in
2 folgt eine Referenz in Klammern auf das entsprechende Intervall und die entsprechende Periode des PWM-Eingangssignals. „(t2A, t1C)" bedeutet zum Beispiel, dass der Schalter während den Intervallen t2 in Periode A und t1 in Periode C geschlossen ist, und „(T1D)" bedeutet, dass der Schalter in Intervall t1 in Periode D geschlossen ist. - Im Betrieb werden die Stromquellen I1 und I2 dementsprechend mit den Eingängen des OTA während Intervall t1 der Periode A und während Intervall t2 der Periode C verbunden, aber die Stromquellen werden zwischen diesen Intervallen, in denen der Wandlerkreis in dem Integrationsmodus arbeitet, vertauscht. Während dem Intervall t1 der Periode B und dem Intervall t1 der Periode D werden beide Stromquellen abgetrennt, und die Ausgangssignale des OTA werden an dem Systemausgang angelegt, aber die Ausgänge des OTA werden zwischen diesen Intervallen, in denen der Wandlerkreis in dem Abtastmodus arbeitet, vertauscht. Während dem Intervall t2 der Periode B und dem Intervall t2 der Periode D sind beide Stromquellen noch immer abgetrennt, und die Kondensatoren C1 und C2 sind jeweils kurzgeschlossen, während beide Ausgänge des OTA ebenfalls abgetrennt sind; hierbei handelt es sich um den Rücksetzmodus.
- Unter Bezugname auf
4a und4b wird nun ein Schaltungsaufbau mit zwei gleichen Kanälen gezeigt, bei dem jeder Kanal allgemein dem Wandlerkreis gemäß2 entspricht. Gleiche Bezeichnungen in den4a und4b beziehen sich auf analoge Bezeichnungen und Elemente in2 , aber die beiden Stromquellen I1 und I2 werden von den beiden Kanälen gemeinsam benutzt. In dem ersten Kanal wird der volldifferentielle Operations-Transkonduktanz-Verstärker als OTA1 und in dem zweiten Kanal als OTA2 bezeichnet. Beide Kanäle verwenden ebenfalls einen gemeinsamen Ausgang Vout. - In
4a zeigt der Schaltungsblock „A, t1" die beiden Kanäle in einem Zustand, in dem Kanal 1 in einem „Hinaufintegrier"-Zustand („integrate up condition") arbeitet, in der die Stromquelle I1 mit dem invertierenden Eingang des OTA 1 verbunden ist, und die Stromquelle I2 mit dem nicht invertierenden Eingang des OTA1 verbunden ist, und in dem Kanal 2 in einem „Halte"-Zustand („hold condition") arbeitet, in der die Ausgänge des OTA2 mit dem Systemausgang Vout verbunden sind. Der Schaltungsblock „A, t2" in4a zeigt die Kanäle in einem Zustand, in dem Kanal 1 in einem „Herunterintegrier"-Zustand („integrate down condition") arbeitet, in der die Stromquelle I2 mit dem invertierenden Eingang des OTA1 verbunden ist, und die Stromquelle I1 mit dem nicht invertierenden Eingang des OTA1 verbunden ist, und in dem Kanal 2 in dem Rücksetzmodus arbeitet, in dem die Kondensatoren C1 und C2 kurzgeschlossen sind. - In
4b zeigt der Schaltungsblock „B, t1" die beiden Kanäle in einem Zustand, in dem Kanal 1 in einem „Halte"-Zustand („hold condition") arbeitet, in der die Ausgänge des OTA1 mit dem Systemausgang Vout verbunden sind, und in dem der Kanal 2 in einem „Herunterintegrier"-Modus („integrate down mode") arbeitet. Der Schaltungsblock „B, t2" in4b zeigt die beiden Kanäle in einem Zustand, in dem sich Kanal 1 in dem Rücksetzmodus und Kanal 2 in dem „Hinaufintegrier"-Modus („integrate up mode) befindet. - In jeder der gezeigten Ausführungsformen werden entsprechend zeitlich abgestimmte Steuersignale für die diversen Schalter benötigt. Es sollte darauf geachtet werden, dass Schalterzustände, die nicht gleichzeitig zulässig sind, vermieden werden („vor dem Schließen trennen"). Diese Schaltersteuersignale werden am Besten durch eine Zustandsmaschine erzeugt, die einen Eingang, an den das PWM-Signal angelegt wird, und eine Mehrzahl von Ausgängen aufweist, von denen jeder einem der Schalter in der Schalteranordnung des Wandlerkreises zugehört.
Claims (5)
- Wandlerkreis zur Umwandlung eines pulsweitenmodulierten Eingangssignals in ein Spannungsausgangssignal, umfassend eine Referenzstromquelle einer ersten Polarität, eine Referenzstromquelle einer zweiten, entgegengesetzten Polarität, die auf die Referenzstromquelle der ersten Polarität abgestimmt ist, eine Schalteranordnung, die als Reaktion auf das pulsweitenmodulierte Eingangssignal gesteuert wird; ein Paar gleicher Kanäle, jeder mit einem Operationsverstärker, der Differenzeingänge und Differenzausgänge aufweist, wobei ein erster Kondensator in jedem Kanal eine negative Rückkopplung von einem ersten Ausgang zu einem ersten Eingang bereitstellt, und ein zweiter Kondensator in jedem Kanal eine negative Rückkopplung von einem zweiten Ausgang zu einem zweiten Eingang bereitstellt; wobei jeder Kanal des Paares von der Schalteranordnung gezwungen wird, entweder in einem Integrationsmodus, einem Abtastmodus oder einem Rücksetzmodus zu arbeiten; und wobei die Schalteranordnung für jeden Kanal in einem Integrationsmodus selektiv die Referenzstromquelle der ersten Polarität entweder mit dem ersten oder dem zweiten Eingang des Operationsverstärkers und die Referenzstromquelle einer zweiten Polarität mit dem jeweils anderen Eingang, in einem Abtastmodus selektiv die Referenzstromquellen der ersten und zweiten Polarität abtrennt, und die Ausgänge des Operationsverstärkers das Spannungsausgangssignal bereitstellen, in einem Rücksetzmodus selektiv die Referenzstromquellen der ersten und zweiten Polarität abtrennt und den ersten und den zweiten Kondensator kurzschließt.
- Wandlerkreis gemäß Anspruch 1, bei dem der erste und der zweite Kanal des Kanalpaares so betrieben werden, dass in einer aktuellen Periode des pulsweitenmodulierten Eingangssignals und während das Eingangssignal den ersten Pegelzustand aufweist, der erste Kanal in dem Integrationsmodus arbeitet, wobei die Referenzstromquelle der ersten Polarität mit dem ersten Eingang verbunden ist, und die Referenzstromquelle der zweiten Polarität mit dem zweiten Eingang verbunden ist, und der zweite Kanal in dem Abtastmodus arbeitet; in der aktuellen Periode des pulsweitenmodulierten Eingangssignals und während das Eingangssignal den zweiten Pegelzustand aufweist, der erste Kanal in dem Integrationsmodus arbeitet, wobei die Referenzstromquelle der zweiten Polarität mit dem ersten Eingang verbunden ist, und die Referenzstromquelle der ersten Polarität mit dem zweiten Eingang verbunden ist, und der zweite Kanal in dem Rücksetzmodus arbeitet; in einer anschließenden Periode des pulsweitenmodulierten Eingangssignals und während das Eingangssignal den ersten Pegelzustand aufweist, der erste Kanal in dem Abtastmodus arbeitet, und der zweite Kanal in dem Integrationsmodus arbeitet, wobei die Referenzstromquelle der zweiten Polarität mit dem ersten Eingang verbunden ist, und die Referenzstromquelle der ersten Polarität mit dem zweiten Eingang verbunden ist; in der anschließenden Periode des pulsweitenmodulierten Eingangssignals und während das Eingangssignal den zweiten Pegelzustand aufweist, der erste Kanal in dem Rücksetzmodus arbeitet, und der zweite Kanal in dem Integrationsmodus arbeitet, wobei die Referenzstromquelle der ersten Polarität mit dem ersten Eingang verbunden ist, und die Referenzstromquelle der zweiten Polarität mit dem zweiten Eingang verbunden ist.
- Wandlerkreis gemäß Anspruch 2, umfassend einen dritten Kanal, der gleich dem ersten und dem zweiten Kanal ist, wobei der erste, der zweite und der dritte Kanal durch die Schalteranordnung so gesteuert werden, dass jedes Mal ein Kanal in dem Integrationsmodus arbeitet, ein Kanal in dem Abtastmodus arbeitet und ein Kanal in dem Rücksetzmodus arbeitet.
- Wandlerkreis gemäß Anspruch 2 oder Anspruch 3, bei dem die Reihenfolge, in der der erste und der zweite Eingang des Differenzverstärkers in dem Kanal mit den Referenzstromquellen verbunden sind, zwischen einer Periode des pulsweitenmodulierten Signals, in der ein Kanal in dem Integrationsmodus arbeitet, und einer nächsten Periode umgekehrt ist.
- Wandlerkreis gemäß einem der vorhergehenden Ansprüche, umfassend eine Zustandsmaschine mit einem Eingang, an den das pulsweitenmodulierte Signal angelegt wird, und einer Mehrzahl von Schaltersteuerausgängen, von denen jeder verbunden ist, um einen zugehörigen Schalter in der Schalteranordnung zu steuern.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005047031A DE102005047031B4 (de) | 2005-09-30 | 2005-09-30 | PWM-Spannungswandlerkreis |
US11/535,575 US7408392B2 (en) | 2005-09-30 | 2006-09-27 | PWM-to-voltage converter circuit and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005047031A DE102005047031B4 (de) | 2005-09-30 | 2005-09-30 | PWM-Spannungswandlerkreis |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102005047031A1 true DE102005047031A1 (de) | 2007-04-19 |
DE102005047031B4 DE102005047031B4 (de) | 2007-07-12 |
Family
ID=37896227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005047031A Expired - Fee Related DE102005047031B4 (de) | 2005-09-30 | 2005-09-30 | PWM-Spannungswandlerkreis |
Country Status (2)
Country | Link |
---|---|
US (1) | US7408392B2 (de) |
DE (1) | DE102005047031B4 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10833666B1 (en) | 2019-09-17 | 2020-11-10 | Dialog Semiconductor (Uk) Limited | PWM controlled analog signal |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2469620A (en) * | 2009-04-16 | 2010-10-27 | St Microelectronics | An integrating PWM to analogue voltage converter with low offset and low component sensitivity |
CA2718819C (en) | 2009-10-26 | 2019-02-26 | Light-Based Technologies Incorporated | Efficient electrically isolated light sources |
US9425781B2 (en) * | 2013-03-29 | 2016-08-23 | Stmicroelectronics International N.V. | Syncless unit interval variation tolerant PWM receiver circuit, system and method |
US9407249B2 (en) * | 2013-06-06 | 2016-08-02 | Texas Instruments Incorporated | System and method for pulse width modulation |
US9374105B2 (en) | 2014-04-09 | 2016-06-21 | Linear Technology Corporation | Converting time-encoded signal into analog output |
CN109995372A (zh) * | 2019-05-20 | 2019-07-09 | 上海客益电子有限公司 | 一种用于pwm信号转电压的电路 |
CN111431532B (zh) * | 2020-04-22 | 2023-11-07 | 上海微阱电子科技有限公司 | 一种宽输出范围高精度的积分器 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0734123A2 (de) * | 1995-03-23 | 1996-09-25 | Texas Instruments Inc. | Pulsbreitenmodulation |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6208280B1 (en) * | 1999-01-11 | 2001-03-27 | Seagate Technology Llc | Converting a pulse-width modulation signal to an analog voltage |
GB0003501D0 (en) * | 2000-02-15 | 2000-04-05 | Sgs Thomson Microelectronics | Voltage converter |
US6844710B2 (en) * | 2002-11-12 | 2005-01-18 | O2Micro International Limited | Controller for DC to DC converter |
DE102005002570A1 (de) * | 2005-01-19 | 2006-07-27 | Infineon Technologies Ag | Ansteuerschaltung für zwei Schaltwandlerstufen eines Spannungswandlers |
-
2005
- 2005-09-30 DE DE102005047031A patent/DE102005047031B4/de not_active Expired - Fee Related
-
2006
- 2006-09-27 US US11/535,575 patent/US7408392B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0734123A2 (de) * | 1995-03-23 | 1996-09-25 | Texas Instruments Inc. | Pulsbreitenmodulation |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10833666B1 (en) | 2019-09-17 | 2020-11-10 | Dialog Semiconductor (Uk) Limited | PWM controlled analog signal |
DE102019218596A1 (de) * | 2019-09-17 | 2021-03-18 | Dialog Semiconductor (Uk) Limited | PWM-gesteuertes analoges Signal |
Also Published As
Publication number | Publication date |
---|---|
DE102005047031B4 (de) | 2007-07-12 |
US7408392B2 (en) | 2008-08-05 |
US20070076792A1 (en) | 2007-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005047031B4 (de) | PWM-Spannungswandlerkreis | |
DE2823214A1 (de) | Schaltungsanordnung zur kompensierung des nullversatzes des ausgangssignals einer ein analogsignal verarbeitenden uebergeordneten anordnung | |
DE3836805A1 (de) | Isolationsverstaerker mit genauem spannungs/arbeitszyklus-konverter, niedriger brummspannung, grosser bandbreite und ladungsabgeglichenem demodulator | |
DE60214598T2 (de) | Elektronische schaltung mit einem sigma-delta-analog-digital-wandler | |
DE60204749T2 (de) | Abtast- und Halteschaltung | |
DE69829852T2 (de) | Pulsbreitenmodulierter Brückenverstärker mit konfigurierbarem Eingangsnetzwerk für analogen oder digitalen Eingang ohne Verwendung eines Dreieckwellengenerators | |
DE2508850A1 (de) | Spannungsdifferenzverstaerker | |
EP0217120B1 (de) | Schaltungsanordnung zur Echokompensation | |
WO1998004926A1 (de) | Sigma-delta-multiplikationsschaltung für ein leistungs-messgerät | |
DE2317253C3 (de) | Eimerkettenschaltung | |
DE3031592A1 (de) | Verfahren zum nullpunktabgleich des durch einen operationsverstaerker realisierten analogwertvergleichers eines unter verwendung eines digital-analog-wandlers nach dem iterativprinzip arbeitenden analog-digital-wandlers, insbesondere bei dessen zugehoerigkeit zu einer einrichtung zur analog-digital-wandlung und umgekehrt zur digital-analog-wandlung (codec) | |
DE19653192C2 (de) | Monolithisch integrierte Signalverarbeitungsschaltung | |
DE2828840C2 (de) | Mittels geschalteter Kapazitäten aufgebauter integrierbarer Resonator in MOS-Technik | |
DE2634357A1 (de) | Schaltungsanordnung zur umwandlung von pulscodemodulierten signalen in traegerfrequenzsignale | |
DE1229156B (de) | Abtasteinrichtung fuer Zeitmultiplexsysteme | |
DE1947100C3 (de) | Verstärkender Gegentakt-Abtastschalter | |
DE2852530A1 (de) | Photoelemente-schaltung | |
DE2409888C2 (de) | Schaltungsanordnung zum Umformen von sinusförmigen Eingangssignalen in rechteckförmige Ausgangssignale | |
DE2325191B2 (de) | Schaltungsanordnung zum Umsetzen von Gleichstromimpulsen in bandbegrenzte Wechselstromsignale | |
DE10354892B4 (de) | Schaltungsanordnung mit einer Halbbrückenschaltung und einer Strommessanordnung | |
DE1948737A1 (de) | Als rueckkoppelbares analoges Schieberegister ausgebildetes Abtastfilter | |
DE2213712A1 (de) | Matrix Schaltungsanordnung | |
DE3331470A1 (de) | Hochpassfilter mit geschalteten kondensatoren | |
EP0209189A2 (de) | Anordnung zur Synchronisation der pulsbreitenmodulierten Schalttakte mehrerer getakteter Gleichspannungswandler | |
DE2344192C3 (de) | Schaltungsanordnung zum Verstärken der Differenz von Gleich- und Wechselspannungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R082 | Change of representative |
Representative=s name: ZELLER, ANDREAS, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |