DE102008059160A1 - Digital-Analog-Wandler und Integrator mit Doppelabtastung - Google Patents

Digital-Analog-Wandler und Integrator mit Doppelabtastung Download PDF

Info

Publication number
DE102008059160A1
DE102008059160A1 DE102008059160A DE102008059160A DE102008059160A1 DE 102008059160 A1 DE102008059160 A1 DE 102008059160A1 DE 102008059160 A DE102008059160 A DE 102008059160A DE 102008059160 A DE102008059160 A DE 102008059160A DE 102008059160 A1 DE102008059160 A1 DE 102008059160A1
Authority
DE
Germany
Prior art keywords
converter
signal
sampling
integrator
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008059160A
Other languages
English (en)
Other versions
DE102008059160B4 (de
Inventor
Jose Luis Ceballos
Michael Kropfitsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102008059160A1 publication Critical patent/DE102008059160A1/de
Application granted granted Critical
Publication of DE102008059160B4 publication Critical patent/DE102008059160B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/322Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/338Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching
    • H03M3/342Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching by double sampling, e.g. correlated double sampling
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/458Analogue/digital converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Ein Digital-Analog-Wandler (DA-Wandler) und Integrator mit Doppelabtastung (200) umfasst einen Operationsverstärker (302), der eingerichtet ist, um ein analoges Eingangssignal zu empfangen, zwei oder mehr Abtastkondensatoren (312, 314), die eingerichtet sind, um das analoge Eingangssignal abzutasten, und mehrere Schalter (320, 322, 324, 326, 328, 330, 332, 334, 336, 338), die einen Abtastzustand der zwei oder mehr Abtastkondensatoren (312, 314) bestimmen. Der Operationsverstärker (302) kann als ein volldifferenzieller Integrator arbeiten.

Description

  • Die Erfindung betrifft Vorrichtungen und Verfahren, bei denen analoge Signale in digitale Signale oder digitale Signale in analoge Signale umgesetzt werden.
  • Elemente elektronischer Schaltungen, wie Widerstände und aktive Filter, können durch Schalter-Kondensator-Schaltungen, so genannte „Switched-Capacitor-Schaltungen", ersetzt werden. Switched-Capacitor-Schaltungen erlauben es, einstellbare analoge Schaltungen unter reduzierter oder minimaler Verwendung von Widerständen herzustellen. Es kann schwierig sein, Widerstände auf Silizium-Substraten zu integrieren. Widerstände können auch dazu führen, dass eine integrierte Schaltung größere Abmessungen aufweist. Switched-Capacitor-Schaltungen werden üblicherweise verwendet, um sowohl analoge als auch digitale Schaltungen auf einem einzigen Silizium-Chip zu integrieren. Switched-Capacitor-Schaltungen können bei Digital-Analog-Wandlern (DA-Wandlern), Analog-Digital-Wandlern (AD-Wandlern), Instrumentenverstärkern, Spannungs-Frequenz-Wandlern, Datenwandlern, programmierbaren Kondensatoranordnungen, Gegentaktmodulatoren, Spitzendetektoren, Oszillatoren und dergleichen verwendet werden.
  • Switched-Capacitor-Schaltungen umfassen im Allgemeinen als Hauptkomponenten Schalter, Kondensatoren und dergleichen. Bei den Switched-Capacitor-Schaltungen, die bei verschiedenen Arten von AD-Wandlern, beispielsweise Delta-Sigma-AD-Wandlern, eingesetzt werden, wird häufig eine große Anzahl von Kondensatoren und Schaltern verwendet, um die Schaltung auszuführen. Idealerweise muss die Kapazität der Kondensatoren in einem gewünschten Verhältnis liegen, kann jedoch von dem gewünschten Verhältnis aufgrund verschiedener Ursachen, wie beispielsweise Fehlern oder Ungenauigkeiten beim Herstellungsverfahren und Änderungen von Betriebsbedingungen (z. B.
  • Temperatur, Spannung und dergleichen), abweichen. Derartige Abweichungen werden im Allgemeinen als Kondensator-Fehlanpassung oder Kondensator-Mismatch bezeichnet. Aufgrund von Kondensator-Fehlanpassungen kann es vorkommen, dass die Güte eines Ausgangssignals eines Delta-Sigma-AD-Wandlers verringert wird. Dies kann dazu führen, dass die Anzahl von Kondensatoren in der Schaltung minimiert werden sollte. Zusätzlich können Schalter von Switched-Capacitor-Schaltungen Rauschen in die Schaltungen einführen und das Signal-Rausch-Verhältnis des Signals verringern.
  • Im Hinblick auf die oben genannten Eigenschaften von Switched-Capacitor-Schaltungen besteht ein Bedarf an einer verbesserten Vorrichtung, die einen AD-Wandler umfasst, an verbesserten Schaltungen, die bei derartigen Vorrichtungen verwendbar sind, und an verbesserten Verfahren zur AD-Wandlung. Weiterhin besteht ein Bedarf an Vorrichtungen und Schaltungen zur AD-Wandlung, mit denen ein analoges Signal in ein volldifferenzielles Signal umgewandelt werden kann.
  • Es werden Vorrichtungen und Verfahren bereitgestellt, wie sie in den unabhängigen Ansprüchen angegeben sind. Die abhängigen Ansprüche definieren vorteilhafte oder bevorzugte Ausführungsbeispiele.
  • Nach einem Ausführungsbeispiel wird eine Vorrichtung angegeben, die einen Analog-Digital-Wandler (AD-Wandler), der eingerichtet ist, um ein analoges Signal abzutasten und zu einem digitalen Signal zu quantisieren, und einen Modulator zum Modulieren des digitalen Signals umfasst. Der AD-Wandler kann einen Digital-Analog-Wandler (DA-Wandler) und Integrator mit Doppelabtastung, die eingerichtet sind, um das analoge Signal zu empfangen, und einen 1-Bit-Komparator umfassen. Der 1-Bit-Komparator kann eingerichtet sein, um ein Eingangssignal von dem Digital-Analog-Wandler mit Doppelabtastung zu empfangen und das digitale Signal zu erzeugen.
  • Nach einem weiteren Ausführungsbeispiel wird ein Digital-Analog-Wandler (DA-Wandler) und Integrator mit Doppelabtastung angegeben. Der Digital-Analog-Wandler (DA-Wandler) und Integrator mit Doppelabtastung umfasst einen Operationsverstärker, der als ein volldifferenzieller Integrator ausgebildet sein kann und der eingerichtet ist, um ein analoges Eingangssignal zu empfangen. Der Digital-Analog-Wandler (DA-Wandler) und Integrator mit Doppelabtastung umfasst weiterhin zwei oder mehr Abtastkondensatoren, die eingerichtet sind, um das analoge Eingangssignal abzutasten, und mehrere Schalter, die einen Abtastzustand der zwei oder mehr Abtastkondensatoren bestimmen.
  • Nach einem weiteren Ausführungsbeispiel wird ein Verfahren zum Umwandeln eines analogen Signals in ein digitales Signal angegeben. Das Verfahren umfasst die Schritte Empfangen des analogen Signals, Laden eines Kondensators oder mehrerer Kondensatoren auf einen Spannungswert, der dem analogen Signal zugeordnet ist, Entladen des einen Kondensators oder der mehreren Kondensatoren, Laden eines Integrierkondensators oder mehrerer Integrierkondensatoren bei dem Entladen des einen Kondensators oder der mehreren Kondensatoren, und Erzeugen eines voll differenziellen abgetasteten Signals basierend auf dem Laden des einen Integrierkondensators oder der mehreren Integrierkondensatoren.
  • Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezugnahme auf die beigefügte Zeichnung näher erläutert.
  • 1 ist ein Blockschaltbild eines beispielhaften Systems, in dem ein Digital-Analog-Wandler und Integrator mit Doppelabtastung verwendet werden können.
  • 2 ist ein Blockschaltbild eines beispielhaften Delta-Sigma-Analog-Digital-Wandlers, in dem ein Digital-Analog-Wandler und Integrator mit Doppelabtastung verwendet werden können.
  • 3 ist ein Schaltbild, das einen beispielhaften Digital-Analog-Wandler und Integrator mit Doppelabtastung nach einem Ausführungsbeispiel darstellt.
  • 4 zeigt beispielhafte Logiktabellen für Schaltzustände der Schalter in 3.
  • 5 ist ein Schaltbild, das einen beispielhaften Digital-Analog-Wandler und Integrator mit Doppelabtastung nach einem Ausführungsbeispiel in Phase 1 darstellt.
  • 6 ist ein Schaltbild, das einen beispielhaften Digital-Analog-Wandler und Integrator mit Doppelabtastung nach einem Ausführungsbeispiel in Phase 2 darstellt.
  • 7 ist eine Flussdiagrammdarstellung eines beispielhaften Verfahrens zum Umwandeln von analogen Signalen in digitale Signale nach einem Ausführungsbeispiel unter Verwendung eines Digital-Analog-Wandlers und Integrators mit Doppelabtastung.
  • In den Figuren bezeichnet die linke Ziffer eines Bezugszeichens die Figur, in der das in Bezug genommene Element oder die in Bezug genommene Einrichtung zum ersten Mal auftritt. Zur Bezeichnung ähnlicher Merkmale und Komponenten werden dieselben Bezugszeichen in den Figuren verwendet.
  • Ausführungsbeispiele der Erfindung betreffen Schalter-Kondensator-Schaltungen, so genannte „Switched-Capacitor-Schaltungen", und insbesondere einen Digital-Analog-Wandler (DA-Wandler) mit Doppelabtastung und einem Kondensator. Ein und derselbe Kondensator kann verwendet werden, um ein Eingangssignal abzutasten und ein Signal eines Komparators zurückzuführen. Der DA-Wandler kann derart ausgebildet sein, dass er unabhängig von einer Referenzbelastung ist. Mit Unabhängigkeit von einer Referenzbelastung wird insbesondere ein Verhalten bezeichnet, bei dem eine Last, insbesondere eine kapazitive Last, für verschiedene Referenzsignalpegel quasikonstant bleibt. Unabhängigkeit von einer Referenzbelastung kann erreicht werden, indem eine Referenz bzw. mehrere Referenzen an dieselben Belastungsbedingungen (beispielsweise Abtastkondensatoren mit ähnlichen Nominalwerten) unabhängig von einem Eingangssignal geschaltet werden. Die DA-Wandler- und Integrator-Schaltung mit Doppelabtastung kann in einer Vielzahl von Schaltungen mit gemischten Signalen ausgeführt sein, einschließlich Analog-Digital-Wandlern (AD-Wandlern), DA-Wandlern, Delta-Sigma-Modulatoren und dergleichen. Nachfolgend werden Ausführungsbeispiele unter Bezugnahme auf einen 1 Bit-Delta-Sigma-AD-Wandler beschrieben. Jedoch kann der DA-Wandler und Integrator mit Doppelabtastung und einem Kondensator in verschiedenen Vorrichtungen und Geräten eingesetzt werden.
  • Ein Delta-Sigma-AD-Wandler ist ein spezifisches Beispiel für eine allgemeine Gruppe von Delta-Sigma-Wandlern. Ein typischer Delta-Sigma-AD-Wandler tastet nicht ein vollständiges Eingangssignal ab, sondern nur die gefilterte Differenz zwischen einem Eingangssignal und einem Rückführsignal. Daher sind weniger Bits erforderlich, um die Amplitudendifferenzen abzutasten und ein gewünschtes Signal-Rausch-Verhältnis zu erzielen.
  • Ein Delta-Sigma-AD-Wandler ist ein spezifisches Beispiel für eine allgemeine Gruppe von Delta-Sigma-Wandlern. Delta-Sigma-Wandler verwenden typischerweise eine Überabtastung. Delta-Sigma-Wandler können mehrere Abtastwerte mitteln. Derartige Delta-Sigma-Wandler werden herkömmlich für Anwendungen mit hoher Auflösung und niedriger Frequenz (beispielsweise bis zu 1 MHz) verwendet, beispielsweise für Sprache, Audio, präzise Spannungs- und Temperaturmessungen. Ein Delta-Sigma-Wandler, wie beispielsweise ein Delta-Sigma-AD-Wandler, kann eine Addiereinrichtung, einen Integrator, einen Komparator und einen DA-Wandler zum Umwandeln eines Rückführsignals in ein analo ges Signal für die Addiereinrichtung umfassen. Typischerweise sind diese Elemente separat auf einem Halbleitersubstrat ausgeführt und erfordern eine große Anzahl von Kondensatoren und Schaltern, um die integrierte Schaltung auszubilden.
  • Die DA-Wandler- und Integrator-Schaltung mit Doppelabtastung nach verschiedenen Ausführungsbeispielen kann die Addiereinrichtung, den DA-Wandler und den Integrator des Delta-Sigma-AD-Wandlers ersetzen, wodurch die Gesamtanzahl von Kondensatoren und Schaltern verringert wird, die zur Ausführung des Delta-Sigma-AD-Wandlers erforderlich sind. Da weniger Kondensatoren und Schalter eingesetzt werden, wird die Fehlanpassung, die in der Schaltungsanordnung aufgrund der Kondensatoren auftreten kann, verringert, und das von den Schaltern hervorgerufene Rauschen wird verringert. Da der DA-Wandler und Integrator mit Doppelabtastung nach verschiedenen Ausführungsbeispielen die Funktionen der Addiereinrichtung, des DA-Wandlers und des Integrators in einer einzigen Schaltung kombiniert, kann die Größe des Delta-Sigma-AD-Wandlers verringert werden, wodurch seine Kosten, d. h. Herstellungskosten, verringert werden können.
  • Die DA-Wandler- und Integrator-Schaltung mit Doppelabtastung nach verschiedenen Ausführungsbeispielen kann basierend auf einem unipolaren Eingangssignal bzw. Eintakteingangssignal ein volldifferenzielles Ausgangssignal bereitstellen. Bei einer Ausgestaltung kann das Eingangssignal ebenfalls ein differenzielles Signal sein. Der DA-Wandler und Integrator mit Doppelabtastung nach einem Ausführungsbeispiel umfasst eine Mehrzahl von Kondensatoren, Schaltern und einen differenziellen Operationsverstärker. Die Schalter arbeiten gemäß einem Takt. Der Takt kann auf eine gewünschte Abtastfrequenz programmiert sein. Die ansteigenden und abfallenden Flanken des Takts können zwei unterschiedliche Phasen repräsentieren.
  • In der ersten Phase können die Abtastkondensatoren auf eine Spannung aufgeladen werden, die dem Eingangssignal und einem Rückführsignal zugeordnet ist. In der zweiten Phase können die Abtastkondensatoren entladen werden, und das Ausgangssignal kann dem differenziellen Operationsverstärker zugeführt werden.
  • Der DA-Wandler und Integrator mit Doppelabtastung nach einem Ausführungsbeispiel kann eine Verbesserung eines Signal-Funkelrausch-Verhältnisses bereitstellen, wobei Funkelrauschen („flicker noise") von Komponenten wie Operationsverstärkern, Kondensatoren und dergleichen hervorgerufen werden kann. Das Funkelrauschen kann reduziert werden, indem die Größe der entsprechenden Komponenten vergrößert wird. Eine Vergrößerung der Komponenten führt jedoch zu einer langsameren Arbeitsweise der Schaltung. Eine andere Methode, um Funkelrauschen zu verringern, besteht in der Erhöhung einer Eingangsspannung. Bei einer Ausgestaltung tastet die DA-Wandler- und Integrator-Schaltung mit Doppelabtastung das Eingangssignal zweimal ab. Das Abtasten wird phasenweise vorgenommen, beispielsweise in einer ersten und einer zweiten Phase. Der AD-Wandler stellt somit einen Multiplikationsfaktor von zwei bereit, wobei das erzeugte Ausgangssignal zweimal das Differenzsignal ist. Dies erhöht das Verhältnis von Signal zu Funkelrauschen.
  • 1 zeigt ein beispielhaftes System 100, das mit einer DA-Wandler- und Integrator-Schaltung mit Doppelabtastung für Switched-Capacitor-Schaltungen ausgestaltet sein kann. Das System 100 kann mit einem Systemblock oder mehreren Systemblöcken ausgeführt werden. Das beispielhafte System 100 kann in einer Vielzahl von Kommunikationssystemen verwendet werden. Beispielsweise kann das System 100 in drahtlosen Kommunikationssystemen, in mobilen Kommunikationssystemen und dergleichen ausgeführt werden. Das System 100 kann als eine von verschiedenen Vorrichtungen ausgeführt werden. Das beispielhafte System 100 wird nachfolgend unter Bezugnahme auf ein Sendesystem bzw. eine Sendeeinrichtung zur Verwendung in der mobilen Kommunikation beschrieben. Das beispielhafte System 100 kann jedoch in verschiedenen anderen Einrichtungen oder Systemen verwendet werden.
  • Die Reihenfolge, in der Blöcke in diesem Blockschaltbild und anderen Blockschaltbildern beschrieben werden, ist nicht als eine Beschränkung gedacht. Vielmehr kann eine Anzahl der beschriebenen Systemblöcke in einer beliebigen Reihenfolge kombiniert werden, um das System oder weitere Systeme auszuführen. Weiterhin können bei weiteren Ausführungsbeispielen auch einzelne Blöcke des Systems weggelassen werden. Weiterhin kann bei weiteren Ausführungsbeispielen das System mit jeder geeigneten Hardware oder in jedem geeigneten Gerät ausgeführt werden.
  • Das System 100 kann ein Sendesystem einer mobilen Kommunikationseinrichtung sein und kann beispielsweise Sprachsignale und Datensignale senden. Die Sprachsignale liegen in analoger Form vor und können unter Verwendung eines AD-Wandlers in digitale Basisbandsignale umgewandelt werden. Die digitalen Basisbandsignale können dann vor dem Senden moduliert werden. Dazu umfasst das beispielhafte System 100 eine analoge Signalquelle 102, einen Vorverstärker und Pufferspeicher 104, einen AD-Wandler mit einem DA-Wandler und Integrator mit Doppelabtastung 106, einen digitalen Modulator 108 und einen Leistungsverstärker 110. Das Ausgangssignal des Leistungsverstärkers 110 kann dann über eine Antenne 112 gesendet werden.
  • Das Ausgangssignal der analogen Signalquelle 102 kann beispielsweise Audiosignale und/oder Videosignale, Datensignale und/oder eine Kombination davon umfassen. Bei Sprachsignalen kann die Quelle 102 beispielsweise als ein Mikrophon ausgestaltet sein. Bei Videosignalen kann die analoge Signalquelle 102 beispielsweise als eine Kamera ausgestaltet sein.
  • Das Ausgangssignal der analogen Signalquelle 102 kann dem Vorverstärker und Pufferspeicher 104 zugeführt werden. Der Vorverstärker und Pufferspeicher 104 kann analoge Signale mit einem niedrigen Signalpegel bzw. Kleinsignale verstärken. Der Vorverstärker und Pufferspeicher 104 kann derart ausgestaltet sein, dass er eine gewisse Spannungsverstärkung, aber keine wesentliche Stromverstärkung zur Verfügung stellt. Analoge Signale werden in einer Schaltung typischerweise abgeschwächt. Daher kann es erforderlich sein, die Signale zu verstärken, bevor sie weiterverarbeitet werden.
  • Zusätzlich kann der Vorverstärker und Pufferspeicher 104 eine elektrische Impedanztransformation von der analogen Signalquelle 102 zur nächsten Stufe bereitstellen. Der Vorverstärker und Pufferspeicher 104 kann mithelfen, das analoge Signal von der analogen Signalquelle 102 mit einer hohen Ausgangsimpedanz zu dem AD-Wandler mit dem DA-Wandler und Integrator mit Doppelabtastung 106 zu übertragen. Der Vorverstärker und Pufferspeicher 104 kann verhindern, dass der AD-Wandler mit dem DA-Wandler und Integrator mit Doppelabtastung 106 die analoge Signalquelle 102 in einem nicht akzeptierbaren Maße belastet und den gewünschten Betrieb der Quelle stört.
  • Der AD-Wandler mit dem DA-Wandler und Integrator mit Doppelabtastung 106 empfängt das verstärkte und zwischengespeicherte analoge Signal. Der AD-Wandler mit dem DA-Wandler und Integrator mit Doppelabtastung 106 wandelt das analoge Signal in ein digitales Signal um.
  • Bei einem Ausführungsbeispiel kann der AD-Wandler mit dem DA-Wandler und Integrator mit Doppelabtastung 106, der im Folgenden auch als AD-Wandler 106 bezeichnet wird, ein Delta-Sigma-AD-Wandler sein. Der AD-Wandler 106 kann das analoge Signal unter Verwendung eines 1-Bit-Komparators abtasten und quantisieren. Die Abtastrate des Signals hängt vorteilhaft von der höchsten Frequenz des analogen Signals ab. Das abgetastete und quantisierte 1-Bit-Signal kann dann in einen Multi-Bit-Datenstrom umgesetzt werden, indem ein digitales Tiefpassfilter und eine Dezimierungsschaltung verwendet werden.
  • Ein digitales Dezimierungsfilter kann Quantisierungsrauschen aus dem Signal entfernen.
  • Der Modulator 108 empfängt das Multi-Bit-Basisbandsignal von dem AD-Wandler 106 und moduliert das digitale Ausgangssignal des AD-Wandlers 106. Der Modulator 108 kann die Frequenz des Signals aufwärtsabtasten, beispielsweise indem ein Trägersignal zur Durchlassbandübertragung eingeführt wird. Falls das System 100 zur Basisbandübertragung verwendet wird, kann bei einem Ausführungsbeispiel eine digitale Basisbandmodulation von einem Basisbandmodulator ausgeführt werden. Eine digitale Basisbandmodulation überträgt einen digitalen Bitstrom über einen analogen Tiefpasskanal unter Verwendung einer diskreten Anzahl von Signalpegeln. Bei einem weiteren Ausführungsbeispiel kann der Modulator 108 verschiedene Elemente zur Signalverarbeitung umfassen, beispielsweise digitale Filter, Aufwärtsabtaster, Rauschformer und dergleichen.
  • Der Leistungsverstärker 110 verstärkt das modulierte Signal, das von dem digitalen Modulator 108 ausgegeben wird, und erhöht dessen Leistungswirkungsgrad. Bei einem Ausführungsbeispiel, beispielsweise bei Verwendung des Systems in einem mobilen Kommunikationssystem, kann der Leistungsverstärker 110 ein nichtlinearer Klasse-C- oder Klasse-D-Verstärker sein, der im Sättigungsmodus nahe an der Grenzfrequenz arbeitet. In diesem Modus ist der nichtlineare Verstärker üblicherweise am wirksamsten und verbraucht weniger Leistung und damit einen geringeren Anteil der Batterie der mobilen Station.
  • Das verstärkte Signal von dem Leistungsverstärker 110 kann über die Antenne 112 drahtlos gesendet werden. Bei einem Ausführungsbeispiel kann das Signal von dem Leistungsverstärker 110 durch eine (nicht dargestellte) Duplexerschaltung geführt werden. Die Duplexerschaltung kann die zu sendenden Signale von den empfangenen Signalen abtrennen, um ein Mischen der empfangenen und der gesendeten Signale zu vermeiden.
  • 2 zeigt einen beispielhaften Delta-Sigma-AD-Wandler 106, der einen DA-Wandler und Integrator mit Doppelabtastung 200 umfassen kann. Dazu umfasst der Delta-Sigma-AD-Wandler 106 eine Addiereinrichtung 202, einen volldifferenziellen Integrator 204 und einen 1-Bit-Komparator 206 mit einer Rückführschleife, die einen 1-Bit-DA-Wandler 208 umfasst. Der DA-Wandler und Integrator mit Doppelabtastung 200 umfasst die Addiereinrichtung 202, den volldifferenziellen Integrator 204 und den 1-Bit-DA-Wandler 208. Der DA-Wandler und Integrator mit Doppelabtastung 200 subtrahiert das Rückführsignal 212 von dem Eingangssignal 210, um ein Differenzsignal 214 zu erzeugen. Eines der Eingangssignale für den DA-Wandler und Integrator mit Doppelabtastung 200 kann das analoge Eingangssignal 210 sein, und das andere Eingangssignal kann ein analog umgewandeltes Rückführsignal 212 von dem 1-Bit-Komparator 206 oder dem 1-Bit-DA-Wandler 208 sein.
  • Das analoge Eingangssignal 210 kann mit dem Eingang des volldifferenziellen Integrators 204 des DA-Wandlers und Integrators mit Doppelabtastung 200 verbunden sein. Der volldifferenzielle Integrator 204 erzeugt ein volldifferenzielles Signal, indem er sein Eingangssignal 214 über die Zeit integriert.
  • Bei einem Ausführungsbeispiel wird das Differenzsignal 214 dem Eingang des volldifferenziellen Integrators 204 des DA-Wandlers und Integrators mit Doppelabtastung 200 zugeführt. Der volldifferenzielle Integrator 204 integriert das Differenzsignal 214. Der volldifferenzielle Integrator 204 kann eine beliebige Ordnung aufweisen. Bei dem dargestellten beispielhaften System ist der volldifferenzielle Integrator 204 erster Ordnung, da genau ein Integrator verwendet wird. Jedoch können bei anderen Ausführungsbeispielen höhere Ordnungen verwendet werden. Das Ausgangssignal, das von dem DA-Wandler und Integrator mit Doppelabtastung 200 ausgegeben wird, empfängt der 1-Bit-Komparator 206. Ein typischer Komparator ist eine Einrichtung, die zwei Datenelemente ver gleicht. Bei diesem Ausführungsbeispiel vergleicht der Komparator zwei Eingangsspannungen bzw. Eingangsströme und schaltet sein Ausgangssignal um, um anzuzeigen, welches der zwei Eingangssignale größer ist.
  • Bei einem Ausführungsbeispiel kann eine der Eingangsspannungen des 1-Bit-Komparators 206 eine Referenzspannung sein. Das Signal, das von dem DA-Wandler und Integrator mit Doppelabtastung 200 empfangen wird, kann mit der Referenzspannung verglichen werden, wobei die Referenzspannung einen vordefinierten Wert aufweisen kann. Bei einem Ausführungsbeispiel kann die Referenzspannung bzw. das Referenzpotenzial Masse oder 0 V sein. Beispielsweise kann bei einer Ausgestaltung das Ausgangssignal des Komparators 206 von einem niedrigen zu einem hohen Pegel umschalten, falls der DA-Wandler und Integrator mit Doppelabtastung 200 ein Ausgangssignal ausgibt, das über die Referenzspannung ansteigt. Bei einer weiteren Ausgestaltung kann das Ausgangssignal des Komparators 206 von einem hohen zu einem niedrigen Signalpegel umschalten, falls das Ausgangssignal von dem DA-Wandler und Integrator mit Doppelabtastung 200 unter die Referenzspannung absinkt oder unverändert bleibt. Somit ist das Ausgangssignal des 1-Bit-Komparators 206 eine Rechteckswelle oder ein 1-Bit-Datenstrom. Der DA-Wandler und Integrator mit Doppelabtastung 200 und der 1-Bit-Komparator 206 können zusammen das analoge Eingangssignal in ein zeitdiskretes abgetastetes Signal umwandeln.
  • 3 zeigt ein Schaltbild des DA-Wandlers und Integrators mit Doppelabtastung 200 nach einem Ausführungsbeispiel. Die DA-Wandler- und Integrator-Schaltung mit Doppelabtastung 200 umfasst einen volldifferenziellen Operationsverstärker 302 und eine Mehrzahl weiterer Komponenten, wie Kondensatoren, Schalter und dergleichen. Beispiele für Schalter können MOSFET-Hochgeschwindigkeitsschalter vom n-Typ oder p-Typ oder andere in der Technik bekannte Hochgeschwindigkeitsschalter umfassen. Der volldifferenzielle Operationsverstärker 302 wird im Folgenden auch als differenzieller Operationsverstärker 302 bezeichnet. Der differenzielle Operationsverstärker 302 kann als der volldifferenzielle Integrator 204 arbeiten. Der differenzielle Operationsverstärker 302 weist einen negativen Eingangsanschluss und einen positiven Eingangsanschluss sowie zwei Integrierkondensatoren 304 und 306 auf. Der Integrierkondensator 304 ist zwischen dem negativen Eingangsanschluss und einem positiven Ausgangsanschluss 308 des differenziellen Operationsverstärkers 302 vorgesehen. Der Integrierkondensator 306 ist zwischen dem positiven Eingangsanschluss und einem negativen Ausgangsanschluss 310 des differenziellen Operationsverstärkers 302 vorgesehen. Bei einem Ausführungsbeispiel können die zwei Integrierkondensatoren dieselbe Kapazität aufweisen.
  • Der DA-Wandler und Integrator mit Doppelabtastung 200 kann weiterhin zwei oder mehr Abtastkondensatoren aufweisen, wie beispielsweise die Kondensatoren 312 und 314, welche dieselbe Kapazität oder unterschiedliche Kapazitäten aufweisen können. Der Abtastkondensator 312 ist zwischen dem Anschluss 316 und dem negativen Eingangsanschluss des differenziellen Operationsverstärkers 302 vorgesehen. Der Abtastkondensator 314 ist zwischen dem Anschluss 318 und dem positiven Anschluss des differenziellen Operationsverstärkers 302 vorgesehen. Die Anschlüsse 316 und 318 sind eingerichtet, um ein analoges Signal zu empfangen, beispielsweise ein Eingangssignal A bzw. ein Eingangssignal B. Bei einer Ausgestaltung kann das Eingangssignal, das an dem Anschluss 316 empfangen wird, ein analoges Eingangssignal 210 von einer Quelle sein, beispielsweise von der analogen Signalquelle 102. Bei einer Ausgestaltung können die Abtastkondensatoren 312 und 314 Abtast- und Halte-Funktionen für ein Eingangssignal durchführen. Der DA-Wandler und Integrator mit Doppelabtastung 200 kann weiterhin Schalter 320, 322, 324, 326, 328, 330, 332, 334, 336 und 338 umfassen. Die Schalter 320, 322, 324, 326, 328 und 330 werden gemäß einem Betriebs-Taktgeber betätigt, und das Ausgangssignal des Betriebs-Taktgebers entscheidet den Zustand der Schalter. Referenzsignale Vrefp 340 und Vrefn 342 repräsentieren ein volldifferenzielles Signal.
  • 4 zeigt Logiktabellen 400 und 402, die die Zustände der Schalter 320, 322, 324, 326, 328, 330, 332, 334, 336 und 338 anzeigen. Tabelle 400 stellt den Zustand der Schalter 320, 322, 324, 326, 328 und 330 dar, während Tabelle 402 den Zustand der Schalter 332, 334, 336 und 338 darstellt. In den Tabellen 400 und 402 repräsentiert eine „0" einen offenen Zustand bzw. Aus-Zustand für einen Schalter, und eine „1" repräsentiert einen geschlossenen oder Ein-Zustand für einen Schalter.
  • Tabelle 400 zeigt den Zustand von Schaltern gemäß den Hoch- und Niedrig-Phasen eines getakteten Signals. Während der Hoch-Phase, d. h. der Phase mit einem hohen Signalpegel, beispielsweise während der Phase 1 des getakteten Signals, sind die Schalter 320 und 322 geschlossen, während alle anderen Schalter offen sind. Während der Niedrig-Phase, d. h. der Phase mit einem niedrigen Signalpegel, wie beispielsweise Phase 2 des getakteten Signals, sind die Schalter 324, 326, 328 und 330 geschlossen, während die Schalter 320 und 322 offen sind.
  • Tabelle 402 zeigt den Zustand der Schalter 332, 334, 336 und 338. Diese Schalter sind nur in Phase 1 wirksam, da ihr Zustand von dem Rückführsignal abhängt, und das Rückführsignal der Schaltung in der Phase 1 zugeführt wird. Die Position dieser Schalter hängt von dem Ein-Bit-Rückführsignal 212 ab. Ein hohes Rückführsignal 212 bzw. ein Rückführsignal 212 mit hohem Signalpegel kann als Y repräsentiert werden, und ein niedriges Rückführsignal 212 bzw. ein Rückführsignal 212 mit einem niedrigen Signalpegel kann als Y' repräsentiert werden. Aus Tabelle 402 ist ersichtlich, dass ein hohes (1) Rückführsignal 212 (Y) einem geschlossenen Zustand der Schalter 332 und 338 entspricht. Ähnlich sind bei einem niedrigen (0) Rückführsignal 212 (Y') die Schalter 332 und 338 offen.
  • Die Funktionsweise des AD-Wandlers 106 wird unter Bezugnahme auf 36 detaillierter beschrieben.
  • Phase 1 (erste Phase): Laden der Abtastkondensatoren
  • Wie in Tabelle 400 von 4 dargestellt sind während der ersten Phase die Schalter 320 und 322 in dem Ein-Zustand, d. h. geschlossen, und die Schalter 324, 326, 328 und 330 sind in dem Aus-Zustand, d. h. offen. Unter Bezugnahme auf 5 erzeugt diese Konfiguration eine Verbindung zwischen den Abtastkondensatoren 312 bzw. 314 und den Anschlüssen 316 bzw. 318. Wie oben erläutert können die Anschlüsse 316 und 318 mit einer analogen Signalquelle 102 verbunden sein, die ein Eingangssignal 210 zuführt, beispielsweise ein Eingangssignal A bzw. ein Eingangssignal B.
  • Bei einem Ausführungsbeispiel kann das Eingangssignal A ein Spannungssignal Vin sein, welches von der analogen Signalquelle 102 bereitgestellt wird. Das Eingangssignal Vin kann durch die folgende Gleichung (1) dargestellt werden: Vin = Vdc + ΔVin (1)
  • Dabei ist Vdc das Referenzpotenzial des Eingangssignals, und ΔVin ist die Abweichung des analogen Signals von dem Referenzpotenzial Vdc.
  • Das Eingangssignal B kann ein Referenzpotenzialsignal Vref sein und kann gleich dem Referenzpotenzial Vdc sein, wie es in Gleichung (1) angegeben ist. Daher kann das Signal Vref durch die folgende Gleichung (2) repräsentiert werden: Vref = Vdc (2)
  • Bei einem Ausführungsbeispiel kann die Schaltung für den DA-Wandler und Integrator mit Doppelabtastung 200 Referenzsignale umfassen, und zwar Referenzsignale Vrefp 340 und Vrefn 342.
  • Die Referenzsignale Vrefp 340 und Vrefn 342 können ein volldifferenzielles Ausgangssignal repräsentieren, beispielsweise das Ausgangssignal des 1-Bit-DA-Wandlers 208. Das Ausgangssignal des 1-Bit-DA-Wandlers 208 kann ein Paar von analogen Signalen sein, die zwei Pegeln (d. h. 1 und 0) entsprechen, die einem digitalen Signal zugeordnet sind. Bei einem Ausführungsbeispiel können Vrefp 340 und Vrefn 342 auf die folgende Weise dargestellt werden: Vrefp = Vref + ΔV (3) Vrefn = Vref - ΔV (4)
  • Hierbei ist ΔV die maximale Eingangssignalamplitude.
  • Wie aus der Tabelle 402 ersichtlich ist, hängt der Zustand der Schalter von dem Wert des Rückführsignals 212 ab. Da das Rückführsignal 212 ein 1-Bit-Signal ist, kann das Rückführsignal 212 nur einen von zwei Werten annehmen, und zwar eins (hoch) oder null (niedrig). Wenn das Rückführsignal 212 eins ist (Y), können sich daher die Schalter 332 und 338 in dem Ein-Zustand befinden, während sich die Schalter 334 und 336 in dem Aus-Zustand befinden können. Bei einem Rückführsignal 212 mit Wert null (Y') können die Schalter 334 und 336 in dem Ein-Zustand sein, und die Schalter 332 und 338 können in dem Aus-Zustand sein.
  • Wenn das Rückführsignal 212 einen Wert von eins aufweist (Y), verbinden die geschlossenen Schalter 332 und 338 den Abtastkondensator 312 mit Vrefp 340 und den Abtastkondensator 314 mit Vrefn 342, wie in 5 dargestellt. Das Eingangssignal Vin am Anschluss 316 ist mit dem Referenzsignal Vrefp 342 verbunden, und der Abtastkondensator 312 wird auf eine Spannung aufgeladen, die dem Differenzsignal 214 zugeordnet ist, das man erhält, wenn die Spannungswerte, die dem Referenzsignal Vrefp 340 zugeordnet sind, von dem Eingangssignal Vin abgezogen werden. Dies kann durch die folgende Gleichung (5) dargestellt werden: V in – Vrefp = Vdc + Δ Vin – (Vdc + ΔV) = ΔVin – ΔV (5)
  • Aus der obigen Gleichung (5) kann bestimmt werden, dass der Abtastkondensator 312 auf eine Spannung ΔVin – ΔV aufgeladen wird. Die zugeordnete Ladung für den Abtastkondensator 312 kann wie folgt angegeben werden: Q1 = (ΔVin – ΔV)·Cs1 (6)
  • Dabei bezeichnet Cs1 die Kapazität des Abtastkondensators 308.
  • Entsprechend verbindet der geschlossene Schalter 338 den Anschluss 318 mit dem Referenzsignal Vrefn 342. Dies lädt den Abtastkondensator 314 auf einen Spannungswert auf, der einem Differenzsignal 214 zugeordnet ist, das man erhält, wenn der Spannungswert, der dem Referenzsignal Vrefn 342 zugeordnet ist, von dem Eingangssignal Vref abgezogen wird. Dies kann durch die folgende Gleichung dargestellt werden: Vref – Vrefn =Vdc – (Vdc – ΔV) = ΔV (7)
  • Daher wird für dieses Beispiel der Abtastkondensator 314 auf eine Spannung ΔV aufgeladen, und eine auf dem Kondensator akkumulierte Ladung kann wie folgt angegeben werden: Q2 = ΔV·Cs2 (8)
  • Hierbei bezeichnet Cs2 die Kapazität des Abtastkondensators 314.
  • Wie oben erläutert ist das Rückführsignal 212 ein Strom von hohen und niedrigen Pulsen, d. h. ein Strom von Signalpulsen mit hohem und niedrigem Signalpegel, die eine digitale Eins bzw. eine digitale Null anzeigen. Es sollte beachtet werden, dass das Rückführsignal 212 sich gemäß dem vorherigen Abtastwert für das Eingangssignal ändern kann, und dass der Zustand des momentanen Rückführsignals 212 von dem vorhergehenden analogen Eingangssignal 210 abhängen kann.
  • Bei einem Ausführungsbeispiel kann das Rückführsignal 212 gleich null sein (Y'). Dann kann der Abtastkondensator 312 mit Vrefn 338 und dem Anschluss 316 verbunden sein, während der Abtastkondensator 314 mit Vrefp 340 und dem Anschluss 318 verbunden sein kann.
  • Demzufolge ist das Eingangssignal Vin am Anschluss 316 mit dem Referenzsignal Vrefn 342 verbunden, und der Abtastkondensator 312 wird auf die Spannung aufgeladen, die dem Differenzsignal zugeordnet ist, das man erhält, wenn man den Spannungswert, der dem Referenzsignal Vrefn 342 zugeordnet ist, von dem Eingangssignal Vin abzieht. Dies kann durch die folgende Gleichung dargestellt werden: Vin – Vrefp = Vdc + ΔVin – (Vdc – ΔV) = ΔVin + ΔV (9)
  • Daher wird der Abtastkondensator 312 auf eine Spannung ΔVin + ΔV aufgeladen, und die in dem Abtastkondensator 312 akkumulierte Ladung ist gegeben durch: Q1 = (ΔVin + ΔV)·Cs1 (10)
  • Dabei bezeichnet Cs1 die Kapazität des Abtastkondensators 312.
  • Das Eingangssignal B an dem Anschluss 318 wird mit dem Referenzsignal Vrefp 340 verbunden, und der Abtastkondensator 314 wird auf eine Spannung aufgeladen, die dem Differenzsignal zugeordnet ist, das man erhält, wenn man die Spannung, die dem Referenzsignal Vrefp 340 zugeordnet ist, von dem Eingangssignal Vref abzieht: Vref – Vrefp – Vdc – (Vdc + ΔV) = –ΔV (11)
  • Daher wird der Abtastkondensator 314 auf eine Spannung ΔV aufgeladen, und die in dem Abtastkondensator 314 akkumulierte Ladung kann wie folgt dargestellt werden: Q2 = ΔV·Cs2 (12)
  • Hierbei bezeichnet Cs2 die Kapazität des Abtastkondensators 310.
  • Aus Gleichungen (9) und (11) kann bestimmt werden, dass die Abtastkondensatoren 312 und 314 auf einen Wert aufgeladen werden können, der einer Differenzspannung 214 entspricht, die man erhält, wenn man die Spannungswerte subtrahiert, die dem Eingangssignal 210 und dem Rückführsignal 212 zugeordnet sind. Bei einem Ausführungsbeispiel kann das Differenzsignal 214 einem Quantisierungsfehler in Systemen entsprechen, die Delta-Sigma-AD-Wandler aufweisen.
  • Phase 2 (zweite Phase): Entladen der Abtastkondensatoren
  • 6 zeigt die Elemente des DA-Wandlers und Integrators mit Doppelabtastung 200, die während einer zweiten Phase bei einem Ausführungsbeispiel wirksam in Betrieb sind. Wie aus der Tabelle 400 ersichtlich sind die Schalter 324, 326, 328 und 330 in dem Ein-Zustand, d. h. geschlossen, während die Schalter 320 und 322 in dem Aus-Zustand, d. h. in dem offenen Zustand, sind. Demzufolge ist der Abtastkondensator 312 mit dem Eingangsanschluss 318 und mit dem negativen Anschluss des differenziellen Operationsverstärkers 302 verbunden. Ähnlich ist der Abtastkondensator 314 mit dem Eingangsanschluss 316 und dem positiven Eingangsanschluss des differenziellen Operationsverstärkers 302 verbunden. In der zweiten Phase, oder der Phase 2, wird eine Integration des abgetasteten analogen Signals durchgeführt. Bei einer Ausgestaltung kann das erhaltene Differenzsignal 214 integriert werden. Daher wird die in den Abtastkondensatoren 312 und 314 gespeicherte Ladung zu dem differenziellen Operationsverstärker 302 übertragen, wo die Ladung in volldifferenzielle Spannungen umgewandelt wird. Die Ladung Q1 und Q2, die in den Abtastkondensatoren 312 und 314 akkumuliert wurde, wird zu den Integrierkondensatoren 304 und 306 übertragen. Während des Entladens der Abtastkondensatoren 312 und 316 wird die Ladung Q1, die durch Gleichung (10) angegeben ist und die in dem Abtastkondensator 312 akkumuliert wurde, zu dem Integrierkondensator 304 übertragen. Falls das Rückführsignal 212 eins ist (d. h. Zustand Y), kann als Folge dieser Übertragung der Ladung am Anfang der Übertragungsphase die Spannung VA an dem negativen Eingangsanschluss des differenziellen Operationsverstärkers 302 durch die folgende Gleichung angegeben werden: VA = Vdc – (ΔVin – ΔV) (13)
  • In dem Fall, in dem das Rückführsignal 312 null ist (Zustand Y'), kann die Spannung VA am Anfang der Übertragungsphase an dem negativen Eingangsanschluss des differenziellen Operationsverstärkers 302 durch die folgende Gleichung angegeben werden: VA = Vdc – (ΔTin + ΔV) (14)
  • Hingegen ist der Abtastkondensator 314 bereits auf ein Potenzial ΔV oder –ΔV aufgeladen, wenn das Rückführsignal 212 hoch (1) oder niedrig (0) ist. Daher wird die Ladung von dem Integrierkondensator 306 genommen, und die Spannung VB, die man am Anfang der Übertragungsphase erhält, am positiven Ein gangsanschluss des differenziellen Operationsverstärkers 302 kann durch die folgenden Gleichungen angegeben werden: VB = Vdc + (ΔVin – ΔV) (15)oder VB = Vdc + (ΔVin + ΔV) (16)
  • Demzufolge kann ein volldifferenzielles Ausgangssignal, das mit Voutdiff bezeichnet wird, wie folgt ausgedrückt werden: Voutdiff ∝ VA – (VB) ∝ 2(ΔVin – ΔV) (17)
  • Daher ist ersichtlich, dass der DA-Wandler und Integrator mit Doppelabtastung 200 das analoge Eingangssignal 210 zweimal abtastet, und zwar während Phase 1 und Phase 2. Daher ist die Spannung des resultierenden Ausgangssignals zweimal die Spannung des analogen Eingangssignals 210. Der Effekt von Funkelrauschen in der AD-Wandler-Schaltung 106 kann verringert werden, falls die Amplitude des analogen Eingangssignals 210 erhöht wird. Der DA-Wandler und Integrator mit Doppelabtastung 200 erzielt dasselbe Ergebnis, indem das Signal zweimal abgetastet wird, wodurch eine Ausgangsspannung bereitgestellt wird, die das Zweifache des analogen Eingangssignals 210 ist. Dies kann zu einem verringerten Funkelrauschen in der Schaltung und einem besseren Verhältnis von Signal zu Funkelrauschen führen.
  • 7 ist eine Flussdiagrammdarstellung eines Verfahrens 700 zum Umwandeln eines analogen Signals in ein digitales Signal durch Abtastung und Quantisierung nach einem Ausführungsbeispiel. Das Verfahren 700 kann unter Verwendung eines Delta-Sigma-AD-Wandlers mit einem DA-Wandler und Integrator mit Doppelabtastung ausgeführt werden. Zur Erläuterung wird das Verfahren 700 unter Bezugnahme auf Systeme oder Einrichtungen beschrieben, die in 16 dargestellt sind. Die Reihenfol ge, in der Verfahrensschritte beschrieben werden, soll nicht als Beschränkung betrachtet werden, und jede Anzahl der beschriebenen Verfahrensblöcke kann in jeder Reihenfolge kombiniert werden, um das Verfahren oder Verfahren nach weiteren Ausführungsbeispielen zu realisieren. Bei weiteren Ausführungsbeispielen können einzelne Blöcke aus dem Verfahren entfernt werden, ohne vom Gegenstand der Erfindung abzuweichen.
  • Bei 702 kann ein analoges Signal als ein Eingangssignal empfangen werden. Beispielweise kann die DA-Wandler- und Integrator-Schaltung mit Doppelabtastung 200 ein analoges Eingangssignal 210 von einer Quelle empfangen, beispielsweise von der analogen Signalquelle 102. Bei einem Ausführungsbeispiel kann das analoge Signal 210 dem DA-Wandler und Integrator mit Doppelabtastung 200 zugeführt werden, nachdem es verstärkt und zwischengespeichert wurde. Das analoge Signal 210 kann ein bandbegrenztes Signal sein. Falls das analoge Signal 210 nicht bandbegrenzt ist, kann vor dem DA-Wandler und Integrator mit Doppelabtastung 200 ein Tiefpassfilter verwendet werden, um das analoge Signal 210 bandzubegrenzen.
  • Bei 704 können die Abtastkondensatoren auf einen Spannungswert aufgeladen werden, der mit dem analogen Eingangssignal verknüpft ist, wobei eine derartige Spannung eine Referenzspannung ist. Das Aufladen der Abtastkondensatoren kann auf der Basis von Phasen eines getakteten Signals vorgenommen werden. Beispielsweise können die Abtastkondensatoren 312 und 314 in einer ersten Phase (Phase 1) auf eine Spannung aufgeladen werden, die dem analogen Eingangssignal 210 zugeordnet ist. Die Referenzspannung kann auf einer unabhängigen Belastung beruhen (d. h., es kann Referenzbelastungsunabhängigkeit erreicht werden). Die Referenzbelastungsunabhängigkeit wird erreicht, indem eine Referenz oder mehrere Referenzen denselben Belastungsbedingungen unterworfen werden. Der DA-Wandler und Integrator mit Doppelabtastung 200 arbeitet gemäß einem Taktgeber. Bei einem Ausführungsbeispiel entspricht die Phase 1 einem hohen Wert des getakteten Signals. In Phase 1 werden die Kondensatoren 312 und 314 auf eine Spannung aufgeladen, die einem Differenzsignal 214 zugeordnet ist, das man erhält, wenn man die einem Rückführsignal, wie dem Rückführsignal 212, zugeordnete Spannung und das analoge Eingangssignal 210 subtrahiert. Das analoge Eingangssignal 210 kann ein unipolares Signal oder ein Eintaktsignal sein, das an dem Anschluss 316 des DA-Wandlers und Integrators mit Doppelabtastung 200 in diesen eingegeben werden kann. Der Anschluss 318 kann auch ein Gleichstromsignal empfangen, das bei derselben Referenzspannung wie das analoge Eingangssignal 210 liegt.
  • Bei 706 werden die Abtastkondensatoren entladen und laden wiederum die Integrierkondensatoren. Die Integrierkondensatoren können über den differenziellen Operationsverstärker vorgesehen sein. Beispielsweise werden während der Phase 2 die Abtastkondensatoren 312 und 314 entladen, wenn die Schalter 328 und 330 geschlossen sind. Beim Entladen der Abtastkondensatoren 312 und 314 werden die Integrierkondensatoren 304 und 306 geladen. Aus den Darstellungen, wie 6, ist ersichtlich, dass die Abtastkondensatoren 312 und 314 während der Phase 2 mit den Eingangsanschlüssen 316 und 318 über Kreuz gekoppelt sind. Dies führt zu einer Verbindung des analogen Eingangssignals 210 am Anschluss 316 mit dem Abtastkondensator 314 und erlaubt die Übertragung von Ladung, die den Abtastkondensatoren 312 und 314 zugeordnet bzw. auf diesen akkumuliert ist, zu dem volldifferenziellen Operationsverstärker 302.
  • Bei 708 wird ein volldifferenzielles abgetastetes Signal basierend auf der Spannung erzeugt, die man durch das Entladen der Kondensatoren erhält. Beispielsweise wird das Eingangssignal 210 zweimal abgetastet, einmal in Phase 1 und einmal in Phase 2, während der die Abtastkondensatoren 312 und 314 über Kreuz gekoppelt sind. Die Amplitude des volldifferenziellen abgetasteten Signals ist proportional zu zweimal der Amplitude des analogen Eingangssignals 210. Dieses abgetastete Signal kann dem 1-Bit-Komparator 206 zugeführt werden, um das Signal mit einem Referenzwert zu vergleichen. Der Vergleich führt zu einem Rechteckswellen-Ausgangssignal mit zwei Pegeln, die die digitalen Zustände hoch und niedrig repräsentieren. Ein Teil dieses Signals wird zu dem 1-Bit-DA-Wandler 208 zurückgeführt, der dieses digitale 1-Bit-Strom-Rückführsignal 212 in ein analoges Signal umwandelt.
  • Während Ausführungsbeispiele unter Bezugnahme auf spezifische strukturelle oder funktionelle Merkmale und Schritte beschrieben wurden, ist die vorliegende Erfindung nicht auf die beschriebenen Ausführungsbeispiele beschränkt. Beispielsweise können Merkmale der verschiedenen Ausführungsbeispiele miteinander kombiniert werden. Während Ausführungsbeispiele im Kontext beispielhafter Anwendungen, wie mobilen Kommunikationsgeräten oder drahtlosen Kommunikationsgeräten, beschrieben wurden, können die beschriebenen Systeme und Vorrichtungen allgemein in drahtlosen Kommunikationsvorrichtungen, Rechenvorrichtungen und anderen elektronische Vorrichtungen verwendet werden.

Claims (20)

  1. Vorrichtung, umfassend einen Analog-Digital-Wandler (AD-Wandler) (106), der eingerichtet ist, um ein analoges Signal (210) abzutasten und zu einem digitalen Signal zu quantisieren, wobei der AD-Wandler (106) umfasst (a) einen Digital-Analog-Wandler (DA-Wandler) (208) und Integrator (204) mit Doppelabtastung (200), die eingerichtet sind, um das analoge Signal (210) zu empfangen, und (b) einen 1-Bit-Komparator (206), der eingerichtet ist, um ein Eingangssignal von dem Digital-Analog-Wandler (204) und Integrator (210) mit Doppelabtastung (200) zu empfangen und das digitale Signal zu erzeugen, und einen Modulator (108), der eingerichtet ist, um das digitale Signal zu modulieren.
  2. Vorrichtung nach Anspruch 1, wobei der AD-Wandler (106) ein Delta-Sigma-Wandler ist, der eingerichtet ist, um eine Differenz zwischen dem analogen Signal (210) und einem Rückführsignal (212) des DA-Wandlers und Integrators mit Doppelabtastung (200) abzutasten.
  3. Vorrichtung nach Anspruch 1 oder 2, wobei der AD-Wandler (106) das analoge Signal (210) basierend auf der höchsten Frequenz des analogen Signals (210) abtastet.
  4. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der DA-Wandler und Integrator mit Doppelabtastung (200) einen volldifferenziellen Integrator (204; 302) umfasst, der eingerichtet ist, um durch Integrieren des analogen Signals (210) eine volldifferenzielle Spannung zu erzeugen.
  5. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der DA-Wandler und Integrator mit Doppelabtastung (200) einen volldifferenziellen Integrator (204; 302) umfasst, der eingerichtet ist, um ein rückgeführtes Differenzsignal (214) zu empfangen und zu integrieren.
  6. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der DA-Wandler und Integrator mit Doppelabtastung als ein Schleifenfilter höherer Ordnung ausgestaltet ist.
  7. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der Komparator (206) eine Referenzspannung als ein Eingangssignal empfängt, wobei die Referenzspannung das digitale Signal bestimmt.
  8. Vorrichtung nach Anspruch 7, wobei die Referenzspannung unabhängig von dem Eingangssignal belastet wird.
  9. Digital-Analog-Wandler (DA-Wandler) und Integrator mit Doppelabtastung, umfassend einen Operationsverstärker (302), der als ein volldifferenzieller Integrator arbeitet und eingerichtet ist, um ein analoges Eingangssignal (210) zu empfangen, zwei oder mehr Abtastkondensatoren (312, 314), die eingerichtet sind, um das analoge Eingangssignal abzutasten, und mehrere Schalter (320, 322, 324, 326, 328, 330, 332, 334, 336, 338), die einen Abtastzustand der zwei oder mehr Abtastkondensatoren bestimmen.
  10. DA-Wandler und Integrator mit Doppelabtastung nach Anspruch 9, wobei die Abtastkondensatoren (312, 314) eine Abtast- und Halte-Funktion des analogen Eingangssignals durchführen.
  11. DA-Wandler und Integrator mit Doppelabtastung nach Anspruch 9 oder 10, wobei die Abtastkondensatoren (312, 314) in einer ersten Phase geladen werden und in einer zweiten Phase entladen werden.
  12. DA-Wandler und Integrator mit Doppelabtastung nach einem der Ansprüche 9–11, wobei die mehreren Schalter (320, 322, 324, 326, 328, 330, 332, 334, 336, 338) basierend auf einem Takteingangssignal und einem Rückführsignal betätigt werden.
  13. DA-Wandler und Integrator mit Doppelabtastung nach einem der Ansprüche 9–12, wobei die mehreren Schalter (320, 322, 324, 326, 328, 330, 332, 334, 336, 338) MOSFET-Schalter sind.
  14. DA-Wandler und Integrator mit Doppelabtastung nach einem der Ansprüche 9–13, wobei der DA-Wandler und Integrator mit Doppelabtastung (200) eingerichtet ist, um ein Referenzsignal oder mehrere Referenzsignale in einer Rückführschleife auszugeben.
  15. DA-Wandler und Integrator mit Doppelabtastung nach einem der Ansprüche 9–14, wobei der DA-Wandler und Integrator mit Doppelabtastung (200) eingerichtet ist, um eine Spannung auszugeben, die proportional zu zwei mal der analogen Eingangsspannung ist.
  16. Verfahren zum Umwandeln eines analogen Signals in ein digitales Signal, umfassend Empfangen des analogen Signals (210), Laden eines Kondensators oder mehrerer Kondensatoren (312, 314) auf einen Spannungswert, der dem analogen Signal zugeordnet ist, Entladen des einen Kondensators oder der mehreren Kondensatoren (312, 314), Laden eines Integrierkondensators oder mehrerer Integrierkondensatoren (304, 306) bei dem Entladen und Erzeugen eines volldifferenziellen abgetasteten Signals basierend auf dem Laden des einen Integrierkondensators oder der mehreren Integrierkondensatoren (304, 306).
  17. Verfahren nach Anspruch 16, wobei das Empfangen ein Empfangen eines Gleichstrom-Referenzsignals umfasst.
  18. Verfahren nach Anspruch 16 oder 17, wobei das Laden des einen Kondensators oder der mehreren Kondensatoren unabhängig von einer Referenzbelastung ist.
  19. Verfahren nach einem der Ansprüche 16–18, wobei das Laden des einen Kondensators oder der mehreren Kondensatoren (304, 306) auf Phasen eines getakteten Signals basiert.
  20. Verfahren nach einem der Ansprüche 16–19, wobei das Laden des einen Kondensators oder der mehreren Kondensatoren (304, 306) auf Zustandsbedingungen von Verbindungen der Integrierkondensatoren basiert.
DE102008059160.2A 2007-11-30 2008-11-27 Digital-Analog-Wandler und Integrator mit Doppelabtastung Expired - Fee Related DE102008059160B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/948,017 2007-11-30
US11/948,017 US7679540B2 (en) 2007-11-30 2007-11-30 Double sampling DAC and integrator

Publications (2)

Publication Number Publication Date
DE102008059160A1 true DE102008059160A1 (de) 2009-06-04
DE102008059160B4 DE102008059160B4 (de) 2016-09-15

Family

ID=40586121

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008059160.2A Expired - Fee Related DE102008059160B4 (de) 2007-11-30 2008-11-27 Digital-Analog-Wandler und Integrator mit Doppelabtastung

Country Status (2)

Country Link
US (1) US7679540B2 (de)
DE (1) DE102008059160B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880653B2 (en) * 2009-01-30 2011-02-01 Freescale Semiconductor, Inc. Switched-capacitor circuits, integration systems, and methods of operation thereof
US8791691B2 (en) * 2011-03-24 2014-07-29 Lsi Corporation Fully differential signal peak detection architecture
CN102522950B (zh) 2012-01-06 2015-04-29 开曼群岛威睿电通股份有限公司 具有输出信号转换率控制的电子芯片
US8669892B2 (en) 2012-03-22 2014-03-11 Silicon Laboratories Inc. Digital-to-analog converter resolution enhancement using circular buffer
US8907829B1 (en) * 2013-05-17 2014-12-09 Cirrus Logic, Inc. Systems and methods for sampling in an input network of a delta-sigma modulator
US8847805B1 (en) 2013-06-17 2014-09-30 Power Integrations, Inc. Delta-sigma modulator with high input impedance
US9184754B2 (en) * 2013-12-12 2015-11-10 Mediatek Inc. Analog-to-digital converting device and analog-to-digital converting method
US9628106B1 (en) 2014-01-24 2017-04-18 Avnera Corporation Analog to digital converters with oversampling
US9979533B2 (en) 2016-09-02 2018-05-22 Qualcomm Incorporated Differentiating-integrating sampling data receiver
US9998139B1 (en) * 2017-05-23 2018-06-12 Hrl Laboratories, Llc Auto-zeroed charge transfer circuit
WO2019133685A1 (en) * 2017-12-29 2019-07-04 Robert Bosch Gmbh Power reduction and performance enhancement techniques for delta sigma modulator

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001725A (en) * 1989-05-19 1991-03-19 Teknekron Communications Systems, Inc. Differential switched-capacitor sigma-delta modulator
US5030954A (en) * 1990-09-17 1991-07-09 General Electric Company Double rate oversampled interpolative modulators for analog-to-digital conversion
US5283578A (en) * 1992-11-16 1994-02-01 General Electric Company Multistage bandpass Δ Σ modulators and analog-to-digital converters
US5323158A (en) * 1993-04-06 1994-06-21 Analog Devices, Inc. Switched capacitor one-bit digital-to-analog converter
US5392043A (en) * 1993-10-04 1995-02-21 General Electric Company Double-rate sampled signal integrator
DE69732627D1 (de) * 1997-09-05 2005-04-07 St Microelectronics Srl Sigma Delta-Modulator zweiter Ordnung mit doppelter Abtastung und semi-bilinearer Architektur
US5982315A (en) * 1997-09-12 1999-11-09 Qualcomm Incorporated Multi-loop Σ Δ analog to digital converter
US6748025B1 (en) * 1999-02-02 2004-06-08 Technoconcepts, Inc. Direct conversion delta-sigma receiver
FI20001426A (fi) * 2000-06-15 2001-12-16 Nokia Mobile Phones Ltd Menetelmä A/D-muunnoksen suorittamiseksi ja A/D-muunnin
US6538588B1 (en) * 2000-09-18 2003-03-25 Qualcomm, Incorporated Multi-sampling Σ-Δ analog-to-digital converter
US6608575B2 (en) * 2001-01-31 2003-08-19 Qualcomm Incorporated Hybrid multi-stage circuit
JP2004522361A (ja) * 2001-06-15 2004-07-22 アナログ ディヴァイスィズ インク 係数可変補間器および係数可変補間器を組み込んだ可変周波数合成器
US6639530B2 (en) * 2001-11-06 2003-10-28 Broadcom, Corp Modulation of an analog signal into a digital representation thereof
WO2003084073A1 (en) * 2002-03-22 2003-10-09 Broadcom Corporation Delta sigma modulator
US6674381B1 (en) * 2003-02-28 2004-01-06 Texas Instruments Incorporated Methods and apparatus for tone reduction in sigma delta modulators
US6954159B1 (en) * 2003-07-01 2005-10-11 Impinj, Inc. Low distortion band-pass analog to digital converter with feed forward
CN1875544A (zh) * 2003-07-14 2006-12-06 罗切斯特大学 用于象素级模数转换的复用输入分离型增量-累加模数转换器
DE602005017256D1 (de) * 2005-06-09 2009-12-03 St Microelectronics Srl Einschleifiger Sigma-Delta Analog/Digital-Wandler mit geschalteten Kondensatoren
JP4302672B2 (ja) * 2005-07-14 2009-07-29 シャープ株式会社 Ad変換器
US7538705B2 (en) * 2006-07-25 2009-05-26 Microchip Technology Incorporated Offset cancellation and reduced source induced 1/f noise of voltage reference by using bit stream from over-sampling analog-to-digital converter
JP4660444B2 (ja) * 2006-09-08 2011-03-30 パナソニック株式会社 デルタシグマ変調器の制御方法およびデルタシグマ変調器
US7423567B2 (en) * 2006-09-12 2008-09-09 Cirrus Logic, Inc. Analog-to-digital converter (ADC) having a reduced number of quantizer output levels

Also Published As

Publication number Publication date
US20090140899A1 (en) 2009-06-04
DE102008059160B4 (de) 2016-09-15
US7679540B2 (en) 2010-03-16

Similar Documents

Publication Publication Date Title
DE102008059160B4 (de) Digital-Analog-Wandler und Integrator mit Doppelabtastung
DE102016119246B4 (de) Rauscharme Präzisionseingangsstufe für Analog-Digital-Wandler
DE69927084T2 (de) Sigma-delta Modulator und Modulationsverfahren
DE112016002487B4 (de) Unterdrücken von Signalübertragungsfunktionsspitzen bei einem vorwärtsgekoppelten Delta-Sigma-Wandler
DE112012000529B4 (de) Direkte Rückkopplung für zeitkontinuierliche überabgetastete Wandler
DE60319515T2 (de) Delta-sigma-modulator
DE102013201647B4 (de) Analog-digital-wandler, signalprozessor und verfahren für analog-digital-wandlung
DE112013000926B4 (de) Sigma-Delta-Modulator mit Dithersignal
DE3908314C2 (de)
EP1177634B1 (de) Sigma-delta-analog/digital-wandleranordnung
DE102018107692B4 (de) Leistungsskalierung eines zeitkontinuierlichen Delta-Sigma-Modulators
EP2936201B1 (de) Vorrichtung zur bestimmung einer eigenschaft eines uebertragungskanals zwischen einem sender und einem empfaenger
DE202015009602U1 (de) LC-Gitter-Verzögerungsleitung für schnelle ADW-Anwendungen
DE102014103350A1 (de) System und Verfahren für einen überabgetasteten Datenwandler
DE102015118956B4 (de) Delta-Sigma-Modulator mit Transkonduktanznetzwerk zum dynamischen Abstimmen von Schleifenfilterkoeffizienten
DE102008025367B4 (de) Filter mit kapazitiver Vorwärtskopplung
DE69928875T2 (de) Delta-Sigma Modulator mit verbesserter Spitzenwertgenauigkeit
DE102005061856B4 (de) Zeitkontinuierlicher Delta-Sigma-Analog-Digital-Wandler
DE102004022572B4 (de) Integratorschaltung
DE102013211375A1 (de) System und verfahren für das zerhacken an überabtastenden datenwandlern
DE102008059037A1 (de) Jitter-unempfindlicher Einzelbit-Digital-Analog-Wandler
DE102014100656B4 (de) Zeitkontinuierliche Eingangsstufe
DE102017104012B4 (de) Verfahren und vorrichtung für einen delta-sigma-adc mit parallel gekoppelten integratoren
WO2021180642A1 (de) Schaltung zum betreiben eines kapazitiven sensors sowie zugehörige sensorvorrichtung
DE102014106555A1 (de) Datenerfassungssignalkette mit geteiltem weg

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee