Die Erfindung betrifft einen integrierten Halbleiterspeicher
mit einer Vielzahl von Speicherzellen sowie eine Steuerungs
einrichtung zum taktsynchronen Schreiben und Lesen eines Da
tenwerts.
Integrierte Halbleiterspeicher mit taktsynchroner Ein- bzw.
Ausgabe sind als SDRAMs bekannt. Für das Zeitverhalten der
Signale während der Ein- und Ausgabe wird eine Standardisie
rung angestrebt, z. B. JEDEC, Solid State Technology Division,
Council Ballot, JCB-98-46, 20. April 1998, Arlington, Virgi
nia. Gemäß diesem Standardisierungsvorschlag werden Datenein- und
Datenausgabesignale an ein Abtastsignal (Datastrobe-
Signal) gekoppelt. Das Datastrobe-Signal wird chipintern er
zeugt. Es ist seinerseits an einen von außen bereitgestellten
Takt gekoppelt, welcher auch die sonstigen Funktionseinheiten
des Halbleiterspeichers steuert. Die jeweiligen Signalverläu
fe für Datenaus- und Dateneingabe sind in Fig. 5-1 und Fig. 9.1
des JEDEC-Standardisierungsvorschlags dargestellt. Das
Datastrobe-Signal wird auch außerhalb des integrierten Halb
leiterspeichers bereitgestellt. Es steht dann den mit dem
Halbleiterspeicher kommunizierenden Bausteinen zur Verfügung,
um den Datenaustausch bei einem Speicherzugriff zu steuern.
Dies erfordert entsprechenden Schaltungsaufwand in der Syste
mumgebung des Halbleiterspeichers.
Die Aufgabe der Erfindung besteht darin, einen integrierten
Halbleiterspeicher für taktsynchrones Lesen und Schreiben an
zugeben, der universeller einsetzbar ist.
Erfindungsgemäß wird diese Aufgabe durch einen integrierten
Halbleiterspeicher gemäß den Merkmalen des Patentanspruchs 1
gelöst.
Der Halbleiterspeicher gemäß der Erfindung wird beim Lesen in
einer ersten oder einer zweiten Betriebsart betrieben. Bei
der ersten Betriebsart ist das ausgegebene Datensignal nur an
den ohnehin vorhandenen und die übrigen Funktionseinheiten
des Halbleiterspeichers steuernden Systemtakt gekoppelt. Bei
der zweiten Betriebsart wird wie im JEDEC-Standardisierungs
vorschlag ein weiteres als Datastrobe-Signal dienendes Takt
signal vorgesehen, an welches das Datenausgabesignal gekop
pelt ist. Da gemäß des JEDEC-Standardisierungsvorschlags die
Kopplung zwischen Taktsignal, Datastrobe-Signal und Datensi
gnal eng ist, d. h. die Zeittoleranzen des relativen Zeitbe
zugs der Signale untereinander klein ist, ist die erste Be
triebsart ohne Verwendung des Datastrobe-Signal kompatibel
zur zweiten Betriebsart unter Verwendung des Datastrobe-
Signals. Dies bedeutet, daß der Anwender des integrierten
Halbleiterspeichers einen multifunktionsfähigen Halbleiter
speicher hat, der sowohl mit als auch ohne Datastrobe-Signal
ein taktsynchrones Lesen des Halbleiterspeichers ermöglicht.
Weiterbildungen der Erfindung betreffen die Art und Weise zur
Einstellung der ersten oder der zweiten Betriebsart. Die Be
triebsarteinstellung kann mittels sogenannter Bondoption er
folgen. Hierzu wird ein die Umschaltung zwischen erster und
zweiter Betriebsart steuerndes Steuersignal von einem Bondpad
bereitgestellt. Dessen Art der Verbondung legt das Signal
fest. Das Pad wird mit einer konstanten Spannung, beispiels
weise einer Versorgungsspannung, beaufschlagt, um die eine
Betriebsart einzustellen. Hierzu wird ein Bonddraht vom Pad
an einen Leadfinger, der ein Versorgungspotential führt, ge
bondet. Der Leadfinder ist üblicherweise auch an ein weiteres
Versorgungspotentialpad gebondet. Für die andere Betriebsart
bleibt das Pad unverbunden, wobei das Steuersignal schal
tungsintern durch Pull up- oder Pull down-Elemente erzeugt
wird.
Alternativ zur Bondoption wird das Steuersignal mittels eines
Mode-Registers eingestellt. Ein derartiges Register ist ohne
hin auf dem integrierten Halbleiterchip vorhanden, um Ein
stellungen anderer Betriebsparameter zu bewirken. Das Steuer
signal wird am Ausgang eines Speicherelements des Mode
registers abgegriffen. Das Speicherelement wird während einer
Initialisierungsphase des Halbleiterchips in den gewünschten
Zustand versetzt. Dieser wird dem Mode-Register von außen,
beispielsweise von einem das System steuernden Microcontrol
ler, zugeführt.
Obwohl der Halbleiterspeicher beim Lesen in verschiedenen Be
triebsarten betrieben werden kann, wird nur ein einziges
Schaltungsdesign benötigt. Durch einfache Maßnahmen wie
Bondoption oder Setzen eines Mode-Registers wird die Be
triebsart auf die jeweilige Systemumgebung angepaßt.
Nachfolgend wird die Erfindung anhand der in der Zeichnung
dargestellten Figuren näher erläutert.
Es zeigen
Fig. 1 eine Aufsicht auf einen integrierten Halbleiter-
Speicher mit Betriebsarteinstellung gemäß Bond
option,
Fig. 2 einen Ausschnitt für die Betriebsarteinstellung
mit Mode-Register,
Fig. 3 den Schaltungseingang der Steuerungseinrichtung
für Bondoption,
Fig. 4 ein Signaldiagramm für einen Schreibzugriff,
Fig. 5 ein Signaldiagramm für einen Lesezugriff gemäß
erster Betriebsart und das Signaldiagramm für
einen Schreibzugriff gemäß zweiter Betriebsart.
Der in Fig. 1 dargestellte Halbleiterspeicher umfaßt vier
Speicherbänke 1, 2, 3, 4. Jede Speicherbank enthält eine
Vielzahl von Speicherzellen. Zwischen den Speicherbänken,
meist am Rand jeder Speicherbank sind Funktionseinheiten an
geordnet, die den Betrieb der Speicherbank steuern. Dies kön
nen Schaltungen zur Adreßdecodierung, zum Speicherzellenre
fresh von dynamischen Speichern und ähnliche Schaltungen
sein. Insbesondere ist am Rand der Speicherbank 1 eine Steue
rungseinrichtung 5 zur Zeitsteuerung der Speicherzugriffe
vorgesehen. Eine Leitung 11 führt in das Speicherzellenfeld,
um Datenwerte dort in eine Speicherzelle einzuschreiben oder
Datenwerte aus ihr auszulesen. Eine Leitung 12 ist mit einem
Anschlußpad 10 verbunden, an welchem von einem Datensignal DQ
repräsentierte Daten vom Speicher ab- oder ihm zugeführt wer
den. Über ein Anschlußpad 6 wird dem Speicher ein Taktsignal
CK zugeführt, welches die Funktionseinheiten innerhalb des
Speichers steuert. Die Zeitsteuerung der Steuerungseinrich
tung 5 wird ebenfalls vom Taktsignal CK abgeleitet.
Der Signalverlauf bei einem Schreibzugriff auf den Speicher
ist in Fig. 4 dargestellt. Dort sind das Taktsignal CK sowie
dessen Komplement, ein an das Taktsignal CK gekoppeltes wei
teres Taktsignal DQS sowie das Datensignal DQ mit den einzu
lesen Datenwerten gezeigt. Das Signal DQS ist ein sogenanntes
Datastrobe-Signal, durch welches die Daten DQ validiert wer
den. Das Datastrobe-Signal ist erforderlich, um Laufzeitpro
bleme zu vermeiden. Hierzu wird das Datensignal DQ stets zu
sammen mit den Datastrobe-Signal DQS übertragen. Das Datensi
gnal DQ steht taktsynchron mit dem Datastrobe-Signal DQS zur
Verfügung. Das Datastrobe-Signal DQS wird innerhalb der
Steuerungseinrichtung 5 gekoppelt an den Systemtakt CK er
zeugt. Die Datenwerte des Datensignals DQ sind an das Data
strobe-Signal DQS innerhalb einer gewissen Toleranz gekop
pelt. Dies bedeutet, daß Datenwerte des Datensignals DQ be
züglich des Datastrobe-Signals DQS mindestens eine vorbe
stimmte Setup-Zeit tQDQSS vor einer Referenzflanke des Si
gnals DQS sowie eine Haltezeit tQDQSH nach dieser Flanke gül
tig anliegen. Insgesamt ist daher das Datensignal DQ zeitlich
gekoppelt an das Datastrobe-Signal DQS, welches wiederum an
den Systemtakt CK gekoppelt ist.
Das Lesen eines Datenwerts aus dem Halbleiterspeicher erfolgt
alternativ gemäß einer ersten oder einer zweiten Betriebsart.
Die Zugriffssteuerungseinrichtung 5 schaltet in Abhängigkeit
von einem ihr zugeführten Steuerungssignals CTRL zwischen
beiden Betriebsarten um. Der Zeitverlauf der relevanten Si
gnale während der ersten Betriebsart ist in Fig. 5 darge
stellt. Das Datensignal DQ ist unmittelbar innerhalb gewisser
Zeittoleranzen an den Systemtakt CK gekoppelt. Die Toleranz
tAC für die Zugriffszeit ist in Fig. 5 eingezeichnet.
In der zweiten Betriebsart, für die der Zeitverlauf der rele
vanten Signale in Fig. 6 dargestellt ist, ist ein Datastro
be-Signal DQS vorgesehen, an welches das Ausgangssignal DQ
innerhalb des Fensters für die Zugriffszeit tAC gekoppelt
ist. Das Datastrobe-Signal DQS seinerseits ist an den System
takt CK gekoppelt. Zwischen Systemtakt CK und Datastrobe-
Signal DQS liegt eine Toleranz tDQSCK vor. Bei der zweiten
Betriebsart ist daher das Datensignal DQ an das Datastrobe-
Signal DQS gekoppelt, welches wiederum an den Systemtakt CK
gekoppelt ist.
Wenn sich die Steuerungseinrichtung 5 in der ersten Betriebs
arteinstellung befindet, wird beim Schreiben das Datastrobe-
Signal verwendet, beim Lesen jedoch nicht. Diese Betriebsar
teinstellung wird daher als unidirektionaler Datastrobe-Modus
bezeichnet. Wenn sich die Steuerungseinrichtung 5 in der
zweiten Betriebsarteinstellung befindet, wird sowohl für das
Schreiben als auch für das Lesen das Datastrobe-Signal ver
wendet. Diese Betriebsarteinstellung wird daher als bidirek
tionaler Datastrobe-Modus bezeichnet. Über das Steuerungs
signal CTRL ist die Steuerungseinrichtung 5 zwischen unidi
rektionelem und bidirektionelem Datastrobe-Modus umschaltbar.
Zur Umschaltung zwischen beiden Modi bzw. Betriebsarteinstel
lungen sind die in den Fig. 1 und 2 gezeigten alternativen
Realisierungsmöglichkeiten gegeben. Die Darstellung in Fig.
1 wendet die sogenannte Bondoption an. Hierzu ist ein An
schlußpad 7 vorgesehen, das mit der Steuerungseinrichtung 5
verbunden ist. Am Pad 7 wird das Steuerungssignal CTRL be
reitgestellt. Zur Einstellung einer der Betriebsarten z. B.
des bidirektionalen Datastrobe-Modus, wird das Pad 7 mit ei
nem der Versorgungspotentiale, hier dem Versorgungspotential
VDD, beaufschlagt. Hierzu wird das Pad 7 über einen Bonddraht
13 mit einem Finger 15 des Leadframe verbunden, der das Po
tential VDD führt. Der Finger 15 des Leadframe ist außerdem
über einen Bonddraht 17 mit dem Pad 8 verbunden, welches das
Versorgungspotential VDD den übrigen Funktionseinheiten des
Halbleiterspeichers zuführt. Zweckmäßigerweise weist der Fin
ger 15 chipseitig einen Abzweig 15a auf, an welchen der Bond
draht 13 angeschlossen ist. Der Leadframe umfaßt bekanntlich
eine Vielzahl von Fingern, von denen die Finger 14, 15, 16
dargestellt sind. Diese sind jeweils an einem Ende an ein Pad
auf dem integrierten Schaltkreis gebondet. Das andere Ende
wird aus dem Gehäuse geführt und dient beispielsweise als An
schlußstift, an den ein Versorgungspotential bzw. ein Signal
anzulegen ist. In der dargestellten Ausführung weist das
Steuerungssignal CTRL das Potential VDD auf, welches in der
Steuerungseinrichtung 5 als Befehl zur Einstellung des bidi
rektionalen Datastrobe-Modus interpretiert wird. Um anstelle
dessen den unidirektionalen Datastrobe-Modus einzustellen,
ist - nicht dargestellt - das Pad 7 unverbunden. Das Steuer
signal CTRL weist dann für den unidirektionalen Datastrobe-
Modus das Potential VSS auf, welches durch einen Pull-down-
Widerstand in der Einrichtung 5 bewirkt wird.
In Fig. 3 ist die Eingangsstufe der Steuerungseinrichtung 5
dargestellt. Diese umfaßt einen Inverter 20, der eingangssei
tig mit dem Pad 7 verbunden ist. Ausgangsseitig führt der In
verter ein Signal CTRL', welches in der Einrichtung 5 weiter
verarbeitet wird. Während eine der Betriebsarteinstellung,
z. B. bidirektionaler Datastrobe-Modus, mittels einer Bondver
bindung des Pads 7 an einen Leadfinger für ein Versorgungspo
tential festgelegt wird, bleibt zur Einstellung der anderen
Betriebsart, z. B. unidirektionaler Datastrobe-Modus, das Pad 7
unverbunden. Der Pull down-Widerstand 21 zieht das Potenti
al der Leitung 22 auf Massepotential VSS. Wenn alternativ das
Pad 7 für die Verbindung an einen Leadfinger für das Versor
gungspotential VSS vorgesehen ist, dann ist ein Pull up-
Widerstand zwischen den Eingang des Inverters 20 und das po
sitive Versorgungspotential VDD geschaltet. Der bidirektiona
le Datastrobe-Modus wird in diesem Fall durch ein Steuersi
gnal CTRL mit dem Pegel des Versorgungspotentials VSS be
wirkt, wenn das Pad 7 mit dem dieses Potential VSS führenden
Leadfinger verbunden ist, der unidirektionale Datastrobe-
Modus durch ein Steuersignal mit dem Pegel des Versorgungspo
tentials VDD, wenn das Pad 7 unverbunden ist.
Anstelle der Bondoption ist die Betriebsarteinstellung der
Steuerungseinrichtung 5 mittels eines Mode-Registers 30
zweckmäßig. Das Mode-Register 30 weist eine Vielzahl von
Speicherzellen auf, deren gespeicherte Zustände Betriebspara
meter des Halbleiterspeicher vorgeben. Eine Speicherzelle 31
enthält einen der beiden Zustände des Steuersignals CTRL und
ist ausgangsseitig mit der Steuerungseinrichtung 5 verbunden.
Das Mode-Register 30 wird üblicherweise während eines Initia
lisierungsvorgangs mit Daten MI vorbesetzt. Vorzugsweise
läuft der Initialisierungsvorgang im Anschluß an das Anlegen
der Versorgungsspannung während der sogenannten Power up-
Phase ab. Bei Beginn des Normalbetriebs liegt dann bereits
die gewünschte Betriebsarteinstellung vor. Die Initialisie
rungsdaten MI für das Mode-Register 30 werden dem Halbleiter
speicher extern zugeführt und beispielsweise von einem Micro
controller erzeugt, der das Anwendungssystem, in welchem sich
der Halbleiterspeicher befindet, steuert.
Unabhängig von der gewünschten Betriebsart (uni- oder bidi
rektionaler Datastrobe-Modus) werden gleiche Schaltungsde
signs verwendet. Die Betriebsarteinstellung erfolgt erst beim
Banden nach der Siliziumherstellung bei der Backend-
Verarbeitung oder alternativ wird die gewünschte Betriebsart
im Zielsystem selbst während der Initialisierungsphase einge
stellt.