DE10146149B4 - Schaltungsanordnung zum Empfang eines Datensignals - Google Patents

Schaltungsanordnung zum Empfang eines Datensignals Download PDF

Info

Publication number
DE10146149B4
DE10146149B4 DE10146149A DE10146149A DE10146149B4 DE 10146149 B4 DE10146149 B4 DE 10146149B4 DE 10146149 A DE10146149 A DE 10146149A DE 10146149 A DE10146149 A DE 10146149A DE 10146149 B4 DE10146149 B4 DE 10146149B4
Authority
DE
Germany
Prior art keywords
signal
circuit arrangement
clock
connection
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10146149A
Other languages
English (en)
Other versions
DE10146149A1 (de
Inventor
Reidar Dr.-Ing. Stief
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10146149A priority Critical patent/DE10146149B4/de
Priority to US10/247,577 priority patent/US7327766B2/en
Publication of DE10146149A1 publication Critical patent/DE10146149A1/de
Application granted granted Critical
Publication of DE10146149B4 publication Critical patent/DE10146149B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/107—Serial-parallel conversion of data or prefetch

Landscapes

  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

Schaltungsanordnung zum Empfang eines Datensignals (DQ), umfassend:
– einen ersten Anschluß (11) zum Empfang des Datensignals (DQ)
– einen zweiten Anschluß (12) zum Empfang eines ersten Taktsignals (DQS);
– einen Eingangspuffer (13), der dem ersten Anschluß (11) nachgeschaltet ist;
– ein taktsteuerbares Speicherelement (17), das dem Eingangspuffer (13) nachgeschaltet ist;
– einen dem Speicherelement (17) nachgeschalteten Ausgangsanschluß (22), an dem das empfangene Datensignal (DRWDL) anliegt;
– einen ersten Multiplexer (14), über den wahlweise in einer ersten Einstellung das erste Taktsignal (DQS) und in einer zweiten Einstellung ein zweites Taktsignal (CLK) dem Eingangspuffer (13) zur Taktsteuerung zuführbar ist;
– einen schaltbaren Signalpfad (23), durch den das Speicherelement (17) überbrückt wird, wenn der erste Multiplexer (14) die zweite Einstellung aufweist, wobei der Ausgangsanschluß (22) an den Ausgang des Signalpfads (23) gekoppelt ist.

Description

  • Die Erfindung betrifft eine Schaltungsanordnung zum Empfang eines Datensignals, die einen ersten Anschluß zum Empfang des Datensignals sowie einen zweiten Anschluß zum Empfang eines ersten Taktsignals sowie einen Eingangspuffer, der dem ersten Anschluß nachgeschaltet ist, umfaßt.
  • Bei integrierten Halbleiterschaltungen, die taktsynchron arbeiten, sind Datensignale synchron zum Empfangstakt zu empfangen. Bei taktsynchron betriebenen Halbleiterspeichern, sogenannten SDRAM (Synchronous Dynamic Random Access Memories), insbesondere solchen, die nach dem Double Data Rate-Prinzip (DDR) arbeiten, ist gemäß einer Standardisierung nach JEDEC ein Datensignal DQS vorgesehen, zu dem taktsynchron die Datensignale am Eingangspuffer des Halbleiterspeichers bewertet werden. Das Datensignal ist während der steigenden und der fallenden Flanke des DQS-Signals gültig. Um dem Chip während des Normalbetriebs genügend Zeit zur Auswertung des DQS-Signals und damit zum Aufnehmen und Weiterverarbeiten, insbesondere zum Zwischenspeichern oder Latchen der Daten zu geben, ist eine Zeitspanne tDQSS vorgesehen worden. Wenn dem DDR SDRAM ein Schreibbefehl zum Empfangen von in den Speicherzellen abzuspeichernden Daten mitgeteilt wird, muß die Zeit tDQSS verstreichen, bis schließlich die Daten gültig an die Eingangsanschlüsse des Halbleiterspeichers angelegt werden dürfen.
  • In 3 ist ein Zeitdiagramm für ein DDR SDRAM herkömmlicher Art gezeigt. Ergänzend wird auf die Literaturstelle Design Line der Firma Micron Technology Incorporated, Band 8, Ausgabe 3, drittes Quartal 1999, mit dem Titel "DDR SDRAM Functionality and Controller Read Data Capture" verwiesen. Die Betriebsabläufe im Halbleiterspeicher werden in Abhängigkeit vom Taktsignal CLK gesteuert. Ein Lesebefehl 33 des Befehlssignals CMD wird zu einer steigenden Flanke 30 des Betriebstakts CLK ausgewertet. Das oben beschriebene DQS-Signal weist die erste steigende Flanke zu einer um einen Betriebs-takt verzögerten Flanke 31 auf. Erst jetzt können Datenwerte DQ zur steigenden und fallenden Flanke des DQS-Signals eingelesen werden. Die Datenwerte werden schaltungsintern zu einer größeren Wortbreite zusammengesetzt und an eine Datenleitung, die an sekundäre, das Speicherzellenfeld versorgende Leseverstärker angeschlossen ist, weitergeleitet. Diese Daten DRWDL liegen schließlich um eine weitere Taktperiode des Betriebstakts CLK verzögert zur nächsten steigenden Flanke 32 gültig am sekundären Leseverstärker eingangs des Speicherzellenfelds vor. Dieser Betriebsablauf ist aufgrund der standardgemäßen Vorgabe von DDR SDRAMs einzuhalten. Zwischen dem Senden eines Schreibbefehls 33 des Befehlssignals CMD und dem Anlegen des ersten Datenwerts 34 verstreicht also die Verzögerungszeit tDQSS von mindestens einer Taktperiode; mindestens zwei Taktperioden 35 verstreichen, bis ein Datenwort 36 über das Signal DRWDL an das Speicherzellenfeld angelegt werden kann.
  • Insbesondere im Testbetrieb des Halbleiterspeichers ist es erforderlich, daß das gesamte Speicherzellenfeld sequentiell mit Daten beschrieben werden muß. Der Halbleiterspeicher wird dabei herkömmlicherweise unter verschiedenen Betriebsbedingungen getestet. Hierzu werden vorgegebene Datenwerte in sämtliche Speicherzellen des Speicherzellenfelds eingeschrieben und anschließend wieder ausgelesen, um mit den vorgegebenen Datenwerten verglichen zu werden. Ein Fehler wird festgestellt, wenn der ausgelesene vom eingeschriebenen Datenwert abweicht. Da beim Beschreiben von größeren Teilen oder des gesamten Speicherzellenfelds die standardgemäß vorgegebene Verzögerungszeit tDQSS sehr oft wiederholt abzuwarten ist, entsteht eine beträchtliche Betriebsverzögerung.
  • In der DE 198 39 105 A1 ist ein Halbleiterspeicher beschrieben, der eine Schaltungsanordnung zum Empfang eines Datensignals aufweist. Es ist ein erster Anschluß vorgesehen, um das Datensignal zu empfangen, sowie ein zweiter Anschluß, um ein Taktsignal zu empfangen. Ein Data Strobe-Signal wird chipintern in einer Steuerungseinrichtung aus dem zugeführten Systemtakt erzeugt. Datenwerte des Datensignals stehen taktsynchron mit dem Data Strobe-Signal zur Verfügung.
    •
  • Eine Aufgabe der Erfindung besteht darin, eine Schaltungsanordnung anzugeben, bei der einerseits standardgemäß vorgegebene Spezifikationen beim Einlesen von Datenwerten eingehalten werden, aber andererseits umschaltbar ein beschleunigtes Einlesen von Datenwerten ermöglicht wird. Eine spezielle Aufgabe der Erfindung besteht darin, insbesondere für Halbleiterspeicher des Typs DDR SDRAMs, eine Möglichkeit zur Beschleunigung des Einlesens anzugeben, die für den Testfall geeignet ist.
  • Gemäß der Erfindung werden die genannten Aufgaben gelöst durch eine Schaltungsanordnung zum Empfang eines Datensignals, umfassend:
    • – einen ersten Anschluß zum Empfang des Datensignals;
    • – einen zweiten Anschluß zum Empfang eines ersten Taktsignals;
    • – einen Eingangspuffer, der dem ersten Anschluß nachgeschaltet ist;
    • – ein taktsteuerbares Speicherelement, das dem Eingangspuffer nachgeschaltet ist;
    • – einen dem Speicherelement nachgeschalteten Ausgangsanschluß, an dem das empfangene Datensignal anliegt;
    • – einen ersten Multiplexer, über den wahlweise in einer ersten Einstellung das erste Taktsignal und in einer zweiten Einstellung ein zweites Taktsignal dem Eingangspuffer zur Taktsteuerung zuführbar ist;
    • – einen schaltbaren Signalpfad, durch den das Speicherelement überbrückt wird, wenn der erste Multiplexer die zweite Einstellung aufweist, wobei der Ausgangsanschluß an den Ausgang des Signalpfads gekoppelt ist.
  • Bei der Schaltungsanordnung gemäß der Erfindung wird in einem durch das Steuersignal einstellbaren Betriebszustand, beispielsweise den Testbetrieb, das Abwarten der Verzögerungszeit tDQSS abgeschaltet. Statt dessen wird ein bereitgestellter Datenwert parallel mit dem Anliegen des Schreibbefehls bei der gleichen Flanke des Betriebstaktsignals eingelesen. Allenfalls erforderlich ist, daß der Betriebstakt nicht zu hoch gewählt wird, damit die synchrone Betriebsweise eingehalten werden kann.
  • So wird der eingangsseitige Datenpuffer, der im Normalbetrieb vom DQS-Signal taktweise gesteuert wird, im erfindungsgemäßen Testbetrieb direkt vom Betriebstakt CLK gesteuert. Da der Betriebstakt CLK kontinuierlich, dauerhaft vorliegt, kann ein angelegter Datenwert DQ sofort mit der nächsten steigenden Flanke des Betriebstakts CLK erfaßt werden. Darüber hinaus wird ein zusätzlich vorgesehener Datenspeicher, der im Normalbetrieb von einem eigenen Steuersignal freigeschaltet wird, im erfindungsgemäßen Testbetrieb überbrückt. Hierzu sind eingangs- und ausgangsseitig am Datenspeicher angeordnete Demultiplexer bzw. Multiplexer vorgesehen. Sämtliche Umschalter oder Multiplexer/Demultiplexer werden gemeinsam vom Steuersignal, das den Testbetrieb einstellt, angesteuert. Der Ausgang der Schaltungsanordnung ist gegebenenfalls unter Zwischenschaltung zusätzlicher Logik, die Datenwerte reorganisiert, an die verschiedenen Segmente des Speicherzellenfelds gekoppelt.
  • Durch den zusätzlichen, relativ geringen Schaltungsaufwand wird einerseits ein standardgemäßes Betriebsverhalten und das Einhalten von standardgemäßen Spezifikationen gewährleistet. Andererseits kann der Testbetrieb, welcher nur dem Hersteller des Halbleiterspeichers, nicht aber dem Anwender zugänglich ist, bezüglich des Einlesens von Datenwerten wesentlich beschleunigt werden.
    •
  • Nachfolgend wird die Erfindung anhand der in der Zeichnung dargestellten Figuren näher erläutert. Es zeigen:
  • 1 ein Blockschaltbild einer Schaltungsanordnung gemäß der Erfindung;
  • 2 ein Signaldiagramm von in der Schaltungsanordnung der 1 vorkommenden Signalen während des Testbetriebs; und
  • 3 ein Signaldiagramm von in der 1 vorkommenden Signalen während des Normalbetriebs, wie bereits eingangs erläutert.
  • Die Schaltung in 1 zeigt einen Anschluß 11 zur Zuführung von Datensignalen. Beispielsweise ist der Anschluß 11 eine metallisierte Anschlußfläche an der Oberfläche des Halbleiterchips, ein sogenanntes Pad. Der Anschluß 12 ist das Anschlußpad für das DQS(Data Strobe)-Signal. Ein über das DQ-Pad 11 eingegebenes Datenbit wird in einer Eingangspufferschaltung oder einem DQ-Receiver 13 zwischengespeichert. Der Taktanschluß des DQ-Receivers 13 wird von dem über das DQS-Pad 12 eingegebenen DQS-Signal angesteuert. Zum Empfang des DQS-Signals ist dem DQS-Pad 12 ein DQS-Receiver 15 nachgeschaltet. Ein Speicherelement 17 ist dem DQ-Receiver 13 nachgeschaltet und dient zur weiteren Zwischenspeicherung des empfangenen Datensignals. Das Daten-Latch 17 wird von einem Steuersignal WCTRL (3) freigeschaltet. Schließlich sorgt eine Logikschaltung 18 für die Aufteilung der empfangenen Datenwerte auf verschiedene Chipsegmente. Der Ausgangsanschluß 22 schließlich führt zum Speicherzellenfeld und wird dort beispielsweise an die sekundären Leseverstärker angelegt. Die sekundären Leseverstärker sind über Sammelleitungen mit primären Leseverstärkern verbunden, die ihrerseits wieder die Bitleitungen treiben, an denen die Speicherzellen angeschlossen sind. Eine Steuerungseinrichtung 10, beispielsweise ein chipexterner Speichercontroller, stellt den Betriebstakt CLK bereit, liefert mehrere Datensignalleitungen umfassende Betriebsbefehle CMD, beispielsweise Schreiben oder Lesen oder Refresh oder einen Befehl zum Umschalten in den Testmodus, und liefert schließlich das DQS-Signal, welches am DQS-Pad 12 eingegeben wird. Insoweit entspricht die beschriebene Schaltung der
  • 1 einer herkömmlichen, in einem DDR SDRAM angeordneten Eingangsschaltung für Datensignale.
  • Gemäß der Erfindung ist ein Multiplexer 14 vorgesehen sowie ein Demultiplexer 19 sowie ein weiterer Multiplexer 20 in geeigneter Einbindung in den Signalpfad und mit entsprechender Ansteuerung durch ein oder mehrere Testmodesignale TM. Der erste Multiplexer 14 ist eingangsseitig einerseits mit dem DQS-Receiver 15 verbunden sowie andererseits mit einem Anschluß 16, an dem der Betriebstakt CLK eingespeist wird. Ausgangsseitig steuert der Multiplexer 14 den Takteingang des DQ-Receivers 13 an. Der Demultiplexer 19 ist eingangsseitig mit dem Ausgang des DQ-Receivers 13 verbunden. Ausgangsseitig ist der Demultiplexer 19 mit dem Daten-Latch 17 verbunden. Der Multiplexer 20 ist eingangsseitig einerseits mit dem Ausgang des Daten-Latches 17 verbunden. Andererseits ist der Multiplexer 20 eingangsseitig mit dem anderen Ausgang des Demultiplexers 19 verbunden. Schließlich steuert der Multiplexer 20 ausgangsseitig die Logikeinrichtung 18 an. Sämtliche Steueranschlüsse der Multiplexer/Demultiplexer 14, 19, 20 werden von dem den Testmode angebenden Steuersignal TM am Anschluß 21 angesteuert. Es versteht sich, daß auch verschiedene Steuersignale verwendet werden können.
  • Zur Ansteuerung der Multiplexer/Demultiplexer 14, 19, 20 ist es alternativ möglich, jeweils verschiedene Steuersignale zu verwenden. So können die Multiplexer/Demultiplexer durch verschiedene Testmode-Steuersignale geschaltet werden. Zumindest ist die Bedingung einzuhalten, daß während der Abarbeitung eines Schreibkommandos der Multiplexer 14 sich in derjenigen Einstellung befindet, bei der der Takt am Anschluß 16 an den D2-Receiver angelegt wird und der Bypass 23 aktiviert ist.
  • Im in 2 dargestellten Testbetrieb, dann, wenn das Steuersignal TM aktiv ist, wird beispielsweise ein Schreibbefehl 27 über das Befehlssteuersignal CMD eingegeben und zur steigenden Flanke 25 des Taktsignals CLK bewertet. Gleichzeitig kann ein Datenbit 26 des Datensignals DQ angelegt werden, da der DQ-Receiver 13 über den Multiplexer 14 und den Anschluß 16 mit dem Taktsignal CLK gesteuert wird. Das Ausgangssignal des DQ-Receivers 13 wird unter Umgehung des Daten-Latches 17 über den Signalpfad 23, der den Ausgang des Demultiplexers 19 mit dem einen Eingang des Multiplexers 20 verbindet, direkt an den Eingang der Logikeinrichtung 19 und die Datenleitung 22 weitergeleitet. Bereits zur steigenden Flanke 25 des Taktsignals CLK liegt ein gültiger Datenwert des am Anschluß 22 anliegenden Datensignals DRWDL vor. Gegenüber dem in 3 für den Normalbetrieb dargestellten Signalablauf wird die zwei Taktperioden des Betriebstakts CLK umfassende Verzögerung 35 gespart. Vielmehr liegt bei der Erfindung ein am DQ-Pad 11 eingegebener Datenwert taktsynchron mit der ersten steigenden Flanke des Betriebstakts CLK am Anschluß 22 vor. Am Eingang des Halbleiterspeichers kann daher das Datensignal DQ bereits mit dem Anlegen eines Schreibbefehls 27 gültig bereitgestellt werden.
  • Die Multiplexer und Demultiplexer 14, 19, 20 können mit Transfer-Gates realisiert werden, die vom Steuersignal TM entsprechend angesteuert werden.
  • Bei einem Schreibzugriff während des Testbetriebs können also bis zu zwei Takte gespart werden. Für einen Halbleiterspeicher mit einer Speicherkapazität von 128 Mbit kann unter bestimmten Zugriffsarten für das vollständige Beschreiben des Speicherzellenfeldes eine Ersparnis bis zu 300 ms erreicht werden. Da solche Schreibvorgänge für das komplette Speicherzellenfeld innerhalb eines individuellen Tests oder im gesamten Testablauf relativ oft wiederholt werden, führt die Erfindung zu einer signifikanten Ersparnis an Testzeit.
    • 10
    Steuerschaltung
    11
    Anschluß für ein Datensignal, DQ-Pad
    12
    Anschluß für ein Taktsignal, DQS-Pad
    13
    Eingangspuffer, DQ-Receiver
    14
    Multiplexer
    15
    DQ-Receiver
    16
    Eingangsanschluß
    17
    Speicherelement, Daten-Latch
    18
    Logikeinrichtung
    19
    Demultiplexer
    20
    Multiplexer
    21
    Steuersignalanschluß
    22
    Ausgangsanschluß
    24
    Speicherzellenfeld
    241
    Speicherzelle
    25
    Flanke
    27
    Schreibbefehl
    26
    Datenwert
    30, 31, 32
    Flanke
    33
    Schreibbefehl
    37
    Flanke
    34
    Datenwert
    36
    Datenwert
    35
    Zeitverzögerung
    CLK
    Taktsignal
    CMD
    Befehlssignal
    DQ
    Datensignal
    DRWDL
    Datensignal
    DQS
    Steuersignal, Data-Strobe-Signal
    tDQSS
    Zeitverzögerung

Claims (7)

  1. Schaltungsanordnung zum Empfang eines Datensignals (DQ), umfassend: – einen ersten Anschluß (11) zum Empfang des Datensignals (DQ) – einen zweiten Anschluß (12) zum Empfang eines ersten Taktsignals (DQS); – einen Eingangspuffer (13), der dem ersten Anschluß (11) nachgeschaltet ist; – ein taktsteuerbares Speicherelement (17), das dem Eingangspuffer (13) nachgeschaltet ist; – einen dem Speicherelement (17) nachgeschalteten Ausgangsanschluß (22), an dem das empfangene Datensignal (DRWDL) anliegt; – einen ersten Multiplexer (14), über den wahlweise in einer ersten Einstellung das erste Taktsignal (DQS) und in einer zweiten Einstellung ein zweites Taktsignal (CLK) dem Eingangspuffer (13) zur Taktsteuerung zuführbar ist; – einen schaltbaren Signalpfad (23), durch den das Speicherelement (17) überbrückt wird, wenn der erste Multiplexer (14) die zweite Einstellung aufweist, wobei der Ausgangsanschluß (22) an den Ausgang des Signalpfads (23) gekoppelt ist.
  2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Datensignalpfad (23) einen Demultiplexer (19) umfaßt, der eingangsseitig mit einem Ausgang des Eingangspuffers (13) und ausgangsseitig mit dem Speicherelement (17) gekoppelt ist, und einen weiteren Multiplexer (20) umfaßt, der eingangsseitig einerseits mit dem Speicherelement (17) und andererseits mit einem Ausgang des Demultiplexers (19) gekoppelt ist.
  3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der erste und der weitere Multiplexer (14, 20) sowie der Demultiplexer (19) jeweils vom gleichen Steuersignal (TM) steuerbar sind.
  4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das zweite Taktsignal (CLK) über einen weiteren Eingangsanschluß (16) bereitbestellt wird.
  5. Schaltungsanordnung nach Anspruch 4, gekennzeichnet durch Schaltungsmittel (10), durch die eine steigende Flanke (37) des ersten Taktsignals (DQS) mindestens um eine Taktperiode des zweiten Taktsignals (CLK) verzögert nach einer steigenden Flanke (30) des zweiten Taktsignals (CLK) erzeugt wird, wenn während der steigenden Flanke (30) des zweiten Taktsignals (CLK) ein Lesebefehl (33, CMD) erzeugt wird.
  6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß ein Speicherzellenfeld (24) mit Speicherzellen (241) zum Speichern von Datenwerten vorgesehen ist und daß der Ausgangsanschluß (22) mit dem Speicherzellenfeld (24) gekoppelt ist, um Datenwerte zu empfangen.
  7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Schaltungsanordnung eine Normalbetriebsart und eine Testbetriebsart aufweist, daß während der Testbetriebsart ein Funktionstest durchführbar ist, und daß das Steuersignal (TM) zum Einstellen der Testbetriebsart dient.
DE10146149A 2001-09-19 2001-09-19 Schaltungsanordnung zum Empfang eines Datensignals Expired - Fee Related DE10146149B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10146149A DE10146149B4 (de) 2001-09-19 2001-09-19 Schaltungsanordnung zum Empfang eines Datensignals
US10/247,577 US7327766B2 (en) 2001-09-19 2002-09-19 Circuit configuration for receiving a data signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10146149A DE10146149B4 (de) 2001-09-19 2001-09-19 Schaltungsanordnung zum Empfang eines Datensignals

Publications (2)

Publication Number Publication Date
DE10146149A1 DE10146149A1 (de) 2003-04-24
DE10146149B4 true DE10146149B4 (de) 2004-04-29

Family

ID=7699536

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10146149A Expired - Fee Related DE10146149B4 (de) 2001-09-19 2001-09-19 Schaltungsanordnung zum Empfang eines Datensignals

Country Status (2)

Country Link
US (1) US7327766B2 (de)
DE (1) DE10146149B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10338030B3 (de) * 2003-08-19 2005-04-28 Infineon Technologies Ag Integrierte Schaltung zum Testen von Schaltungskomponenten eines Halbleiterchips
DE102022104242A1 (de) 2022-02-23 2023-08-24 Infineon Technologies Ag Speichervorrichtung und Verfahren zum Betreiben einer Speichervorrichtung

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10344959A1 (de) * 2003-09-27 2005-04-28 Infineon Technologies Ag Synchrone RAM-Speicherschaltung
KR100521049B1 (ko) 2003-12-30 2005-10-11 주식회사 하이닉스반도체 더블 데이터 레이트 싱크로너스 디램의 쓰기 회로
US7725791B2 (en) 2006-10-20 2010-05-25 Texas Instruments Incorporated Single lead alternating TDI/TMS DDR JTAG input
WO2008063199A1 (en) 2006-11-20 2008-05-29 Rambus Inc. Memory systems and methods for dynamically phase adjusting a write strobe and data to account for receive-clock drift
JP2010003388A (ja) * 2008-06-23 2010-01-07 Elpida Memory Inc 半導体記憶装置およびそのテスト方法
KR101097447B1 (ko) 2010-05-31 2011-12-23 주식회사 하이닉스반도체 데이터 전송 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19839105A1 (de) * 1998-08-27 2000-03-02 Siemens Ag Integrierter Halbleiterspeicher mit Steuerungseinrichtung zum taktsynchronen Schreiben und Lesen

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6128700A (en) * 1995-05-17 2000-10-03 Monolithic System Technology, Inc. System utilizing a DRAM array as a next level cache memory and method for operating same
US6742098B1 (en) * 2000-10-03 2004-05-25 Intel Corporation Dual-port buffer-to-memory interface
JP2000076853A (ja) * 1998-06-17 2000-03-14 Mitsubishi Electric Corp 同期型半導体記憶装置
KR100306965B1 (ko) * 1998-08-07 2001-11-30 윤종용 동기형반도체메모리장치의데이터전송회로
US6442645B1 (en) * 1998-12-04 2002-08-27 Intel Corporation Pre-decode conditional command generation for reduced SDRAM cycle latency
US6453381B1 (en) * 1999-12-02 2002-09-17 Etron Technology, Inc. DDR DRAM data coherence scheme
US6529993B1 (en) * 2000-10-12 2003-03-04 International Business Machines Corp. Data and data strobe circuits and operating protocol for double data rate memories
US7061941B1 (en) * 2000-11-28 2006-06-13 Winbond Electronics Corporation America Data input and output circuits for multi-data rate operation
US7002378B2 (en) * 2000-12-29 2006-02-21 Intel Corporation Valid data strobe detection technique
DE10106817C1 (de) * 2001-02-14 2002-08-08 Infineon Technologies Ag Speicheranordnung
US6788593B2 (en) * 2001-02-28 2004-09-07 Rambus, Inc. Asynchronous, high-bandwidth memory component using calibrated timing elements

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19839105A1 (de) * 1998-08-27 2000-03-02 Siemens Ag Integrierter Halbleiterspeicher mit Steuerungseinrichtung zum taktsynchronen Schreiben und Lesen

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10338030B3 (de) * 2003-08-19 2005-04-28 Infineon Technologies Ag Integrierte Schaltung zum Testen von Schaltungskomponenten eines Halbleiterchips
DE102022104242A1 (de) 2022-02-23 2023-08-24 Infineon Technologies Ag Speichervorrichtung und Verfahren zum Betreiben einer Speichervorrichtung

Also Published As

Publication number Publication date
US7327766B2 (en) 2008-02-05
US20030053471A1 (en) 2003-03-20
DE10146149A1 (de) 2003-04-24

Similar Documents

Publication Publication Date Title
DE19807298C2 (de) Synchrone Halbleiterspeichereinrichtung
DE60034788T2 (de) Verfahren und schaltung zur zeitlichen anpassung der steuersignale in einem speicherbaustein
DE10354535B4 (de) Chipintegrierte Abschlussschaltung, zugehörige Speicheranordnung und zugehöriges Abschlussverfahren
DE4140846C2 (de) Halbleiterspeichereinrichtung und Betriebsverfahren
DE102007038615B4 (de) Speicher mit Speicherbänken und Modusregistern, sowie Verfahren zum Betreiben eines solchen Speichers
DE10223178B4 (de) Schaltungsanordnung mit einer Ablaufsteuerung, integrierter Speicher sowie Testanordnung mit einer derartigen Schaltungsanordnung
DE10307912B4 (de) Speichersteuerschaltung, Halbleiterspeicherschaltung und Halbleiterspeichersystem und zugehörige Speichersteuer- und Datenschreibverfahren
DE19526411A1 (de) Programmierbarer dynamischer Direktzugriffsspeicher (DRAM)
DE19549532B4 (de) Synchrone Halbleiterspeichervorrichtung mit Selbstvorladefunktion
DE19960005A1 (de) Speichermodulsystem und Halbleiterspeicherbauelement mit Dateneingabe- und/oder Datenausgabesteuerung
DE19860650A1 (de) Chip-Satz-Speichersteuervorrichtung mit Datenausblend-Maskenfunktion
DE19954564B4 (de) Steuerungsschaltung für die CAS-Verzögerung
DE69823753T2 (de) Synchrone Halbleiter-Speichervorrichtung
DE102004026808B4 (de) Abwärtskompatibler Speicherbaustein
DE102006052338A1 (de) Schreibzugriff und nachfolgender Lesezugriff auf einen Speicherbaustein
DE10146149B4 (de) Schaltungsanordnung zum Empfang eines Datensignals
DE10102626B4 (de) Halbleiterspeicherbauelement, Puffer und zugehörige Signalübertragungsschaltung
DE102006046140A1 (de) Vorrichtung und Verfahren zum dynamischen Steuern eines Datentransfers in einer Speichervorrichtung
DE10208716A1 (de) Steuerschaltung für ein S-DRAM
DE10217359A1 (de) Halbleiterspeichervorrichtung, die sowohl für eine CAS-Latenzzeit von eins als auch für eine CAS-Latenzzeit von mehr als eins betreibbar ist
DE10029887A1 (de) Synchrone Halbleiterspeichervorrichtung
DE10338980B4 (de) Rücksetzsignalgenerator, Halbleiterspeicherbaustein und Rücksetzverfahren
DE10347467A1 (de) Frequenzmultiplizierer und zugehöriges Multiplizierverfahren sowie Datenausgabepuffer und Halbleiterbaustein
DE19909671B4 (de) Halbleiterspeicherbauelement
DE102005053294B4 (de) Schaltungsanordnung zur zeitlichen Verzögerung von Lesedaten, Halbleiterspeicherschaltung und Verfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee