DE19832993C1

DE19832993C1 - Resistive ferroelektrische Speicherzelle

Info

Publication number: DE19832993C1
Application number: DE19832993A
Authority: DE
Inventors: Oskar Kowarik; Kurt Hoffmann
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1998-07-22
Filing date: 1998-07-22
Publication date: 1999-11-04
Anticipated expiration: 2018-07-23
Also published as: DE59903566D1; EP1103050A1; WO2000005722A1; CN1310845A; TW428171B; KR20010034943A; EP1103050B1; US20010038109A1; US6627935B2; JP2002521781A; KR100588388B1; CN1161787C

Abstract

Die vorliegende Erfindung betrifft eine resistive ferroelektrische Speicherzelle aus einem Auswahltransistor und einem Speicherkondensator, dessen eine Elektrode (PL) auf einer festen Zellplattenspannung liegt und dessen andere Elektrode (SN) mit einer einen ersten Leitungstyp aufweisenden ersten Zone (1) des Auswahltransistors verbunden ist, wobei der Auswahltransistor und der Speicherkondensator in einem Halbleitersubstrat eines zweiten, zum ersten Leitungstyp entgegengesetzten Leitungstyps vorgesehen sind. Diese Speicherzelle zeichnet sich dadurch aus, daß zwischen der anderen Elektrode (SN) des Speicherkondensators und der festen Zellplattenspannung ein Widerstand (FOX; FOX, 10; 11) vorgesehen ist, dessen Widerstandswert R2 derart bemessen ist, daß DOLLAR A R3 << R2 << R1 DOLLAR A gilt, mit: DOLLAR A R1 = Sperrwiderstandswert des pn-Überganges zwischen der ersten Zone (1) des Auswahltransistors und dem Halbleitersubstrat und DOLLAR A R3 = Widerstandswert zwischen der ersten Zone (1) und einer den ersten Leitungstyp aufweisenden zweiten Zone des Auswahltransistors im eingeschalteten Zustand.

Description

Die vorliegende Erfindung betrifft eine resistive ferroelek trische Speicherzelle aus einem Auswahltransistor und einem ein Dielektrikum aus ferroelektrischem Material aufweisenden Speicherkondensator, dessen eine Elektrode auf einer festen Zellplattenspannung liegt und dessen andere Elektrode mit ei ner einen ersten Leitungstyp aufweisenden ersten Zone des Auswahltransistors verbunden ist, wobei der Auswahltransistor und der Speicherkondensator in einem Halbleitersubstrat eines zweiten, zum ersten Leitungstyp entgegengesetzten Leitungstyp vorgesehen sind und die erste sowie eine zweite, den ersten Leitungstyp aufweisende Zone des Auswahltransistors die Sour ce- und Drainzonen eines MOS-Transistors sind.

Eine derartige Speicherzelle ist beispielsweise aus DE 44 02 216 A1 bekannt.

Ferroelektrische Speicheranordnungen, bei denen die Zellplat tenspannung fest auf die halbe Versorgungsspannung (Vcc/2) der Speicheranordnung gelegt ist, zeichnen sich durch schnel le Speicheroperationen aus. Allerdings tritt bei diesen Spei cheranordnungen das Problem eines möglichen Verlustes der in den Speicherkondensatoren gespeicherten Daten auf: da die Zellknoten an den Speicherkondensatoren floatend sind, solan ge die Auswahltransistoren sperren, und diese Zellknoten pa rasitäre pn-Übergänge zum Halbleitersubstrat bilden, verursa chen zwangsläufig auftretende Leckströme über diese pn-Über gänge ein Absinken der Zellknotenspannung auf Massespannung Vss. Die anderen Knoten der ferroelektrischen Speicherkonden satoren bleiben dabei auf der festen Zellplattenspannung Vcc/2 liegen. Dadurch kann der Inhalt der ferroelektrischen Speicherkondensatoren durch Umprogrammieren zerstört werden.

Um diesen Datenverlust zu vermeiden, wird ähnlich wie bei DRAMs ein Refresh der Speicherzellen vorgenommen, bevor deren Inhalt zerstört ist. Der Refresh erfolgt dadurch, daß die Bitleitungen der Speicheranordnung auf die halbe Versorgungs spannung Vcc/2 vorgeladen werden und die Zellknoten durch Ak tivierung der Wortleitungen ebenfalls auf die halbe Versor gungsspannung Vcc/2 aufgeladen werden, so daß über den Spei cherkondensatoren null Volt abfallen.

Ein solcher Refresh ist aufwendig und erfordert zusätzliche Operationen, die möglichst vermieden werden sollten.

Es ist daher Aufgabe der vorliegenden Erfindung, eine resi stive ferroelektrische Speicherzelle zu schaffen, die so ge staltet ist, daß ein Leckstrom am Zellknoten nicht mehr ein Umprogrammieren der Speicherzelle verursachen kann, so daß auf einen Refresh der Speicherzelle verzichtet werden kann.

Diese Aufgabe wird bei einer resistiven ferroelektrischen Speicherzelle der eingangs genannten Art erfindungsgemäß da durch gelöst, daß zwischen der anderen Elektrode des Spei cherkondensators und der festen Zellplattenspannung ein Wi derstand vorgesehen ist, dessen Widerstandswert R2 derart be messen ist, daß

R3 << R2 << R1

gilt, mit
R1 = Sperrwiderstandswert des pn-Übergangs zwischen der er sten Zone des Auswahltransistors und dem Halbleiter substrat und
R3 = Widerstandswert zwischen der ersten Zone und der zweiten Zone des Auswahltransistors im eingeschalteten Zustand.

Bei der erfindungsgemäßen Speicherzelle wird so eine Wider stands-Verbindung zwischen dem floatenden Zellknoten und dem anderen Knoten des Speicherkondensators hergestellt, so daß der Leckstrom des parasitären pn-Übergangs kompensiert wird und an beiden Elektroden des Speicherkondensators angenähert die Zellplattenspannung (Vcc/2) anliegt. Damit kann keine un gewollte Umprogrammierung des Speicherkondensators mehr er folgen. Es sei noch angemerkt, daß der Widerstandswert des gesperrten, ausgeschalteten Auswahltransistors hier noch par allel anliegen kann. Dieser Widerstandswert ist aber in der Regel sehr klein.

Bei der erfindungsgemäßen Speicherzelle ist wesentlich, daß

a) der Widerstandswert des Widerstandes wesentlich kleiner ist als der Sperrwiderstand des pn-Übergangs und
b) der floatende Zellknoten in einer kürzeren Zeit als der ansonsten erforderlichen Refreshzeit auf die Zellplattenspan nung gezogen wird.

Bei der erfindungsgemäßen resistiven ferroelektrischen Spei cherzelle ist sichergestellt, daß einerseits der Lese- und Schreibvorgang durch den Widerstand nahezu nicht gestört ist und andererseits der Leckstrom des parasitären pn-Übergangs durch den Widerstand kompensiert wird und an beiden Seiten des ferroelektrischen Speicherkondensators annähernd die Zellplattenspannung anliegt. Damit kann keine ungewollte Um programmierung des Speicherkondensators mehr erfolgen.

Die erste Zone des Auswahltransistors ist vorzugsweise die Drainzone, kann gegebenenfalls aber auch die Sourcezone sein.

Eine Weiterbildung der Erfindung besteht darin, daß der Wi derstand als Dickoxid-Transistor zwischen der ersten Zone des Auswahltransistors und einer hochdotierten Zone des ersten Leitungstyps im Halbleitersubstrat vorgesehen ist.

Eine andere Weiterbildung der Erfindung zeichnet sich dadurch aus, daß der Widerstand einen schwach dotierten Bereich des ersten Leitungstyps zwischen der ersten Zone des Auswahltran sistors und einer hochdotierten Zone des ersten Leitungstyps im Halbleitersubstrat vorgesehen ist.

Bei beiden obigen Ausführungsmöglichkeiten für den Widerstand ist vorzugsweise die hochdotierte Zone des ersten Leitungs typs über einen Kontaktstöpsel ("plug") aus beispielsweise dotiertem polykristallinem Silizium oder Aluminium mit der einen Elektrode des Speicherkondensators verbunden.

Es ist in vorteilhafter Weise aber auch möglich, den Wider stand direkt zwischen der einen Elektrode und der anderen Elektrode des Speicherkondensators auszubilden. Der Wider stand kann dabei ein hochohmiger polykristalliner Widerstand sein.

An der erfindungsgemäßen resistiven Speicherzelle ist von be sonderem Vorteil, daß ein unbeabsichtigtes Umprogrammieren ihres Speicherinhaltes durch einen Leckstrom über dem parasi tären pn-Übergang zwischen der ersten Zone und dem diese um gebenden Bereich, also beispielsweise dem Halbleitersubstrat, ausgeschlossen ist. Außerdem ist es ohne weiteres möglich, einen normalen Wortleitungs-Dekoder zu verwenden. Auch wird die Kapazität der Wortleitungen nicht vergrößert. Schließlich kann auch beim Abschalten der Versorgungsspannung keine unbe absichtigte Umprogrammierung des Speicherinhalts der Spei cherzelle erfolgen.

Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein Schaltbild eines Speicherzellenfeldes mit erfindungsgemäßen Speicherzellen,

Fig. 2 eine schematische Darstellung eines ersten Ausführungsbeispiels der Erfindung mit einem Dickoxid-Transistor als Widerstand,

Fig. 3 eine schematische Darstellung eines zweiten Ausführungsbeispiels der Erfindung mit einer Gegendotierung in der Oberfläche des Halblei tersubstrates als Widerstand und

Fig. 4 eine schematische Darstellung eines dritten Ausführungsbeispiels der Erfindung mit einem hochohmigen Widerstand aus polykristallinem Silizium zwischen den Elektronen des Spei cherkondensators.

Fig. 1 zeigt ein Speicherzellenfeld in gefalteter Bitlei tungsarchitektur mit Wortleitungen WL0, WL1, WL2 und WL3 und Kapazitäten C_B aufweisenden Bitleitungen BL0, bBL0, BL1 und bBL1 für Eintransistor-Einkondensator-(1T1C-)Speicherzellen aus Auswahltransistoren T und ferroelektrischen Speicherkon densatoren Cferro.

An den einen Elektroden der Speicherkondensatoren Cferro liegt eine feste Zellplattenspannung, die erfindungsgemäß je weils über einen Widerstand R auch der anderen Elektrode des Speicherkondensators zugeführt ist.

Der Widerstandswert R2 dieses Widerstandes R ist so bemessen, daß

R3 << R2 << R1

gilt, wobei R1 den Sperrwiderstandswert des pn-Überganges des Auswahltransistors und R3 den Widerstandswert zwischen Drain und Source des Auswahltransistors im eingeschalteten Zustand bedeuten.

Die Verbindung der beiden Elektroden des Speicherkondensators erfolgt also über den Widerstand R derart, daß der Wider standswert R2 dieses Widerstandes wesentlich kleiner ist als der Widerstandswert R1 des Sperrwiderstandes des pn-Übergan ges und die floatende Elektrode in einer kürzeren Zeit als der ansonsten erforderlichen Refreshzeit auf die Zellplatten spannung gezogen wird.

Im folgenden werden anhand der Fig. 2 bis 4 einige Gestal tungsmöglichkeiten für den Widerstand erläutert, wobei einan der entsprechende Bauteile jeweils mit den gleichen Bezugs zeichen versehen sind.

Fig. 2 zeigt eine beispielsweise n-leitende Drain-Zone 1 und eine ebenfalls n-leitende Source-Zone 2 in einem beispiels weise aus Silizium bestehenden p-leitenden Halbleitersub strat. Die angegebenen Leitungstypen können, wie auch im fol genden, selbstverständlich umgekehrt sein. Auch ist hier un ter "Halbleitersubstrat" der die Zonen 1, 2 umgebende Bereich zu verstehen, bei dem es sich auch um eine Wanne oder dgl. handeln kann. Ferner sind außer Silizium selbstverständlich andere Halbleitermaterialien verwendbar.

Die Drain-Zone 1 ist über einen Stöpsel ("plug") 4 aus bei spielsweise dotiertem polykristallinem Silizium oder Alumini um in einer Isolierschicht 9 aus beispielsweise Siliziumdi oxid und/oder Siliziumnitrid mit einer Elektrode SN eines ferroelektrischen Speicherkondensators verbunden, dessen an dere Elektrode PL auf einer festen Zellplattenspannung liegt und der ein ferroelektrisches Dielektrikum 5 aufweist. Eine Bitleitung BL ist über einen Kontaktstöpsel 8 aus beispiels weise dotiertem polykristallinem Silizium mit der Source- Zone 2 verbunden, während Wortleitungen WL im Bereich zwi schen der Drain-Zone 1 und der Source-Zone 2 zur Bildung der Gates der Auswahltransistoren und oberhalb eines Feldoxids FOX aus Siliziumdioxid in die Isolierschicht 9 eingebettet sind.

Die Elektrode PL ist über einen Kontaktstöpsel 6 aus bei spielsweise dotiertem polykristallinem Silizium mit einer n⁺- leitenden, hochdotierten Zone 7 im Oberflächenbereich des Halbleitersubstrats verbunden. Dadurch entsteht unterhalb des Feldoxids FOX ein Dickoxid-Transistor, der im Unterschwell strombereich als Widerstand R wirkt und den Widerstandswert R2 hat, welcher in der oben angegebenen Weise zu bemessen ist. Damit ist die Elektrode PL über den Kontaktstöpsel 6 an die Zone 7 angeschlossen, die mit der im abgetrennten Zustand floatenden Elektrode SN über den Dickoxid-Transistor, die Drain-Zone 1 und den Kontaktstöpsel 4 verbunden ist. Die Ein satzspannung des Dickoxid-Transistors wird beispielsweise durch entsprechende Dotierung unter dem Feldoxid FOX so hoch eingestellt, daß für alle auftretenden Wortleitungsspannungen der Widerstandswert R2 des Dickoxid-Transistors die oben an gegebenen Bedingungen erfüllt.

Fig. 3 zeigt ein anderes Ausführungsbeispiel der Erfindung, das sich vom Ausführungsbeispiel der Fig. 2 dadurch unter scheidet, daß der Widerstand R durch einen schwach gegendo tierten n-leitenden Bereich 10 unter dem Feldoxid FOX gebil det ist.

Schließlich ist in Fig. 4 ein Ausführungsbeispiel darge stellt, bei dem der Widerstand R durch eine hochohmige Ver bindung 11 aus beispielsweise polykristallinem Silizium zwi schen der Elektrode PL und der floatenden Elektrode SN reali siert ist.

In allen obigen Ausführungsbeispielen der Fig. 2 bis 4 ist der Widerstandswert R2 des Widerstandes R so zu bemessen, daß er den angegebenen Bedingungen genügt. Dadurch wird eine re sistive ferroelektrische Speicherzelle geschaffen, bei der auch ohne "Refresh" der Inhalt des Speicherkondensators durch Umprogrammieren nicht zerstört werden kann.

Claims

1. Resistive ferroelektrische Speicherzelle aus einem Aus wahltransistor und einem ein Dielektrikum (5) aus ferro elektrischen Material aufweisenden Speicherkondensator, dessen eine Elektrode (PL) auf einer festen Zellplatten spannung liegt und dessen andere Elektrode (SN) mit einer einen ersten Leitungstyp aufweisenden ersten Zone (1) des Auswahltransistors verbunden ist, wobei der Auswahltran sistor und der Speicherkondensator in einem Halbleiter substrat eines zweiten, zum ersten Leitungstyp entgegen gesetzten Leitungstyps vorgesehen sind und die erste so wie eine zweite, den ersten Leitungstyp aufweisende Zone (1, 2) des Auswahltransistors die Source- und Drain-Zonen eines MOS-Transistors sind, dadurch gekennzeichnet, daß zwischen der anderen Elektrode (SN) des Speicherkondensa tors und der festen Zellplattenspannung ein Widerstand (FOX; FOX, 10; 11) vorgesehen ist, dessen Widerstandswert R2 derart bemessen ist, daß
R3 << R2 << R1
gilt, mit:
R1 = Sperrwiderstandswert des pn-Überganges zwischen der ersten Zone (1) des Auswahltransistors und dem Halb leitersubstrat und
R3 = Widerstandswert zwischen der ersten Zone (1) und der zweiten Zone (2) des Auswahltransistors im einge schalteten Zustand.

2. Resistive ferroelektrische Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß die erste Zone (1) des Auswahltransistors die Drain zone ist.

3. Resistive ferroelektrische Speicherzelle nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Widerstand als Dickoxid-Transistor zwischen der ersten Zone (1) des Auswahltransistors und einer hochdo tierten Zone (7) des ersten Leitungstyps im Halbleiter substrat vorgesehen ist.

4. Resistive ferroelektrische Speicherzelle nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Widerstand als ein schwach dotierter Bereich des ersten Leitungstyps zwischen der ersten Zone (1) des Aus wahltransistors und einer hochdotierten Zone (7) des er sten Leitungstyps im Halbleitersubstrat vorgesehen ist.

5. Resistive ferroelektrische Speicherzelle nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die hochdotierte Zone (7) des ersten Leitungstyps über einen Kontaktstöpsel (6) mit der einen Elektrode (PL) des Speicherkondensators verbunden ist.

6. Resistive ferroelektrische Speicherzelle nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Widerstand direkt zwischen der einen Elektrode (PL) und der anderen Elektrode (SN) des Speicherkondensa tors ausgebildet ist.

7. Resistive ferroelektrische Speicherzelle nach Anspruch 6, dadurch gekennzeichnet, daß der Widerstand ein hochohmiger polykristalliner Wi derstand ist.