DE10204688C1 - Speicherbaustein mit verbesserten elektrischen Eigenschaften - Google Patents

Abstract

Es wird ein Speicherbaustein, insbesondere ein DRAM, beschrieben, der ein Speicherzellenfeld mit matrixförmig angeordneten Speicherzellen aufweist. Im Randbereich des Speicherzellenfeldes sind Dummy-Speicherzellen ausgebildet, die nicht zur Abspeicherung von Informationen verwendet werden. Erste Elektroden der Dummy-Speicherzellen werden an Referenzpotential angeschlossen. Die Gegenelektrode der Dummy-Speicherzellen sind mit der Gegenelektrode der Speicherzellen elektrisch verbunden. Auf diese Weise wird die Ladungskapazität der Gegenelektrode der Speicherzellen erhöht. Somit wird der Speicherbaustein insgesamt spannungsstabiler gegenüber einem großen Ladungseintrag in die Speicherzellen.

Description

Die Erfindung betrifft einen Speicherbaustein, insbesondere einen Halbleiterspeicher gemäß dem Oberbegriff des Patentan­ spruchs 1.

Halbleiterspeicher werden beispielsweise als dynamische Halb­ leiterspeicher (DRAM) verwendet, um eine schnelle und kosten­ günstige Abspeicherung von Informationen zu ermöglichen. Die Weiterentwicklung bei Halbleiterspeichern führt bei neuen Speichergenerationen zu immer kürzeren Aktivierungszeiten der Wortleitungen (Row-Cycle-Time), immer größeren Wortleitungs­ längen und einer Erhöhung der Parallelität bei Lesezugriffen. Dies zeigt sich insbesondere bei Prefetch-Befehlen eines Double-Datarate-DRAMs. Wird der Inhalt eines DRAM umgeschrie­ ben, bedeutet dies, dass die Ladung in den parallel im Sub­ strat des Speichers liegenden Kondensatoren der Speicherzel­ len geändert wird. Ist das Vorzeichen einer Ladungsänderung nicht statistisch verteilt, sondern wird in die Mehrheit der Speicherzellen-Kondensatoren die gleiche Spannung geschrie­ ben, so kommt es zu einem signifikanten Ladungseintrag in die Gegenelektrode der Speicherzellen, die im Substrat ausgebil­ det ist. Es kommt insgesamt zu einer Veränderung der Spannung in der Gegenelektrode. Diese Spannungsänderung muss als Ver­ schiebestrom aus dem chipinternen Spannungsversorgungsnetz ausgeglichen werden. Die Höhe des Verschiebestromes ist pro­ portional zu der pro Zeiteinheit umgeschriebenen Ladung der Speicherzellen-Kondensatoren.

Aus dem beschriebenen Sachverhalt wird es zunehmend schwie­ rig, das Potenzial der Gegenelektrode zu stabilisieren. Die elektrische Verbindung zwischen der Gegenelektrode und einem Spannungsgenerator, der das Netz der Gegenelektrode stabili­ sieren soll, ist in Form von Metallbahnen und Wannenkontakten ausgebildet. Die Metallbahnen und Wannenkontakte besitzen ei­ nen nicht vernachlässigbaren elektrischen Widerstand. Dadurch kann auch bei einem hinreichend dimensionierten Spannungsge­ nerator die zum Spannungsausgleich notwendige Ladung nicht sofort in die Gegenelektrode geliefert werden. Ein instabiles Potenzial der Gegenelektrode führt jedoch zu Verschiebungen des Signalabstandes zwischen der Spannung, die im Kondensator einer Speicherzelle geladen ist und der Spannung der Gegen­ elektrode.

Aus DE 197 03 611 A1 ist ein gattungsgemäßer Speicherbaustein beschrieben, der Speicherzellen und Dummy-Speicherzellen auf­ weist. Die Speicherzellen werden zum Abspeichern von Informa­ tionen verwendet. Die Dummy-Speicherzellen besitzen keine selbstständige Funktion und werden dazu verwendet, um die im Verlauf des Herstellungsverfahrens auftretenden im Wesentli­ chen Topologieunterschiede zwischen Bereichen des Speiherbau­ steins weitgehend abzubauen.

Aus US 5 410 509 ist ein dynamischer Speicherbaustein be­ kannt, der Speicherzellen und Dummy-Speicherzellen aufweist. Die Speicherzellen und die Dummy-Speicherzellen sind iden­ tisch aufgebaut und sind jeweils über einen Auswahltransistor mit einer Wortleitung bzw. einer Dummy-Wortleitung verbunden. Die Dummy-Wortleitung der Dummy-Speicherzellen ist zur Ein­ stellung der Ladung der Kondensatoren der Dummy- Speicherzellen mit einer entsprechenden Spannungsversorgung verbunden.

Die Aufgabe der Erfindung besteht darin, eine verbesserte Stabilisierung des Spannungspotenzials der Gegenelektrode ei­ nes Speicherbausteins mit einem einfachen Aufbau bereitzu­ stellen.

Die Aufgabe der Erfindung wird durch die Merkmale des An­ spruchs 1 gelöst.

Weitere vorteilhafte Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Ein wesentlicher Vorteil der Erfindung gemäß dem Anspruch 1 besteht darin, dass die elektrische Kapazität von Dummy- Speicherzellen zur Vergrößerung der Kapazität der Gegenelekt­ rode verwendet werden. Dummy-Speicherzellen sind in einer Vielzahl von Ausführungsformen von Speicherbausteinen vorge­ sehen, um Grenzbereiche der Anordnung der Speicherzellen mög­ lichst identisch mit inneren Bereichen der Anordnung der Speicherzellen symmetrisch auszubilden. Bisher waren die ers­ ten Elektroden der Dummy-Speicherzellen mit keinem festen Po­ tential verbunden, sondern waren floatend. In dem erfindungs­ gemäßen Speicherbaustein gemäß dem Anspruch 1 hingegen sind die ersten Elektroden der Dummy-Speicherzellen elektrisch leitend mit einem Spannungsnetz (z. B. GND) verbunden. Damit wird eine bereits auf dem Speicherbaustein vorhandene elekt­ rische Kapazität an die Gegenelektrode angekoppelt und somit die Gesamtkapazität der Gegenelektrode erhöht. Damit wird die Gegenelektrode insgesamt weniger empfindlich gegenüber zu großen Ladungseinträgen, da mit einer vergrößerten Kapazität auch größere Ladungseinträge ohne zu große Spannungsänderun­ gen ausgeglichen werden können.

Über den Dummy-Speicherzellen sind Dummy-Wortleitungen ange­ ordnet, die vorzugsweise mit den ersten Elektroden der Dummy- Speicherzellen und mit einem Spannungsnetz (z. B. GND) elekt­ risch leitend verbunden sind. Somit wird neben der Kapazität der Dummy-Speicherzelle gleichzeitig die Kapazität der Dummy- Wortleitung als zusätzliche Kapazität für die Gegenelektrode ausgenutzt. Somit wird die Kapazität der Gegenelektrode noch weiter erhöht, ohne gegenüber bisherigen üblichen Anordnungen von Dummy-Speicherzellen wesentliche Änderungen des Layouts durchführen zu müssen.

In einer vorteilhaften Ausführungsform sind die ersten Elekt­ roden der Dummy-Speicherzellen über eine elektrisch leitende Bahn, die in das Substrat eingebracht ist, elektrisch leitend miteinander verbunden und an ein Spannungsnetz (z. B. GND) e­ lektrisch leitend angeschlossen. Somit wird eine weitere Aus­ führungsform bereitgestellt, mit der eine einfache und kos­ tengünstige Verbindung der ersten Elektroden der Dummy- Speicherzellen mit einem Spannungsnetz möglich ist. In dieser Ausführungsform wird die Kapazität der Gegenelektrode nicht nur durch die Kapazität der Dummy-Speicherzellen, sondern auch durch die Kapazität der elektrisch leitenden Bahn zu­ sätzlich erhöht. Diese Ausführungsform weist den Nachteil auf, dass eine zusätzliche elektrisch leitende Bahn in das Substrat eingebracht werden muss. Jedoch weist diese Ausfüh­ rungsform den Vorteil auf, dass sich die Kapazität der Gegen­ elektrode nicht nur durch die Kapazitäten der Dummy-Speicher­ zellen erhöht, sondern auch durch die Kapazität der elekt­ risch leitenden Bahn erhöht. Somit wird insgesamt eine zu­ sätzliche Erhöhung der Kapazität der Gegenelektrode erreicht.

Eine weitere Verbesserung des Speicherbausteins wird dadurch erreicht, dass angrenzend an Dummy-Speicherzellen, die elekt­ risch leitend mit einem Spannungsnetz verbunden sind, weitere Dummy-Speicherzellen angeordnet sind, deren erste Elektroden floaten, d. h. elektrisch isoliert sind. Durch diese Ausfüh­ rungsform wird erreicht, dass auch bei Anschluss der Dummy- Speicherzellen an ein Spannungsnetz die Randbereiche der Dum­ my-Speicherzellen sich in einem ähnlichen Umfeld befinden, wie innere Bereiche der Speicherzellenanordnung. Auf diese Weise werden elektrisch leitend mit einem Spannungsnetz ver­ bundene Dummy-Speicherzellen gegenüber störenden Randeffekten wenigstens teilweise abgeschirmt. Somit wird ein Eintrag von Störeffekten über die Dummy-Speicherzellen in die Gegenelekt­ rode weitgehend vermieden.

In einer weiteren bevorzugten Ausführungsform sind zwischen den Speicherzellen und den Dummy-Speicherzellen weitere Dum­ my-Speicherzellen angeordnet, deren erste Elektroden elekt­ risch isoliert sind. Diese Ausführungsform weist den Vorteil auf, dass das bisher übliche Layout nur ergänzt werden muss und keine Änderung des bisherigen Verfahrens erforderlich ist.

Die Erfindung wird im Folgenden anhand der Figuren näher er­ läutert. Es zeigen

Fig. 1 eine erste Ausführungsform einer Speicherzellenanord­ nung,

Fig. 2 einen Querschnitt durch zwei Speicherzellen und Wort­ leitungen,

Fig. 3 einen Querschnitt durch zwei Dummy-Speicherzellen und eine Dummy-Wortleitung,

Fig. 4 ein Layout einer zweiten Speicherzellenanordnung,

Fig. 5 einen Querschnitt durch zwei Dummy-Speicherzellen der Fig. 4 und

Fig. 6 eine dritte Ausführungsform einer Speicherzellenanord­ nung.

Die Erfindung wird im Folgenden anhand eines DRAM- Halbleiterspeichers beschrieben, wobei jedoch die Erfindung auf jede Art von Speicherbaustein anwendbar ist.

Fig. 1 zeigt einen schematischen Ausschnitt eines Speicher­ zellenfeldes eines Speicherbausteins, der in diesem Ausfüh­ rungsbeispiel als DRAM-Halbleiterspeicher ausgebildet ist. Ein Speicherbaustein weist ein Speicherzellenfeld 1 mit Spei­ cherzellen 2 auf, die matrixförmig angeordnet sind. Jede Speicherzelle ist über einen Auswahltransistor 6 mit einer Bitleitung 7 elektrisch leitend verbindbar. Die Bitleitungen 7 stehen über Verstärkerschaltungen mit einer Eingangs- /Ausgangsschaltung in Verbindung, über die Daten aus den Speicherzellen 2 ausgelesen oder in die Speicherzellen 2 ein­ geschrieben werden können. Es sind Wortleitungen 8 vorgese­ hen, mit denen eine Reihe von Auswahltransistoren 6 in einen leitenden Zustand schaltbar sind. Weiterhin sind Spaltenlei­ tungen vorgesehen, die mit einer Reihe von zweiten Auswahl­ transistoren verbunden sind und die zweiten Auswahltransisto­ ren in einen leitenden Zustand schalten können. Die Wortlei­ tungen und die Reihenleitungen sind in der Weise angeordnet, dass bei dem Aktivieren einer Wortleitung eine Vielzahl von Bitleitungen elektrisch leitend mit den zugehörigen Speicher­ zellen verbunden werden. Über die Auswahl einer Spaltenlei­ tung wird aus den aktivierten Bitleitungen eine der Bitlei­ tungen ausgewählt und mit der Eingangs-/Ausgangsschaltung e­ lektrisch leitend verbunden. Somit kann jede Speicherzelle einzeln zum Einlesen oder Auslesen von Informationen ausge­ wählt und mit der Eingangs-/Ausgangsschaltung elektrisch lei­ tend verbunden werden.

Fig. 1 zeigt eine Aufsicht auf das Speicherzellenfeld 1 mit einer Vielzahl von Speicherzellen 2. In der gewählten Ausfüh­ rungsform sind jeweils zwei Speicherzellen 2 über ein aktives Gebiet 9 und zwei Auswahltransistoren 6 mit einem Anschluss­ punkt 10 elektrisch leitend verbindbar. Das aktive Gebiet 9 weist im wesentlichen eine gerade Bahnstruktur auf. Senkrecht zu der Anordnung des aktiven Gebietes 9 sind Wortleitungen 11 vorgesehen. Die Wortleitungen 11 sind abwechselnd von oben nach unten jeweils zwischen einer Speicherzelle 2 und einem Anschlusspunkt 10 bzw. über eine Speicherzelle 2 geführt. In dem Bereich, in dem die Wortleitung 11 über ein aktives Ge­ biet 9 geführt ist, dient die Wortleitung 11 zum Schalten des unter der Wortleitung 11 und im aktiven Gebiet 9 angeordneten Auswahltransistors 6. Durch die entsprechende Aktivierung ei­ ner der zwei Wortleitungen 11, die zwischen einem gemeinsamen Anschlusspunkt 10 und den zwei benachbarten Speicherzellen 2 aktiv geschaltet wird, wird ausgewählt, welche Speicherzelle 2 über den gemeinsamen Anschlusspunkt 10 mit der Bitleitung 7 verbunden werden soll, die mit dem Anschlusspunkt 10 elekt­ risch leitend verbunden ist.

Das dargestellte Speicherzellenfeld 1 unterteilt sich in ei­ nen aktiven Bereich 13 und einen Dummy-Bereich 14. Im aktiven Bereich 13 sind Speicherzellen zum Abspeichern von Informati­ onen vorgesehen. Im Dummy-Bereich 14, der im Allgemeinen in einem seitlichen Randbereich an den aktiven Bereich 13 an­ grenzt, sind Dummy-Speicherzellen 15 vorgesehen, die nicht zum Abspeichern von Informationen dienen.

In dem ausgewählten Ausführungsbeispiel der Fig. 1 sind erste und zweite Dummy-Wortleitungen 16, 21 über den Dummy-Spei­ cherzellen 15 angeordnet. Die Dummy-Speicherzellen 15 sind in dem gleichen Raster angeordnet wie die Speicherzellen 2. Die Dummy-Wortleitungen 16, 21 sind in dem gleichen Raster ange­ ordnet wie die Wortleitungen 11. Zusätzlich zu den aktiven Gebieten 9 ist im Dummy-Bereich 14 eine Leitungsschicht 17 vorgesehen, die erste Elektroden 18 der Dummy-Speicherzellen 15 elektrisch miteinander verbindet. Die Leitungsschicht 17 ist vorzugsweise parallel zu den Dummy-Wortleitungen 16, 21 ausgebildet. Die erste Dummy-Wortleitung 16 ist in den Berei­ chen, in denen die erste Dummy-Wortleitung 16 über ein akti­ ves Gebiet 9 geführt ist, über eine Anschlussverbindung 19 mit dem aktiven Gebiet 9 elektrisch leitend verbunden. Die ersten und zweiten Dummy-Wortleitungen 16, 21 stehen mit ei­ nem Spannungsgenerator 50 in Verbindung, der ein definiertes Potential an die ersten Elektroden 18 anlegt. Auf diese Weise wird die Kapazität der Gegenelektrode erhöht. In dem ausge­ wählten Beispiel der Fig. 1 wird die zweite Dummy-Wortleitung 21, die direkt an den aktiven Bereich 13 angrenzt, weder zur Ansteuerung der Auswahltransistoren 6 noch zur elektrisch leitenden Verbindung der Dummy-Speicherzellen 15 verwendet. In der Ausführungsform der ersten Fig. 1 ist die zweite Dum­ my-Wortleitung 21 mit einem Massepotenzial verbunden. Jedoch sind die unter der zweiten Dummy-Wortleitung 21 angeordneten Dummy-Speicherzellen 15 nicht mit dem Massepotenzial verbun­ den.

Fig. 2 zeigt einen schematischen Querschnitt A-A durch zwei Speicherzellen 2 eines gemeinsamen aktiven Gebietes 9 des ak­ tiven Bereiches 13. Es ist ein Substrat 22 vorgesehen, das in diesem Ausführungsbeispiel im wesentlichen aus einem p- dotierten Siliciumsubstrat besteht. In das Siliciumsubstrat sind Gräben 23 eingebracht, die mit einem hoch ndotierten Siliciummaterial bis zur Substratoberfläche 24 aufgefüllt sind. Im unteren Bereich ist der Graben 23 von einer n- dotierten Mantelschicht 25 umgeben. Das n-dotierte Silicium­ material des Grabens 23 und die Mantelschicht 25 sind durch eine dielektrische Schicht 26 elektrisch voneinander iso­ liert. Im oberen Endbereich ist die Mantelschicht 25 an eine vergrabene Schicht 27 geführt, die ebenfalls n-dotiert ist. Die vergrabene Schicht und die Mantelschicht 25 stellen die Gegenelektrode der Speicherkondensatoren 33 dar. Die Füllung des Grabens 23 stellt eine erste Elektrode 18 und die Mantel­ schicht 25 mit der vergrabenen Schicht 27 eine zweite Elekt­ rode, d. h. eine Gegenelektrode des Kondensators der Speicher­ zelle 2 dar.

Zwischen den zwei ersten Elektroden 18 der zwei Speicherzel­ len 2 ist im Bereich der Substratfläche 24 ein negativ do­ tierter Bitleitungsbereich 29 eingebracht. Zwischen dem Bit­ leitungsbereich 29 und den beabstandeten oberen Bereichen der ersten Elektroden 18 der zwei Speicherzellen 2 ist ein erster bzw. ein zweiter Gate-Kontakt 30, 31 aufgebracht. Der Bitlei­ tungsbereich 29 steht über eine Leitungsverbindung 32 mit ei­ ner Bitleitung 7 in elektrisch leitender Verbindung. Der ers­ te und der zweite Gate-Kontakt 30, 31 ist elektrisch leitend an eine erste bzw. zweite Wortleitung 11 angeschlossen.

Zwischen dem Bitleitungsbereich 29 und den oberen Endberei­ chen der ersten Elektroden 28 der Speicherzellen 2 ist somit jeweils ein Auswahltransistor 6 ausgebildet. In Abhängigkeit von der Ansteuerung der ersten oder zweiten Wortleitung 11 wird einer der beiden Auswahltransistoren 6 elektrisch lei­ tend geschaltet und somit eine der zwei ersten Elektroden 28 zweier Kondensatoren 33 elektrisch leitend mit der Bitleitung 12 verbunden.

Fig. 3 zeigt einen Querschnitt B-B durch zwei Dummy-Speicher­ zellen 15 verschiedener aktiver Gebiete 9. Die Dummy-Spei­ cherzellen 15 sind im wesentlichen entsprechend den Dummy- Speicherzellen der Fig. 2 aufgebaut, wobei jedoch kein Aus­ wahltransistor 6 vorgesehen ist, sondern das aktive Gebiet 9 direkt über eine Anschlussverbindung 19 mit der ersten Dummy- Wortleitung 16 elektrisch leitend verbunden ist. Die erste Dummy-Wortleitung 16 ist wiederum mit einem Massepotenzial verbunden. Die elektrische Verbindung zwischen dem oberen Be­ reich der ersten Elektrode 28 der Dummy-Speicherzelle 15 und der Anschlussverbindung 19 wird über die Leitungsschicht 17 realisiert, die im oberen Bereich des Substrates 22 angeord­ net ist. Die Leitungsschicht 17 ist in diesem Ausführungsbei­ spiel als hoch negativ dotierte Siliziumschicht ausgebildet.

Somit wird durch die Ausführungsform des Speicherbausteins der Fig. 1 erreicht, dass die ersten Elektroden 18 der Dummy- Speicherzellen 15 über die Leitungsschicht 17 und über An­ schlussverbindungen 19 mit der ersten Dummy-Wortleitung 16 elektrisch leitend verbunden sind. Die erste Dummy-Wortlei­ tung 16 ist an ein Referenzpotential, das von dem Spannungs­ generator 50 bereitgestellt wird, vorzugsweise an Massepoten­ zial angeschlossen. Somit wird insgesamt die Kapazität des Speicherzellenfeldes 1 erhöht. Damit wird das Speicherzellen­ feld 1 insgesamt weniger durch große Ladungseinträge in die Speicherzellen 2 negativ beeinflusst. Durch die Erhöhung der Kapazität werden auch größere Ladungseinträge ohne eine Ver­ schiebung des Potentials der Gegenelektrode, die durch die vergrabene Schicht 27 und die Mantelschicht 25 dargestellt wird, ermöglicht. Somit wird insgesamt ein Speicherbaustein mit einer verbesserten Spannungsstabilität erhalten.

Fig. 4 zeigt eine weitere Ausführungsform eines Speicherbau­ steins mit einem Speicherzellenfeld 1, das einen aktiven Be­ reich 13 und einen Dummy-Bereich 14 aufweist. In dieser Aus­ führungsform ist die zweite Dummy-Wortleitung 21 zusätzlich über zweite Anschlussverbindungen 35 mit den darunter liegen­ den Dummy-Speicherzellen 15 elektrisch leitend verbunden. So­ wohl die erste als auch die zweite Dummy-Wortleitung 16, 21 sind mit einem Referenzpotential verbunden, das von dem Span­ nungsgenerator 50 bereitgestellt wird, vorzugsweise mit Mas­ sepotenzial verbunden. Damit wird gegenüber der Ausführungs­ form der Fig. 1 eine zusätzliche Erhöhung der Kapazität des Speicherzellenfeldes 1 erreicht. Somit ist auch die Reihe der Dummy-Speicherzellen 15, die direkt an den aktiven Bereich 13 angrenzen, über die zweite Dummy-Wortleitung 21 elektrisch leitend mit einem Referenzpotential verbunden.

Fig. 5 zeigt einen Querschnitt C-C durch das Speicherzellen­ feld 1 zweier Dummy-Speicherzellen 15 der Fig. 4, die unter der zweiten Dummy-Wortleitung 21 angeordnet sind. Die Dummy- Speicherzellen 15 entsprechen im wesentlichen dem Aufbau der Dummy-Speicherzellen der Fig. 3. Die Dummy-Speicherzellen 15 sind in dem Substrat 22 eingebracht. Auf der Oberfläche des Substrates 22 ist eine Oxidschicht 36 angeordnet, auf der die zweite Dummy-Wortleitung 21 aufliegt. Zwischen der zweiten Dummy-Wortleitung 21 und den Dummy-Speicherzellen 15 sind zweite Anschlussverbindungen 35 durch die Oxidschicht 36 ge­ führt. Die zweiten Dummy-Wortleitungen 21 sind mit einem Re­ ferenzpotential verbunden, das vom Spannungsgenerator 50 be­ reitgestellt wird.

Fig. 6 zeigt eine weitere Ausführungsform eines Speicherzel­ lenfeldes 1 mit einem aktiven Bereich 13 und einem Dummy- Bereich 14. Im Dummy-Bereich 14 sind Dummy-Speicherzellen 15 angeordnet, die nicht mit den darüber liegenden Dummy- Wortleitungen 16, 21 elektrisch verbunden sind. Die ersten Elektroden 18 der Dummy-Speicherzellen 15 sind elektrisch ge­ genüber der Umgebung isoliert. Diese Dummy-Speicherzellen 15 sind entsprechend der Fig. 5 ausgebildet, wobei jedoch die zweite Anschlussverbindung 35 fehlt.

Neben dem Dummy-Bereich 14 ist entlang einer Seitenkante ein weiterer Bereich 37 ausgebildet, in dem weitere Dummy-Spei­ cherzellen 38 angeordnet sind. Die weiteren Dummy-Speicher­ zellen 15 sind entsprechend den Dummy-Speicherzellen 15 der Fig. 5 ausgebildet. Die weiteren Dummy-Speicherzellen 38 sind in dem gleichen Raster angeordnet wie die Speicherzellen 2 und die Dummy-Speicherzellen 15. Die weiteren Dummy-Speicher­ zellen 38 sind über eine Bahnstruktur 39, 40 elektrisch lei­ tend miteinander verbunden. Die Bahnstruktur weist im wesent­ lichen eine Längsbahn 39 auf, die parallel zu den Wortleitun­ gen 11, 16, 21 angeordnet ist. Senkrecht zur Längsbahn 39 sind Querbahnen 40 ausgebildet, die jeweils zwei weitere Dum­ my-Speicherzellen 38 miteinander verbinden und in elektri­ schen Kontakt zur Längsbahn setzen. Die Längsbahn 39 ist mit dem Spannungsgenerator 50 verbunden, der ein Referenzpotenti­ al für die ersten Elektroden 18 der weiteren Dummy-Speicher­ zellen 38 bereitstellt.

Die Ausführungsform der Fig. 6 weist den Vorteil auf, dass die Speicherzellen 2 in ihren elektrischen Eigenschaften durch die Dummy-Speicherzellen 15 des Dummy-Bereiches 14 im Randbereich gegen Störeffekte gut abgeschirmt sind und zudem die Kapazität der Gegenelektrode, die durch die vergrabene Schicht 27 gebildet wird, durch die weiteren Dummy-Speicher­ zellen 38 erhöht ist. Somit wird ein Speicherzellenfeld 1 be­ reitgestellt, das gut gegen Randeffekte abgeschirmt ist und zudem eine relativ gute Stabilisierung des Spannungspotentia­ les der Gegenelektrode ermöglicht.

Die vorteilhafte Wirkung des erfindungsgemäßen Speicherbau­ steins wird auch dann erreicht, wenn die erste und/oder zwei­ te Wortleitung 16, 21 und/oder die Bahnstruktur mit einem Re­ ferenzpotential niederohmig verbunden sind. In einer einfa­ chen Ausführungsform wird als Referenzpotential das Massepo­ tential verwendet. Durch die Anbindung der ersten Elektroden 18 der Dummy-Speicherzellen 15 und/oder der weiteren Dummy- Speicherzellen 38 an ein Referenzpotential, das durch geeig­ nete Maßnahmen konstant gehalten wird, wird in der Gegen­ elektrode mehr Ladung gespeichert. Die Gegenelektrode der Dummy-Speicherzellen 15 und der weiteren Dummy-Speicherzelle 38 ist mit der Gegenelektrode der Speicherzellen 2 des Spei­ cherfeldes 1 elektrisch leitend verbunden. Vorzugsweise sind die vergrabenen Schichten 27 der Speicherzellen 2 und der Dummy-Speicherzellen 15 und/oder der weiteren Dummy- Speicherzellen 38 als zusammenhängende Schicht ausgeführt. Durch die erfindungsgemäße Schaltungsanordnung wird die Kapa­ zität der Gegenelektrode der Speicherzellen 2 mit geringen Maßnahmen in vorteilhafter Weise erhöht.

Bezugszeichenliste

1

Speicherzellenfeld

2

Speicherzelle

6

Auswahltransistor

7

Bitleitung

9

aktives Gebiet

10

Anschlusspunkt

11

Wortleitung

13

aktiver Bereich

14

Dummy-Bereich

15

Dummy-Speicherzellen

16

erste Dummy-Wortleitung

17

Leitungsschicht

18

erste Elektrode

19

Anschlussverbindung

21

zweite Dummy-Wortleitung

22

Substrat

23

Graben

24

Substratoberfläche

25

Mantelschicht

26

dielektrische Schicht

27

vergrabene Schicht

29

Bitleitungsbereich

30

erster Gate-Kontakt

31

zweiter Gate-Kontakt

32

Leitungsverbindung

33

Kondensator

35

zweite Anschlussverbindung

36

Oxidschicht

37

weiterer Bereich

39

Längsbahn

40

Querbahn

50

Spannungsgenerator

Claims (6)

1. Speicherbaustein, insbesondere Halbleiterspeicher, mit einem Substrat (22), in dem Speicherzellen (2) ausgebildet sind, die einen Kondensator (33) und einen Auswahltransistor (6) aufweisen,
wobei eine Speicherzelle über den Auswahltransistor (6) mit einer Bitleitung (7) verbindbar ist,
wobei Wortleitungen (11) vorgesehen sind, mit denen die Aus­ wahltransistoren (6) schaltbar sind, um eine in der Speicher­ zelle (2) abgelegte Information über die Bitleitung (7) aus­ zulesen und/oder einzuschreiben,
wobei ein Kondensator (33) eine erste Elektrode (18) und eine Gegenelektrode (27) aufweist,
wobei die Gegenelektrode (27) als elektrisch leitender Be­ reich im Substrat (22) ausgebildet ist,
wobei die erste Elektrode (18) mit dem Auswahltransistor (6) elektrisch leitend verbunden ist,
wobei die Speicherzellen (2) zum Abspeichern und Ausgeben von Informationen vorgesehen und in einem aktiven Bereich (13) des Substrates (22) angeordnet sind,
wobei angrenzend an den aktiven Bereich (13) Dummy- Speicherzellen (15) ausgebildet sind, die nicht zum Abspei­ chern von Informationen verwendet werden,
wobei eine Dummy-Speicherzelle (15) eine erste Elektrode (18) und eine Gegenelektrode (27) aufweist,
wobei die Gegenelektrode (27) in Form des elektrisch leiten­ den Bereiches im Substrat (22) ausgebildet ist,
wobei die Gegenelektrode mit einem Spannungspotential ver­ bindbar ist,
dadurch gekennzeichnet,
dass über einer Reihe von Dummy-Speicherzellen (18) eine Dum­ my-Wortleitung (16, 21) angeordnet ist,
dass eine Dummy-Wortleitung (16, 21) mit einer ersten Elekt­ rode (18) einer Dummy-Speicherzelle (18) verbunden ist, und dass die Dummy-Wortleitung (16, 21) zum elektrischen An­ schluss an ein Referenzpotential (50) vorgesehen ist.

2. Speicherbaustein nach Anspruch 1, dadurch gekennzeich­ net,
dass eine elektrisch leitende Bahn (17) in das Substrat (22) eingebracht ist,
dass die Bahn (17) erste Elektroden (18) von Dummy-Speicher­ zellen (15) elektrisch leitend miteinander verbindet und dass die elektrisch leitende Bahn(17) an die Dummy- Wortleitung (16) angeschlossen ist.

3. Speicherbaustein nach einem der Ansprüche 1 oder 2, da­ durch gekennzeichnet,
dass an der Außenseite angrenzend an Dummy-Speicherzellen (15), über denen Dummy-Wortleitungen (16, 21) ausgebildet sind, in einem weiteren Bereich (37) weitere Dummy- Speicherzellen (38) angeordnet sind, und
dass die ersten Elektroden (18) der weiteren Dummy-Speicher­ zellen (15) elektrisch isoliert sind.

4. Speicherbaustein nach einem der Ansprüche 1 bis 3, da­ durch gekennzeichnet,
dass an der Außenseite angrenzend an Dummy-Speicherzellen (15), über denen Dummy-Wortleitungen (16, 21) ausgebildet sind, in einem weiteren Bereich (37) weitere Dummy- Speicherzellen (38) angeordnet sind,
dass zwischen weiteren Dummy-Speicherzellen (38), die elekt­ risch leitend mit dem Referenzpotential (50) verbindbar sind, und den Speicherzellen (2) Dummy-Speicherzellen (15) angeord­ net sind, deren erste Elektroden (18) elektrisch isoliert sind.

5. Speicherbaustein nach Anspruch 4, dadurch gekennzeich­ net,
dass angrenzend an Dummy-Speicherzellen (15), über denen Dum­ my-Wortleitungen (16, 21) ausgebildet sind, in einem weiteren Bereich (37) weitere Dummy-Speicherzellen (15) angeordnet sind, die im gleichen Raster wie die Dummy-Speicherzellen (15) angeordnet sind,
dass erste Elektroden (18) der weiteren Dummy-Speicherzellen (15) über eine elektrisch leitende Bahnstruktur (39, 40) elektrisch leitend miteinander verbunden sind,
dass die Bahnstruktur (39, 40) im Substrat (22) eingebracht ist,
dass die Bahnstruktur eine Längsbahn (39) aufweist,
dass die Längsbahn (39) parallel zu den Wortleitungen (11, 16, 21) angeordnet ist,
dass die Bahnstruktur Querbahnen (40) aufweist, die senkrecht zur Längsbahn (39) angeordnet sind,
dass die Querbahnen (40) elektrisch leitend mit der Längsbahn verbunden sind,
dass eine Querbahn (40) mit den ersten Elektroden (18) je­ weils zweier von der Längsbahn (39) entfernt angeordneter Dummy-Speicherzellen (15) eines aktiven Gebietes (9) elekt­ risch leitend verbunden ist, und
dass die Bahnstruktur (39, 40) elektrisch leitend mit dem Re­ ferenzpotential (50) verbindbar ist.

6. Speicherbaustein nach einem der Ansprüche 1 bis 5, da­ durch gekennzeichnet,
dass jeweils zwei erste Elektroden (18) zweier Dummy-Spei­ cherzellen (15) oder weiterer Dummy-Speicherzellen (38), die über eine Leitungsschicht (17), die im Substrat (22) einge­ bracht ist, miteinander elektrisch leitend verbunden sind, und
dass direkt über der Leitungsschicht (17) ein elektrisch lei­ tender Kontakt zu einer Dummy-Wortleitung (16, 21) ausgebil­ det ist.