TWI229446B - Memory module with improved electrical properties - Google Patents

Description

1229446 ⑴ 欢、發明說明 (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明）

技術領I 本發明係關於一種記憶體元件，具體而言係根據申請專 利範圍第1項序文之一種半導體記憶體。 先前技術 使用半導體記憶體，例如動態半導體記憶體（dynamic semiconductor memories ； DRAM)，係為了使資訊項目之儲 存能夠快速且具有成本效益。半導體記億禮及新型記憶體 的進一步發展導致字元線啟動時間（列週期時間）更短，字 元線長度更長，且平行讀取增強。此在雙資料速率DRAM之 預取指令情況中尤其顯著。若重寫DRAM之内容，此意味電 荷之改變係在平行安置於記憶體基板内的記憶體單元之電 容器内。若電荷變化之符號並非統計分佈，且相同電壓寫 入多數記憶體單元電容器，則電荷會進入記憶體單元之反 電極，其形成於基板内。總結果為反電極内電麈的改變。 此電壓改變必須由來自晶載電源網路的位移電流補償。位 移電流量與每單位時間重寫的記憶體單元電容器之電荷成 比例。 說明事實意味著穩定反電極之電位正在變得曰益困難。 反電極與電壓產生器之間的電連結，其將會穩定反電極之 網路，以金屬軌帶及適當接點的形式形成。金屬軌帶及適 當接點具有一不可忽略的電阻。因此，即使使用容量充分 的電壓產生器，電壓補償所需的電荷亦不會立刻供應至反 電極。然而，反電極之電位不穩會導致記憶體單元電容器 -6 - 1229446 内電壓與反電極電壓之間的信號距離改變。 發明内容 本發明之目標係改進記憶體元件反電極之電壓電位的轉 定性。 心 本發明的目標可經由如申請專利範圍第！項之特徵 成。 本發明另一有利具體實施例在附屬申請專利範圍中指 定。 曰 依據申請專利範圍第丨項本發明之一基各優點係虛設記 憶體單元之電容用以增加反電極之電容。多個記憶體元件 之具體實施例中提供虛設記憶體單元，以便盡可能形成與 記憶體單元配置之内部區域相同的記憶體單元配置之邊界 區域。迄今，虛設記憶體單元之第一電極並未連接一固定 電位，而是在漂浮。相反，在依據本發明申請專利範圍第i 項之記憶體元件中，虛設記憶體單元之第一電極電傳導性 連接至一電壓網路（例如GND)。因此，已置於記憶體元件上 的電容即编合至反電極，從而提高了反電極的總體電容。 因此，反電極對於大量進入之電荷的敏感性降低，這是因 為’使用增強電容，無需過大改變電壓亦可補償大量進入 之電荷。 一較佳具體實施例中，虛設字元線排列於虛設記憶體單 元之上’其中虛設字元線較佳係電傳導性連接至虛設記憶 體單元之第一電極以及一電壓網路（例如GND)。因此，除虛 設記憶體單元之外，同時虛設字元線之電容用作反電極之 附加電容。因此，反電極之電容仍可進一步提高，而不必 (3) 1229446 、刀改變虛§又記憶體單元先則習慣配置之佈局。 另—有利具體實施例中，虛設記憶體單元之第一電極彼 此電傳導性連接，並經由引進基板的一電傳導性軌帶電傳 導性連接至一電壓網路（例如GND)。因此即提供了另一具體 只施例，使虛設記憶體單元之第一電極可簡單並有成本效 现地連接至電壓網路。此具體實施例中，反電極之電容的 額外增加不僅係藉由虚設記憶體單元之電容，並且還藉由 電傳導性執帶之電容。此具體實施例之優點係基板必須引 進一額外電傳導性執帶。然而，此具體實施例之優點係反 電極之電容不僅藉由虛設記憶體單元之電容增加，並且還 藉由電傳導性軌帶之電容增加。因此，從而達到反電極之 電容的總體額外增加。 實現記憶體單元進一步的改進係藉由進—步虛設記惊 體單元，其第一電極處於漂移中（即電絕緣），以鄰近電傳 導性連接一電壓網路之虛設記憶體單元的方式配置。此具 體實施例可實現即使在虛設記憶體單元逹接_電歷網路 時，虛設記憶體單元之邊緣區域亦可位於與該記情體單元 配置之内部區域相同的環境内。依此方式，電傳導性連接 一電壓網路之虛設記憶體單元至少可部分免受干擾邊緣效 應。因此有效避免了干擾效應經由虛設記憶體單元進入反 電極。 另一較佳具體實施例中，第一電極為電絕緣的另一虛設 記憶體單元安置於記憶體單元與虛設記憶體單元之間。此 具體實施例之優點係補充了沿用迄今的佈局且不需改變先 前方法。 1229446 實施方式 雖然以下本發明根據一 DRAM半導體記憶體來說明，但本 發明可應用於任何類型的記憶體元件。 圖1為一記憶體元件之記憶體單元陣列的詳細示意圖，在 此具體實施例中係一DRAM半導體記憶體。一記憶體元件具 2 —記憶體單元陣列丨，其記憶體單元2以矩陣形式配置。 每一 δ己憶體單兀可經由一選擇電晶體6電傳導性連接至一 位元線7。位元線7經由放大器電路連接至一輸入/輸出電 路，可藉由其從記憶體單兀2進行資料讀取或對記憶體單元 2進行資料寫入。利用提供的字元線8可將一組選擇電晶體 6轉換至開啟狀態。此外，提供之行線路連接至一組第二選 擇電晶體，可將該等第二選擇電晶體轉換至開啟狀態。字 元線及列線配置為當啟動一字元線時，多個位元線即電傳 導性連接至相關記憶體單元。藉由選擇行線路，可從啟動 的位元線中選擇其一，並電傳導性連接至輸入/輸出電路。 因此，每個記憶體單元皆可單獨選擇為資訊之讀入或讀出 項目’並電傳導性連接至輸入/輪出電路。 圖1為具有多個記憶體單元2的記憶體單元陣列1之平面 圖。一選擇的具體實施例中，兩個記憶體單元2皆可經由主 動區域9及兩個選擇電晶體6電傳導性連接至一終端點1〇。 主動區域9實質上具有一直執帶結構❶字元線u係垂直於主 動區域9之配置。每一字元線丨丨從頭至尾的路線可位於記憶 體單元2與終端點10之間並越過記憶體單元2之上。在字: 線11路線越過主動區域9之區域令，字元線」係作為選擇= 晶體6的開關，其置於主動區域9之中及字元線〗】之 * ran -9- 1229446 個字元線11之一的對應啟動，其在共同終端點丨0與兩個相 鄰記憶體單元2之間啟動，選擇哪一記憶體單元2應藉由共 同終端點1 0連接至位元線7，其與終端點丨〇電傳導性連接。 說明的記憶體單元陣列1細分為一主動區域丨3及一虛設 區域14。主動區域13内有一用以儲存資訊項目之記憶體單 元。虚設區域14,其通常鄰近主動區域丨3之橫向邊緣區域， 提供了虛設記憶體單元15，其並非用來儲存資訊項目。 在圖1所選擇的示範具體實施例中，第一及第二虛設字元 線1 6、2 1配置於虛没記憶體單元1 *5之上。產設記憶體單元 1 5配置為格栅與記憶體單元2相同。虛設字元線1 6、2 1配置 為格樹與子元線11相同。除主動區域9之外，虛設區域μ 中還提供一傳導層17’其與虛設記憶體單元15之第一電極 18彼此電連接。傳導層17較佳係與虛設字元線16、21平行 地形成。在虛設字元線16路線越過主動區域9之區域中，第 一虛設字元線16藉由一終端連結19電傳導性連接至主動區 域9。第一及第一虛設字元線16' 21連接乏一電壓^產生器 50，其對第一電極18施加一定義的電位。反電極之電容依 此方式增加。在圖1選擇的範例中，直接鄰接主動區域13 的第二虛設字元線21既非用於驅動選擇電晶體6,也非用於 電傳導性連接虛設記憶體單元15。在第一圖1之具艘實施例 中’第二虛設字元線21連接至一接地電位。然而，配置於 第二虛設字元線21之下的虛設記憶體單元15並未連接接地 電位。 圖2為主動區域13之一共同主動區域9的兩個記憶艘單元 2沿A-A線所作的斷面圖。此示範具體實施例提供的基板 22 -10 - (6) 1229446 實質上包含p型摻雜矽基板。該矽基板引進溝渠M，該溝渠 以向度η型摻雜矽材料填充，直至基板表面24。較低區域中， 溝渠23由一 η型摻雜覆蓋層25環繞。溝渠23及覆蓋層25in 型摻雜矽材料藉由一介電層26彼此電絕緣。上端區域中， 覆蓋層25連接至埋入層27，其同樣係n型摻雜。埋入層及覆 蓋層25構成儲存電容器33之反電極。溝渠23之填充物構成 第電極Η，覆蓋層25與埋入層27構成記憶體單元2之電容 器的第二電極，即反電極。 在兩個記憶體單元2的兩個第一電極18間，一負摻雜位元 線區域29引進基板區域24。位元線區域2分與兩個記憶體單 元2第一電極1 8之間隔上部區域之間應用第一及第二閘極 接觸30、31。位元線區域29藉由一線連結32電傳導性連接 至位元線7。第一及第二閘極接觸3〇、31分別電傳導性連接 至第一及第二字元線11。 因此每一選擇電晶體6形成於位元線區域29與記憶體單 元2第一電極28之上斷區域之間。依靠驅動第一或第二字元 線11’兩個選擇電晶體6之一電接通，從而兩個電容器33 的兩個第一電極28之一電傳導性連接至位元線 圖3為兩個不同主動區域9之虛設記憶體單元— B線 所作的斷面圖。虛設記憶體單元15實質上係依據圖2的虛設 記憶體單元構成，但未提供選擇電晶體6，相反主動區域9 係直接經由終端連結1 9電傳導性連接至第一虛設字元線 !6。第一虛設字元線16再次連接至接地電位。虛設記憶體 單元15第一電極28之上部區域與終端連結η之間的電連結 係藉由配置於基板22之上部區域的傳導層17而實現。此具 1229446 ⑺ 體實施例中，傳導層17 ^ 回度負摻雜矽層。 因此圖1的記憶體元件且 置一 Ί c 八體實轭例即實現了虛設記憶體 疋15之第一電極18藉 μ ^ , 符田得等層17並藉由終端連結19電傳 冷性連接至第一虛設字牙嬙^ 电得 雷蔽* 線16。第一虛設字元線16連接至 墊產生器50提供的一參考電 ^ 七也 麥亏電位，較佳係接地電位。因此， 3己憶體單元陣列i之總體電 β. 电谷即緹同了。因此，記憶體單元 降列1受大量進入記情體置 — 匕體早兀2的電何之不利影響減至較小 範圍。電容之增加甚至 在王定相s大篁電荷進入，而無需改 變反電極（由埋入層27及霜荖主、& 復盍肩25代表）之電位。因此就獲 得了改良的記憶體元件之總體電壓穩定性。 圖4為記憶體元件之另一具體實施例，其中記憶體單元陣 列1具有一主動區域13及一虛設區域14。此具體實施例中， 第二虛設字元線21可另外藉由第二終端連結35電傳導性連 接至下部虛5又5己憶體單元15。第一及第二虛設字元線μ、 21皆連接至電壓產生器50提供的一參考電位，較佳係接地 電位。因此對比圖1之具體實施例，記憶體單元陣列1之電 容即實現了額外增加。因此，直接鄰接主動區域13的該組 虛設記憶體單元15亦藉由第二虛設字元線21電傳導性連接 至參考電位。 圖5為圖4中配置於第二虛設字元線21之下的兩個虛設記 憶體單元15之記憶體單元陣列1沿C-C線的斷面圖。虛設記 憶體單元15實質上與圖3之虛設記憶體單元結構相同。基板 22引進虛設記憶體單元15 °氧化層36配置於基板22之表面， 第二虛設字元線21施加於該氧化層之上。第二虛設字元線 21與虛設記憶體單元15之間，第二終端連結35路線穿過氧 -12- 1229446 ⑻ 化層36。第二虚設字元線21連接電壓產生器5〇提供的一參 考電位。 圖6為記憶體單元陣列1之另一具體實施例，其具有一主 動區域13及一虚設區域14。虛設記憶體單元15配置於虛設 區域14内，該等虚設記憶體單元未電連接至上部虛設字元 線16、21。虛設記憶體早元15之第一電極18與周圍電絕緣。 這些虚設記憶體單元1 5依照圖5形成，但缺少第二終端連結 35 〇 虛設區域1 4旁邊，進一步區域3 7沿一側邊形成，進一步 之虛設記憶體單元38配置於該進一步區域内。該等進一步 之虛設記憶體單元1 5係依照圖5之虛設記憶體單元丨5形成。 進'^步之虛設記憶體早元38配置為格拇與記愫體單元2及 虛設記憶體單元15相同。進一步之虛設記憶體單元38藉由 一執帶結構39、40彼此電傳導性連接。執帶結構實質上具 有一縱向軌帶39，其配置為與字元線11、16、21平行。橫 向軌帶40垂直於縱向執帶39形成，其中每個橫向執帶會與 兩個進一步之虛設記憶體單元38連接彼此逄捿，並使他們 與縱向軌帶電接觸。縱向軌帶39連接至電壓產生器5〇，其 為進^一步之虛設記憶體早兀38的第一電極1 8提供--參考電 位0 圖6具體實施例之優點係記憶體單元2的電性性質有效避 免了邊緣區域内虛設區域14之虛設記憶體單元15的干擾效 應，此外，由埋入層27形成之反電極的電容已藉由進一步 之虛設記憶體單元38得以增加。因此，提供的記憶體單元 陣列1有竦避免了邊緣效應，並且獲得了反電極之電壓電位 -13- 1229446

(9) 的相對優良的穩定性。 即使當第一及/或第二字元線！6、21及/或執帶結構以低 阻抗方式連接參考電位時，亦可實現根據本發明之記憶體 元件的有利效果。一簡單具體實施例中，接地電位用作參 考電位。藉由將虛設記憶體單元15及/或進一步之虛設記憶 體單元38的第一電極18連接至一藉由適當測量保持定值的 參考電位，反電極内可儲存更多的電荷。虛設記憶體單元 15及進一步之虛設記憶體單元38的反電極電傳導性連接至 記憶體陣列1之記憶體單元2的反電極。記憶體單元2及虛設 記憶體單元15及/或進一步之虛設記憶體單元⑽的埋入層 2 7較佳係實施為連續層。根據本發明之電路配置有利於增 加小尺寸記憶體單元2之反電極的電容。 圖式簡單說明 本發明將在以下參考圖式來 个足為砰細地說明，其中： 圖1為記憶體單元配置之一莖 „ 第—具體實施例； 圖2為兩個記憶體單元及字开 70線之斷面圖；

圖3為兩個虛設記憶體早元及— ~虛設字元線之斷面圖 圖4為一第二記憶體單元配置 夏之饰局； 圖5為圖4之兩個虛設記憶體| 一 %的斷面圖；以及 圖6為記憶體單元配置之一第= ® , 〜具體實施例。 團式代表符號說明 1 記憶體單元陣列 2 記憶辑單元 6 選擇電晶體 7伋元緣 1229446

9 主動區域 1 0終端點 1 1字元線 1 3 主動區域 1 4虛設區域 1 5虛設記憶體單元 16第一虛設字元線 17傳導層 18第一電極 1 9終端連結 21第二虛設字元線 22基板 23溝渠 24基板表面 25覆蓋層 26介電質層 2 7埋入層 2 9位元線區域 3 0第一閘極接觸 31第二閘極接觸 3 2線連結 33 電容器 3 5第二終端連結 3 6氧化層 37進一步區域 -15- 1229446

οι) 3 9縱向軌帶 40橫向執帶 50電壓產生器

Claims (1)

1229多^^1〇1956號專利申請案 中文申請專利範圍替換本(93年8月） 拾、申請專利範圍 1 . 一種記憶體元件，具體而言係一種具有記憶體單元（？） 形成於一基板（22)令的半導體記憶體，其具有一電容哭 (33)及一選擇電晶體（6)， 一記憶體單元，其可經由該選擇電晶體（6)連接至一 位元線（7)， 提供的字元線（1 1 )，利用其可開關該等選擇電晶體 (6)，以便藉由該位元線（7)讀出及/或寫入一儲存於該記 憶體單元（2 )之資訊項目， 一具有一第一電極（18)及一反電極（27)之電容器 (33)， °。 該反電極（27)係形成為該基板（22)内的一電傳導區 域， 该第一電極（1 8)係電傳導性連接該選擇電晶體（6)， 該等記憶體單元（2)被提供，用以儲存並輸出資訊項 目而並且被配置於該基板（22)之一主動區域（13)内， 以鄰接該主動區域（1 3)之一方式形成的虛設記憶體 單元（1 5 )，該等虛設記憶體單元並非用於儲存資訊項 g ， 一具有一第一電極（1 8 )及一反電極（2 7)之虛設記憶體 單元（15)， 該反電極（2 7)係以該電傳導區域形式而形成於該基 板（2 2 )内， 該反電極可被連接一電壓電位’ S322ivl>308!2 申請專利範圍續頁 1229446 其特徵為· 一虛設記憶體單元（1 5 )之該第一電極（1 8 )可電傳導性 連接至一參考電位，具體而言係連接至^一電壓產生器 (50)。 2 .如申請專利範圍第1項之記憶體元件，其特徵為： 一虛設字元線（1 6、2 1)被配置於一組虛設記憶體單元 (1 5)之上， 一虛設字元線（16、21)被連接一虛設記憶體單元（15) 之一第一電極（18)，以及 該虛設字元線（1 6、2 1)可電傳導性連接至該參考電位 (50)。 3 .如申請專利範圍第1或2項之記憶體元件，其特徵為： 一電傳導軌帶（17)被導入該基板（22)， .該執帶（17)與虛設記憶體單元（15)之第一電極（18) 彼此電傳導性連接。 4 .如申請專利範圍第3項之記憶體元件，其特徵為： 該電傳導軌帶可連接至該參考電位（5 0)。 5 .如申請專利範圍第1或2項之記憶體元件，其特徵為： 在外層，鄰接虛設字元線（1 6、2 1)形成於其上的虛設 記憶體單元（1 5 )，進一步之虛設記憶體單元（3 8 )配置於 一進一步區域（37)内， 該等進一步之虛設記憶體單元（3 8)之該等第一電極 (1 8 )係電絕緣。 6 .如申請專利範圍第1或2項之記憶體元件，其特徵為： 在外層，鄰接虛設字元線（1 6、2 1)形成於其上的虛設 申請專利範圍續頁、 --——-- 1229446 5己fe拉早兀（1 5)，進一步之虛設記憶體單元（3 8)配置於 一進一步區域（37)内， 第兒極（1 8)係電絕緣之該等虛設記憶體單元（1 5 )被 配置於可電傳導性連接至該參考電位(3〇)的該等進一步 之虛^又圮憶體單元（3 8)與該等記憶體單元（2)之間。 如申請專利範圍第6項之記憶體元件，其特徵為： 鄰接虛設字元線（1 6、2 1)形成於其上的虛設記憶體單 元（1 5 進一步之虛設記憶體單元（1 5)配置於一進一步 區域（3 7)内’且配置為格柵與該等虛設記憶體單元（丨5) 相同， 該等進一步之虛設記憶體單元（丨5)的第一電極（丨8)藉 由一電傳導執帶結構（3 9、4 0)彼此電傳導性連接， 遠執帶結構（3 9、4 〇)被導入該基板（2 2)， 該軌帶結構具有一縱向軌帶（3 9)， 該縱向軌帶（3 9)配置為與該等字元線（丨1、1 6、2 1)平 行， 該軌帶結構具有垂直於該縱向執帶（3 9)配置的橫向 軌帶（4 0 )， 該等橫向轨帶（4 〇)電傳導性連接該縱向軌帶， 一橫向執帶（4 0 )電傳導性連接至一主動區域（9 )之兩 個虛設記憶體單元（1 5)中每~個的該等第一電極（1 8)， 其中虛設記憶體單元遠離該縱向執帶（3 9)配置，以及 該虛設字元線（3 9、4 0)可電傳導性連接至該參考電位 (50卜 8 .如申請專利範圍第1或2項之記憶體元件，其特徵為： ΗΊ22Γϊ.υ·ϊ〇χ|2 申請專利範圍續頁 1229446 兩個虛設記憶體單元（1 5 )或該等進一步之虛設記憶體 單元（3 8 )之兩個第一電極（1 8)係經由一傳導層（1 7 )彼此 電傳導性連接，該傳導層（17)被導入該基板（22)，以及 一虛設字元線（1 6、2 1)之一電傳導接觸直接形成於該 傳導層（1 7)之上。