CN1161787C - 电阻性的铁电存储单元 - Google Patents

电阻性的铁电存储单元 Download PDF

Info

Publication number
CN1161787C
CN1161787C CNB998089893A CN99808989A CN1161787C CN 1161787 C CN1161787 C CN 1161787C CN B998089893 A CNB998089893 A CN B998089893A CN 99808989 A CN99808989 A CN 99808989A CN 1161787 C CN1161787 C CN 1161787C
Authority
CN
China
Prior art keywords
district
resistance
electrode
doped
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB998089893A
Other languages
English (en)
Other versions
CN1310845A (zh
Inventor
O
O·科瓦里克
K·霍夫曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1310845A publication Critical patent/CN1310845A/zh
Application granted granted Critical
Publication of CN1161787C publication Critical patent/CN1161787C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本发明涉及由一只选择晶体管和一只存储电容器构成的一种电阻性铁电存储器单元，该电容器的一电极(PL)处于固定的单元极板电压，而其另一电极(SN)与选择晶体管的具有第1导电类型的第1区(1)连接，其中在与第1导电类型相反的第2导电类型的半导体衬底内提供选择晶体管和存储电容器。该存储器单元的特征为：在存储电容器的另一电极(SN)和固定的单元极板电压之间提供一电阻(FOX；FOX，10，11)，其电阻值R2是这样确定的，使R3<<R2<<R1，其中R1＝在选择晶体管的第1区(1)和半导体衬底之间的pn结的反向电阻值，R3＝在接通状态选择晶体管的第1区和具有第1导电类型的第2区之间的电阻值。

Description

电阻性的铁电存储单元
本发明涉及由一只选择晶体管和一只存储电容器组成的一种电阻性铁电存储单元，该存储电容器的一电极处于固定的单元极板电压下，而其另一电极与具有导电类型的选择晶体管的第一区连接，其中在与第一导电类型相反的第二导电类型的半导体衬底内提供选择晶体管和存储电容器。
其单元极板电压被设置为存储器阵列的半电源电压(Vcc/2)的铁电存储器阵列的特征在于快速的存储器操作。然而这种存储器阵列出现在存储电容器内储存的数据可能丢失的问题：因为单元节点悬浮在存储电容器上，只要选择晶体管阻塞，并且这些单元节点对半导体衬底形成寄生的pn结，经这些pn结出现的漏电引起不可避免的，单元节点电压降低到地电压Vss。这时铁电存储电容器的其它节点仍然处于固定的单元极板电压Vcc/2。因此铁电存储电容器的存储内容可能受程序重调破坏。
为了避免这种数据丢失，与DRAM情况类似，在其内容受毁坏之前再生存储器单元。这种再生通过以下方式实现，即存储器单元的位线预充电到半电源电压Vcc/2，以及单元节点通过接通字线同样充电到半电源电压Vcc/2，使得存储器电容上的电压降为0伏。
这种再生是费钱的，并且要求附加操作，应尽可能避免。
因此本发明的任务是创立一种电阻性的铁电存储单元，其中在单元节点上的漏电不再能引起存储单元程序重调，所以可以舍弃存储单元的再生。
在本文开始所述类型的电阻性铁电存储单元上，根据本发明此项任务通过以下方式解决，即在存储电容器的另一电极和固定单元极板电压之间提供一电阻，其阻值R2是这样安排的，即：
R3《R2《R1，其中R1＝在选择晶体管的第一区和半导体衬底之间的pn结的反向电阻值，和R3＝在接通状态选择晶体管第一区和具有第一导电类型的第二区之间的电阻值。
因此在本发明的存储单元上，在存储电容器悬浮的单元节和另一节之间产生一电阻连接，所以补偿了寄生pn结的漏电，单元极板电压(Vcc/2)近似地被加在存储电容器的两电极上。因此，可以不再执行不愿作的存储电容器的程序重调。还必须看到：反向的、关断的选择晶体管的电阻值在这里还可以并联。但是这电阻值通常极小。
本发明的存储单元主要点有：
a)该电阻的电阻值显著小于pn结的反向电阻，以及
b)在比其它情况下需要的再生时间更短的时间内，悬浮的单元节点被拉到单元极板电压上来。
在本发明电阻性的铁电存储单元上保证，一方面读、写过程几乎不受电阻干扰，而另一方面寄生pn结的漏电电流通过电阻被补偿，在铁电存储电容器的两面上的电压接近单元极板电压。因此可以不再执行存储电容器的不愿作的程序重调。
选择晶体管的第一区优先是漏区，但在必要时也可以是源区。
本发明的一项扩展在于：在选择晶体管的第一区和半导体衬底第一导电类型高掺杂区之间的厚氧化物晶体管充当电阻。
本发明另一项扩展的特征为：在选择晶体管的第一区和半导体衬底内第一导电类型的高掺杂区之间第一导电类型的弱掺杂区充当电阻。
对电阻的上述两实施例中，优先第一导电类型高掺杂区，经由例如掺杂多晶硅或铝构成的接触塞(“插塞”)与存储电容器的这一电极连接。
但是以有利方式直接在存储电容器的这一电极和另一电极之间形成电阻也是可能的。这时电阻可以是高欧姆多晶电阻。
本发明的电阻性存储器单元具有特殊的优点，即：可以排除由于通过在第一区和包围该区的区域(例如半导体衬底)之间的寄生pn结的漏电引起的其存储器内容的无意的程序重调。此外，应用正常的字线解码器是完全可能的。字线的容量也不增加。最终，即使在断开供电电压情况下，也可以不出现存储器单元的存储内容的无意的程序重调。
本发明依靠附图详细解释如下，即：
图1示出具有本发明存储器单元的存储器单元阵列的电路图，
图2示出具有用厚氧化物晶体管作电阻的本发明第一实施例的简图，
图3示出具有用在半导体衬底表面的反掺杂作电阻的本发明第二
实施例的简图，
图4示出具有在存储电容器电极之间由多晶硅制成的高欧姆电阻的本发明第三实施例的简图。
图1示出适合于由选择晶体管T和铁电存储电容器Cferro构成的单晶体管-单电容器(ITIC)的存储器单元的、以字线WL0，WL1，WL2和WL3以及以具有电容CB的位线BL0，bBL0，BL1和bBL1的折叠位线结构布局的存储器单元阵列。
固定的单元极板电压加到存储电容器Cferro的该一个电极上，该电压根据本发明各自经电阻R也输送到存储电容器的另一电极上。
该电阻R的电阻值R2是如此确定的，使得
R3《R2《R1，其中R1表示选择晶体管pn结的反向电阻，R3表示在接通状态选择晶体管的漏和源之间的电阻值。
存储电容器两电极的连接是这样经电阻R实现的，即该电阻的电阻值R2显著小于pn结的反向电阻的电阻值R1，而在比其它情况下必要的再生时间更短的时间内悬浮电极被拉到单元极板电压。
一些形成电阻的可能性依靠图2到4说明如下，其中彼此相当的部件具有相同的参考符号，
图2示出在例如由硅构成的p型导电半导体衬底内例如一个n型导电的漏区1和同样也是n型导电的源区2。所述的导电类型，下面也如此显然可以是相反的。在这里半导体衬底也应了解为包围该区1，2的区域，其中也可以涉及一个槽或其类似物。此外显然除硅之外也可以用其它半导体材料。
漏区1，在由例如氧化硅和/或氮化硅构成的绝缘层9内，经由例如掺杂多晶硅或铝制成的接触塞(“插塞”)4与铁电存储电容器的一个电极SN连接，其另一电极PL处于固定的单元极板电压上，并具有铁电介质5。位线BL经由例如掺杂多晶硅构成的接触塞8与源区2连接，而用于形成选择晶体管栅电极的、在漏区1和源区2之间的区域，并在由氧化硅构成的场氧化物FOX之上的字线WL嵌入到绝缘层9内。
电极PL经由例如掺杂多晶硅构成的接触塞6与在半导体衬底的表面区内的n-导电的、高掺杂区7连接。由此在场氧化物FOX之下形成厚氧化物晶体管，它在阈下电流范围内起着电阻作用，并具有电阻值R2，该电阻值按上述方式确定。因此电极PL经接触塞6连接到区7，该区7经厚氧化物晶体管、漏区1和接触塞4与分离状态的浮置电极SN相连。厚氧化物晶体管的阈电压例如通过在场氧化物FOX下相应的掺杂调整得如此之高，以至于对所有出现的字线电压而言，厚氧化物晶体管的电阻值R2满足上述给定条件。
图3示出本发明的另一实施例，它与图2的实施例的区别在于，电阻R通过在场氧化物FOX下的弱反掺杂的n导电区10形成。
最后，图4示出一实施例，其中电阻R通过由在电极PL和浮置电极SN之间例如多晶硅构成的高欧姆连接11实现。
在图2到图4的所有上述实施例，电阻R的电阻值R2是如此确定的，它满足上述给定条件。因此建立一种电阻性铁电存储单元，其中，即使没有“再生”存储电容器内容，也可以不被程序重调毁坏。

Claims (7)

1.由一只选择晶体管和一只配有一个第一和一个第二电极(PL，SN)的存储电容器构成的电阻性铁电存储器单元，该选择晶体管具有在一个半导体衬底中的一个第一区(1)和一个第二区(2)，该第一区掺杂有一个第一导电类型的掺杂材料，该第二区同样掺杂有一个第一导电类型的掺杂材料，该半导体衬底掺杂有一个与第一导电类型相反的第二导电类型的掺杂材料，其中的第一电极(PL)处于一固定的单元极板电压下，而其第二电极(SN)与选择晶体管的第一区(1)连接，其中选择晶体管和存储电容器安置在所述半导体衬底内，
其特征在于，
在存储电容器的第二电极(SN)和固定的单元极板电压之间规定有一电阻(FOX；FOX，10；11)其电阻值R2这样确定，使
                       R3《R2《R1，
其中：
R1＝在选择晶体管的第一区(1)和半导体衬底之间的pn结的反向电阻值，
R3＝在接通状态下选择晶体管的第一区(1)和第二区之间的电阻值。
2.根据权利要求1所述的电阻性铁电存储器单元，
其特征在于，
选择晶体管的第一区(1)是漏区。
3.根据权利要求1所述的电阻性铁电存储器单元，
其特征在于，
在半导体衬底内，在选择晶体管的第一区(1)和一个高掺杂区(7)之间的原氧化物晶体管充当电阻，该高掺杂区(7)掺杂有第一导电类型的掺杂材料。
4.根据权利要求1所述的电阻性铁电存储单元，
其特征在于，
在半导体衬底内，在选择晶体管的第一区(1)和一个高掺杂区(7)之间的弱掺杂区充当电阻，该弱掺杂区掺杂有第一导电类型的掺杂材料，该高掺杂区掺杂有第一导电类型的掺杂材料。
5.根据权利要求3或4所述的铁电存储器单元，
其特征在于，
所述高掺杂区(7)经接触塞(6)与存储电容器的该一个电极(PL)连接。
6.根据权利要求1或2所述的铁电存储器单元，
其特征在于，
电阻直接在存储电容器的第一电极(PL)和第二电极(SN)之间形成。
7.根据权利要求6所述的铁电存储器单元，
其特征在于，
电阻是高欧姆多晶电阻。
CNB998089893A 1998-07-22 1999-03-25 电阻性的铁电存储单元 Expired - Fee Related CN1161787C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19832993.8 1998-07-22
DE19832993A DE19832993C1 (de) 1998-07-22 1998-07-22 Resistive ferroelektrische Speicherzelle

Publications (2)

Publication Number Publication Date
CN1310845A CN1310845A (zh) 2001-08-29
CN1161787C true CN1161787C (zh) 2004-08-11

Family

ID=7874931

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998089893A Expired - Fee Related CN1161787C (zh) 1998-07-22 1999-03-25 电阻性的铁电存储单元

Country Status (8)

Country Link
US (1) US6627935B2 (zh)
EP (1) EP1103050B1 (zh)
JP (1) JP2002521781A (zh)
KR (1) KR100588388B1 (zh)
CN (1) CN1161787C (zh)
DE (2) DE19832993C1 (zh)
TW (1) TW428171B (zh)
WO (1) WO2000005722A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110649000A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 具有电容器的半导体器件及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE0101183D0 (sv) 2001-04-02 2001-04-02 Ericsson Telefon Ab L M Micro electromechanical switches
JP3760470B2 (ja) * 2004-01-06 2006-03-29 セイコーエプソン株式会社 記憶回路、半導体装置、及び電子機器
DE102004040765B4 (de) 2004-08-23 2013-05-16 Qimonda Ag Halbleiterspeicher und Verfahren zur Herstellung des Halbleiterspeichers
US7180141B2 (en) * 2004-12-03 2007-02-20 Texas Instruments Incorporated Ferroelectric capacitor with parallel resistance for ferroelectric memory
CN101409104B (zh) * 2008-07-24 2011-05-04 复旦大学 一种不挥发动态存储器
US8130559B1 (en) * 2008-08-06 2012-03-06 Altera Corporation MEMS switching device and conductive bridge device based circuits
US9460770B1 (en) 2015-09-01 2016-10-04 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6117127A (ja) * 1984-07-04 1986-01-25 Hitachi Ltd 光スイツチ素子の駆動方法
KR950009813B1 (ko) * 1993-01-27 1995-08-28 삼성전자주식회사 반도체장치 및 그 제조방법
JP3020422B2 (ja) * 1994-12-22 2000-03-15 松下電器産業株式会社 半導体記憶装置
US5959878A (en) * 1997-09-15 1999-09-28 Celis Semiconductor Corporation Ferroelectric memory cell with shunted ferroelectric capacitor and method of making same
DE19854418C2 (de) * 1998-11-25 2002-04-25 Infineon Technologies Ag Halbleiterbauelement mit zumindest einem Kondensator sowie Verfahren zu dessen Herstellung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110649000A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 具有电容器的半导体器件及其制造方法
CN110649000B (zh) * 2018-06-27 2021-04-27 台湾积体电路制造股份有限公司 具有电容器的半导体器件及其制造方法

Also Published As

Publication number Publication date
KR20010034943A (ko) 2001-04-25
WO2000005722A1 (de) 2000-02-03
DE19832993C1 (de) 1999-11-04
CN1310845A (zh) 2001-08-29
US20010038109A1 (en) 2001-11-08
US6627935B2 (en) 2003-09-30
DE59903566D1 (de) 2003-01-09
EP1103050B1 (de) 2002-11-27
JP2002521781A (ja) 2002-07-16
TW428171B (en) 2001-04-01
EP1103050A1 (de) 2001-05-30
KR100588388B1 (ko) 2006-06-12

Similar Documents

Publication Publication Date Title
US11948637B2 (en) Memory cells, memory cell arrays, methods of using and methods of making
US10242739B2 (en) Memory cells, memory cell arrays, methods of using and methods of making
US5838609A (en) Integrated semiconductor device having negative resistance formed of MIS switching diode
US5978253A (en) Methods of operating integrated circuit memory devices having nonvolatile single transistor unit cells therein
CN1160734C (zh) 由多个电阻性铁电存储单元构成的存储装置
US7710759B2 (en) Nonvolatile ferroelectric memory device
CN1161787C (zh) 电阻性的铁电存储单元
JP2003500790A (ja) プレート線検知
CN1171313C (zh) 由阻性铁电存储单元组成的存储装置
KR100682180B1 (ko) 불휘발성 강유전체 메모리 장치
USRE47381E1 (en) Forming semiconductor cells with regions of varying conductivity
KR100903418B1 (ko) 전자이주 효과를 이용한 메모리 셀
JPH05110112A (ja) 不揮発性半導体メモリおよびその読み出し方法
KR20060117791A (ko) 불휘발성 강유전체 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040811