DE10133874A1

DE10133874A1 - Speicherzelle mit einem zweiten Transistor zum Halten eines Ladungswertes

Info

Publication number: DE10133874A1
Application number: DE10133874A
Authority: DE
Inventors: Juergen Zielbauer
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2001-07-12
Filing date: 2001-07-12
Publication date: 2003-02-20
Also published as: US6940115B2; US20030015749A1

Abstract

Es wird eine Speicherzelle mit einem Transistor und einem Kondensator beschrieben, bei dem ein zweiter Transistor in Form eines parasitären Feldeffekttransistors ausgebildet ist. Der parasitäre Feldeffekttransistor ist dazu vorgesehen, um eine elektrisch leitende Verbindung zwischen einer Spannungsquelle und der inneren Elektrode des Kondensators herzustellen. Auf diese Weise wird automatisch eine Stabilisierung eines Ladungszustandes des Kondensators erreicht.

Description

Die Erfindung betrifft eine Speicherzelle mit einem Transistor gemäß des Oberbegriffs des Patentanspruchs 1.

Speicherzellen werden bei Halbleiterspeicherbauelementen dazu verwendet, um Informationen zu speichern. Die Speicherzelle weist einen Transistor und einen Kondensator auf, wobei durch den Ladungszustand des Kondensators die zu speichernde Information dargestellt wird. Insbesondere werden Speicherzellen mit einem Transistor und einem Kondensator bei dynamischen Halbleiterspeicherbauelementen eingesetzt. Aufgrund nicht zu vermeidender Leckströme geht jedoch Ladung aus dem Kondensator verloren. Sind die Leckströme zu groß, so kann die aufgrund der Ladung abgespeicherte Information der Speicherzelle verloren gehen. Zur Vermeidung dieses Problems werden die Speicherzellen auf eine korrekte Funktionsweise überprüft.

Weisen Speicherzellen hohe Leckströme auf, so werden diese Speicherzellen bei der Überprüfung der Funktionsfähigkeit des Halbleiterspeicherbauelementes erkannt und durch redundante Speicherzellen ersetzt. Weiterhin ist es bekannt, bei statischen Halbleiterspeicherbauelementen die Informationen durch den Schaltzustand eines Transistorpaares abzuspeichern. Dabei stabilisiert jeweils einer von zwei Transistoren den Schaltzustand des anderen Transistors, so dass die Information nicht durch Ladung gespeichert ist und damit das Problem von Leckströmen nicht auftritt.

Eine statische Speicherung der Information durch den Schaltzustand des Transistorpaares hat zwar den Vorteil, dass die Information so lange erhalten bleibt, so lange die Spannungsversorgung des Halbleiterspeicherbauelementes erhalten bleibt, hat jedoch gleichzeitig den Nachteil, dass eine statische Speicherzelle vier bis sechs Transistoren und damit einen vielfach größeren Flächenbedarf benötigt als eine Speicherzelle, bei der die Information durch den Ladungszustand des Kondensators gespeichert ist.

Die Aufgabe der Erfindung besteht darin, eine Speicherzelle bereitzustellen, die geringere Leckströme aufweist.

Die Aufgabe der Erfindung wird durch die Merkmale des Anspruchs 1 gelöst. Ein wesentlicher Vorteil der Speicherzelle gemäß Anspruch 1 besteht darin, dass ein zweiter Transistor vorgesehen ist, der abhängig vom Ladungszustand des Kondensators die innere Elektrode des Kondensators mit einer Spannungsquelle leitend verbindet. Auf diese Weise wird erreicht, dass ein Ladungszustand des Kondensators automatisch stabilisiert wird. Dabei wird durch eine geschickte Ausnutzung eines parasitären Feldeffekttransistors und durch eine Modifikation der Implantationsstrategie ein Mechanismus kompensiert, der üblicherweise zum Ladungsträgerverlust des Kondensators beiträgt, und zur Stabilisierung des Ladungszustandes des Kondensators verwendet.

Aufgrund der erfindungsgemäßen Ausbildung der Speicherzelle wird eine aktive Stabilisierung eines gewünschten Ladungszustandes des Kondensators erreicht. Durch die vorteilhafte Ausführungsform der Speicherzelle können Halbleiterspeicherbauelemente mit geringeren Produktionsverlusten hergestellt werden. Gleichzeitig ist ein geringerer Flächenbedarf für die Implementierung zusätzlicher redundanter Speicherzellen auf dem Bauelement notwendig. Damit wird eine Flächeneinsparung und folglich eine Kostenreduktion erreicht. Zudem weist die Speicherzelle eine geringere Ausfallwahrscheinlichkeit auf, so dass insgesamt ein mit der erfindungsgemäßen Speicherzelle aufgebautes dynamisches Halbleiterspeicherbauelement eine größere Zuverlässigkeit aufweist.

Weitere vorteilhafte Ausführungsformen der erfindungsgemäßen Speicherzelle sind in den abhängigen Ansprüchen angegeben.

Die erfindungsgemäße Speicherzelle wird vorzugsweise mit einem Grabenkondensator ausgebildet. Zudem ist abhängig von den verwendeten Dotierungen eine Stabilisierung einer positiven oder einer negativen Ladung im Inneren der Kondensatorelektrode möglich.

Vorzugsweise wird die Ausbildung des zweiten Transistors durch die Abfolge einer npn-Schichtenfolge dargestellt, die angrenzend an die Isolierschicht des Kondensators ausgebildet ist. Anstelle der npn-Schichtenabfolge kann auch eine npn- Schichtenabfolge verwendet werden, wenn die innere Elektrode des Kondensators anstelle einer n-Dotierung eine p-Dotierung aufweist. Auf diese Weise ist eine einfache Ausbildungsform der erfindungsgemäßen Speicherzelle möglich.

In einer bevorzugten Ausführungsform der Speicherzelle weist die Isolierschicht des Kondensators im wesentlichen über die gesamte pnp- bzw. npn-Schichtenfolge die gleiche Dicke auf. Damit ist eine einfache und kostengünstige Ausführungsform des Kondensators gegeben.

Die Erfindung wird im Folgenden anhand der Figur näher erläutert.
Die Figur zeigt schematisch einen Querschnitt durch eine Speicherzelle eines dynamischen Halbleiterspeicherbauelementes. Es ist ein Halbleitersubstrat 1 dargestellt, das eine erste Dotierschicht 2 aufweist. Das Substrat 1 ist in Form eines Siliciumsubstrates ausgebildet und die erste Dotierschicht 2 stellt eine positiv dotierte vergrabene Wanne dar. Auf der ersten Dotierschicht 2 ist eine zweite Dotierschicht 3 aufgebracht. Die zweite Dotierschicht 3 stellt eine N- dotierte vergrabene Wanne dar. Über der zweiten Dotierschicht 3 ist eine dritte Dotierschicht 4 angeordnet, die in Form einer positiv dotierten Substratschicht ausgebildet ist. In die dritte Dotierschicht 4 ist von der Oberfläche her ein erstes negativ dotiertes Anschlussgebiet 5 eingebracht. Das erste Anschlussgebiet 5 stellt einen Drainanschluss eines Transistors dar und wird zum Anschluss einer Bitleitung verwendet. In einem vorgegebenen Abstand zum ersten Anschlussgebiet 5 ist ein zweites Anschlussgebiet 6 in der dritten Dotierschicht 4 in Form als negativ dotiertes Gebiet ausgebildet. Zwischen dem ersten und dem zweiten Anschlussgebiet 5, 6 ist auf der Oberfläche des Substrates 1 ein Gateanschluss ausgebildet, der zum Anschluss einer Wortleitung dient. Der Transistor stellt einen Auswahltransistor dar.
Angrenzend an das zweite Anschlussgebiet 6 ist eine negativ dotierte innere Elektrode 8 eines Grabenkondensators angeordnet. Die innere Elektrode 8 ist leitend mit dem zweiten Anschlussgebiet 6 verbunden. Die innere Elektrode 8 wird von einer Isolierschicht 9 umgeben, die die innere Elektrode 8 elektrisch von dem umgebenden Material isoliert. Es ist nur eine leitende Verbindung zum zweiten Anschlussgebiet 2 ausgebildet. Die innere Elektrode 8 erstreckt sich ausgehend von der Oberfläche des Substrates 1 über die dritte und zweite Dotierschicht 3, 4 bis in die erste Dotierschicht 2. In einer einfachen Ausführungsform ist die Isolierschicht 9 als Siliciumoxidschicht ausgebildet.
Die Isolierschicht 9 ist vorzugsweise angrenzend an die erste, zweite und dritte Dotierschicht 2, 3, 4 in nahezu konstanter Dicke ausgebildet. Auf diese Weise ist eine einfache Ausbildung des Grabenkondensators möglich.
Die erste Dotierschicht 2 stellt eine Gegenelektrode des Grabenkondensators dar. Die zweite Dotierschicht 3 ist mit einer Spannungsquelle 10 elektrisch leitend verbunden.
Zwischen dem zweiten Anschlussgebiet 6, das einen Sourceanschluss des Transistors darstellt und der zweiten Dotierschicht 3 wird ein parasitärer Feldeffekttransistor 10 ausgebildet, dessen Steueranschluss die innere Elektrode 8 des Grabenkondensators darstellt. Die zwei Anschlüsse des parasitären Feldeffekttransistors sind durch das zweite Anschlussgebiet 6 und die zweite Dotierschicht 3 dargestellt.
Im Gegensatz zu bisherigen Ausführungsformen von Kondensatoren ist der erfindungsgemäße Kondensator im Bereich des p-dotierten Substrates 4, die die dritte Dotierschicht darstellt, mit einer relativ dünnen Isolierschicht 9 ausgebildet. Auf diese Weise wird die Steuerfunktion durch die innere Elektrode 8 im Gegensatz zu bisher bekannten Ausführungsformen, bei denen die Ausbildung des parasitären Feldeffekttransistors nachteilig war, unterstützt. Bisher bekannte Ausführungsformen weisen eine größere Dicke der Isolierschicht 9 im Bereich des parasitären Feldeffekttransistors auf, um die Wirkung des parasitären Feldeffekttransistors zu vermeiden.
Im Gegensatz dazu wird jedoch in der erfindungsgemäßen Ausführungsform der Speicherzelle gerade die Ausbildung eines parasitären Feldeffekttransistors dazu verwendet, um bei einem gegebenen Ladungszustand der inneren Elektrode 8 eine leitende Verbindung zwischen der Spannungsquelle 10 und der inneren Elektrode 8 zu stellen. Auf diese Weise wird dafür gesorgt, dass die innere Elektrode 8 ab einem gegebenen Ladungspegel mit der Spannungsquelle 10 verbunden ist und mit Ladung versorgt wird. Dadurch wird der Ladungszustand des Kondensators automatisch stabilisiert.
Im Folgenden wird die Funktionsweise der erfindungsgemäßen Speicherzelle erläutert: In einer Ausbildung der Speicherzelle gemäß der Figur ist typischerweise ein gespeicherter Ladungszustand +1 hinsichtlich eines Ladungsträgerverlustes gefährdet. Wird im Kondensator eine +1 gespeichert, so bildet der hohe Ladungspegel in der inneren Elektrode des Kondensators einen Kanal eines parasitären Feldeffekttransistors an der Außenseite der Isolierschicht 9 im Bereich der dritten Dotierschicht 4 aus. Dadurch wird die innere Elektrode 8 des Kondensators über die zweite Dotierschicht 3 in erfindungsgemäßer Weise mit der Spannungsquelle 10 verbunden. Die Spannungsquelle 10 hält den Ladungspegel der inneren Elektrode 8 auf dem Spannungswert der Spannungsquelle. Somit wird die gespeicherte Ladung +1 gegenüber unerwünschten Leckströmen stabilisiert.
Wird hingegen eine 0, d. h. eine negative Ladung, im Kondensator gespeichert, so sperrt die negative Ladung im Speicherkondensator den parasitären Transistor, so dass keine Ladung abfließt.
Anstelle der in der Figur dargestellten Dotierung ist auch eine entsprechend inverse Dotierung möglich, so dass die innere Elektrode 8, das erste und zweite Anschlussgebiet 5, 6 und die zweite Dotierschicht 3 positiv dotiert sind. In entsprechender Weise ist dann die dritte Dotierschicht 4 und die erste Dotierschicht 2 negativ dotiert ausgebildet. Bezugszeichenliste 1 Substrat
2 erste Dotierschicht
3 zweite Dotierschicht
4 dritte Dotierschicht
5 erstes Anschlussgebiet
6 zweites Anschlussgebiet
7 Gateanschluss
8 innere Elektrode
9 Isolierschicht
10 parasitärer Feldeffekttransistor

Claims

1. Speicherzelle mit einem Transistor und einem Kondensator, wobei der Transistor zum Auslesen und/oder Einschreiben einer Information aus bzw. in den Kondensator vorgesehen ist,
wobei der Kondensator eine innere und eine äußere Elektrode aufweist,
wobei die innere Elektrode über eine Isolierschicht von der äußeren Elektrode elektrisch isoliert ist,
wobei der Kondensator in ein Halbleitermaterial eingebracht ist,
dadurch gekennzeichnet, dass
ein zweiter Transistor (10) in das Halbleitermaterial (1) eingebracht ist,
dass ein erster Anschluss (6) des zweiten Transistors (10) mit der inneren Elektrode (8) elektrisch leitend verbunden ist,
dass der zweite Transistor (10) als Steueranschluss die innere Elektrode des Kondensators aufweist,
dass ein zweiter Anschluss (3) des zweiten Transistors (10) zum Anschluss an eine Spannungsquelle (10) vorgesehen ist,
und dass der zweite Transistor (10) zum Aufladen des Kondensators vorgesehen ist.

2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, dass der Kondensator eine innere Elektrode (8) aufweist, die über eine Isolierschicht (9) gegenüber dem Halbleitermaterial (1) elektrisch isoliert ist,
dass angrenzend an die Isolierschicht (9) ein erstes elektrisch leitendes Gebiet (2) in das Halbleitermaterial (1) eingebracht ist, das die äußere Elektrode des Kondensators darstellt,
dass in das Halbleitermaterial (1) ein erstes elektrisch leitendes Anschlussgebiet (6) des ersten Transistors eingebracht ist, das mit der inneren Elektrode (8) leitend verbunden ist,
dass das erste Anschlussgebiet (6) in einem vorgegebenen Abstand zum ersten leitenden Gebiet (2) im Halbleitermaterial (1) ausgebildet ist,
dass das erste Anschlussgebiet (6), die innere Elektrode (8) und das zweite Gebiet (3) eine inverse Dotierung im Vergleich zum Halbleitermaterial (1) aufweisen,
dass das Anschlussgebiet (6) und das erste leitende Gebiet (2) an die Isolierschicht (9) angrenzen,
dass angrenzend an die Isolierschicht (9) ein zweites leitendes Gebiet (3) im Halbleitermaterial (1) ausgebildet ist,
dass das erste Gebiet (2) die gleiche Dotierung wie das Halbleitermaterial (1) aufweist,
dass das zweite Gebiet (3) zwischen dem Anschlussgebiet (6) und dem ersten Gebiet (2) ausgebildet ist,
dass das zweite Gebiet (3) einen Anschluss des zweiten Transistors (10) darstellt.

3. Speicherzelle nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Isolierschicht (9) in dem Bereich zwischen dem ersten Gebiet (2) und dem ersten Anschlussgebiet (6) im wesentlichen die gleiche Dicke aufweist, wie im Bereich des zweiten Gebietes (3) und/oder im Bereich zwischen dem ersten Anschlussgebiet (6) und dem zweiten Gebiet (3).

4. Speicherzelle nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die innere Elektrode (8), das erste Anschlussgebiet (6) und das zweite Gebiet (3) aus einem negativ dotierten Halbleitermaterial gebildet sind,
dass das erste Gebiet (2) aus einem positiv dotierten Halbleitermaterial gebildet ist, und
dass das Halbleitermaterial positiv dotiert ist.