DE19821004A1 - Sequenzgenerator - Google Patents

Sequenzgenerator

Info

Publication number
DE19821004A1
DE19821004A1 DE19821004A DE19821004A DE19821004A1 DE 19821004 A1 DE19821004 A1 DE 19821004A1 DE 19821004 A DE19821004 A DE 19821004A DE 19821004 A DE19821004 A DE 19821004A DE 19821004 A1 DE19821004 A1 DE 19821004A1
Authority
DE
Germany
Prior art keywords
register
location
feed
locations
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19821004A
Other languages
English (en)
Other versions
DE19821004C2 (de
Inventor
Michael Niegel
Ralf Kukla
Seyed-Hami Nourbakhsh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE19821004A priority Critical patent/DE19821004C2/de
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Priority to KR1020007012471A priority patent/KR20010043433A/ko
Priority to JP2000548954A priority patent/JP4195195B2/ja
Priority to CA002331545A priority patent/CA2331545A1/en
Priority to AU38234/99A priority patent/AU753041B2/en
Priority to EP99920786A priority patent/EP1078457B1/de
Priority to PCT/EP1999/002812 priority patent/WO1999059246A1/en
Priority to CN99808519A priority patent/CN1309833A/zh
Priority to TW088107154A priority patent/TW509870B/zh
Priority to ARP990102201A priority patent/AR018604A1/es
Priority to US09/310,068 priority patent/US6735239B1/en
Publication of DE19821004A1 publication Critical patent/DE19821004A1/de
Application granted granted Critical
Publication of DE19821004C2 publication Critical patent/DE19821004C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J13/00Code division multiplex systems
    • H04J13/10Code generation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators

Abstract

Sequenzgenerator, um Sequenzen von binären oder diskreten Werten zu erzeugen. Der erfindungsgemäße Sequenzgenerator kann flexibel an Anforderungen angepaßt werden. Eine erste Auswahlvorrichtung ist bereitgestellt, um Schieberegisterspeicherstellen als Rückführstellen auszuwählen, um ein Rückführsignal zu erzeugen. Weiter ist eine zweite Auswahlvorrichtung bereitgestellt, um Schieberegisterspeicherstellen als Zuführstellen auszuwählen, an die das Rückführsignal angelegt wird. Eine Steuervorrichtung mit einer Vielzahl von Steuerspeicherstellen kann bereitgestellt werden, um eine Steuerbitsequenz für ein Steuern der ersten und zweiten Auswahlvorrichtung zu speichern. Der Sequenzgenerator gemäß der Erfindung kann als Longcode- und/oder Shortcode-Generator in einem CDMA-Telekommunikationssystem verwendet werden.

Description

Die vorliegende Erfindung betrifft einen Sequenzgenerator, um Sequenzen von Werten zu erzeugen.
In einer größer werdenden Anzahl von technischen Gebieten wird die Übertragung und Verarbeitung von analogen Signalen nach und nach durch eine Übertragung und Verarbeitung von digital dargestellten Signalen oder Daten ersetzt. Eine digitale Übertragung oder Verarbeitung von Daten stellt im Vergleich zu einer analogen Übertragung und Verarbeitung von Signalen Vorteile bereit, insbesondere durch die Verfügbarkeit billiger Computerleistung, die für ein effizientes Handhaben von digitalen Daten notwendig ist.
Ein solcher Trend in Richtung Digitalisierung zeigt sich auch in Telekommunikationssystemen, bei denen ein analoges Handhaben von Daten nach und nach durch eine digitale Darstellung, Verarbeitung und Übertragung von Daten ersetzt wird.
Ein CDMA (Code Division Multiple Access) Telekommunikationssystem kann beispielsweise vornehmlich digital arbeiten, d. h. es kann Sprachsignale, Benutzerdaten und Steuerdaten innerhalb des Systems in einer digitalen Form darstellen, verarbeiten und übertragen.
In einem CDMA-System wird eine Vielzahl von verschiedenen Kommunikationskanälen zu einem einzigen Signal zusammengefaßt, das zu einer Empfangsstation übermittelt wird. An der Empfangsstation wird jeder der Vielzahl von Kommunikationskanälen aus dem übertragenen Signal wiedergewonnen. Dafür ist es jedoch notwendig, daß vor einem Zusammenfassen der Kommunikationskanäle die Daten eines jeden Kommunikationskanals digital gekennzeichnet werden, so daß die einzelnen Kanäle nach einem Empfang an der Empfangsstation unterschieden werden können. Dieses Kennzeichnen von Daten eines Kommunikationskanal kann ein Spreizen des schmalbandigen Signals jedes Kommunikationskanals in ein breitbandiges Signal beinhalten, unter Verwendung eines Shortcodes (Kurzcode, Spreizcode).
Ein Shortcode ist eine definierte Sequenz von Bits oder Chips, und ist vorzugsweise othhogonal zu anderen Shortcodes. Ein Spreizen von Daten eines Kommunikationskanals kann erzielt werden, indem jeder einzelne Bitwert von Kanaldaten durch den Shortcode bzw. den invertierten Shortcode dargestellt wird. Beispielsweise kann jede logische 1 durch den Shortcode selbst und jede logische 0 durch den invertierten Shortcode dargestellt werden, oder anders herum.
Die Längen von verschiedenen Shortcodes variieren, beispielsweise von 16 Symbolen bis zu 128 Symbolen.
Nach dem Spreizvorgang werden die gespreizten Kanäle zu einem Breitband-CDMA-Signal zusammengefaßt, das über eine Luftschnittstelle übertragen wird, beispielsweise von einer Basisstation eines CDMA-Telekommunikationsnetzwerk zu einer Empfangsstation.
Vor einer Übertragung kann das CDMA-Signal unter Verwendung eines sogenannten Longcodes (Langcode) weiter verarbeitet werden, beispielsweise, um einen Satz von Shortcodes wiederzuverwenden, oder um eine verbesserte Datensicherheit bereitzustellen. Ein Longcode besteht ähnlich wie ein Shortcode aus einer definierten Sequenz von binären Werten oder Symbolen, beispielsweise einer Pseudozufallsfolge. Der Longcode kann mit den Kanaldaten verarbeitet werden, beispielsweise unter Verwendung eines XODER (Exklusiv ODER) Verarbeitungsvorgangs. Die Empfangsstation könnte das ursprüngliche Signal unter Verwendung des identischen Longcodes und einer inversen logischen Operation wiedergewinnen.
Damit sie sofort für ein Verarbeiten zur Verfügung stehen, können Longcodes oder Shortcodes vorab erzeugt werden und in einer Speichervorrichtung abgespeichert werden. Ein Speichern einer größeren Anzahl von verschiedenen Short- und/oder Longcodes erfordert jedoch große Speicher, was teuer ist. Darüber hinaus müssen die Speichervorrichtungen schnell sein, um den hohen Verarbeitungsgeschwindigkeiten in einem Telekommunikationssystem zu entsprechen. Weiter könnten verschiedene Pseudorauschgeneratorn bereitgestellt werden, um verschiedene Short- und Longcodes zu erzeugen, beispiesweise, wie sie in verschiedenen Standards benötigt werden. Dies ist jedoch unpraktisch, und alternative Verfahren sind vonnöten.
Es ist daher Aufgabe der vorliegenden Erfindung, einen flexiblen Sequenzgenerator bereitzustellen, um verschiedene definierte Sequenzen von Werten zu erzeugen.
Diese Aufgabe der Erfindung wird durch die Merkmale des Anspruchs 1 gelöst.
Vorzugsweise kann zumindest eine beliebige Schieberegisterspeicherstelle als eine Rückführstelle und zumindest eine beliebige Schieberegisterstelle als eine Zuführstelle ausgewählt werden, und somit kann eine Vielzahl von verschiedenen bestimmten Sequenzen von Werten erzeugt werden, ohne eine Hardwarekonfiguration zu ändern. Die Anzahl von Registerspeicherstellen, die bei der Erzeugeung einer bestimmten Sequenz von Werten aktiv ist, kann eingestellt werden, indem eine erste Zuführstelle ausgewählt wird, die Rückführcharakteristik kann eingestellt werden, indem zumindest eine Rückführstelle ausgewählt wird. Demzufolge kann der Sequenzgenerator der Erfindung flexibel angepaßt werden, um verschiedene definierte Sequenzen von diskreten Werten zu erzeugen, und kann somit einfach angepaßt werden, z. B. an Systemspezifikationen.
Eine erste Auswahlvorrichtung kann bereitgestellt werden, um selektiv einen Ausgangsanschluß einer Registerspeicherstelle mit einer Verarbeitungsvorrichtung zu verbinden, und eine zweite Auswahlvorrichtung kann bereitgestellt werden, um selektiv eine Zuführvorrichtung mit einer als Zuführstelle ausgewählten Registerspeicherstelle zu verbinden.
Darüber hinaus kann die Verarbeitungsvorrichtung eine Vielzahl von Verarbeitungseinheiten einschließen, um Ausgabesignale von der zumindest einen als Rückführstelle ausgewählten Registerspeicherstelle zu verarbeiten, um ein Signal zu bilden, das zu der zumindest einen als Zuführstelle ausgewählten Registerspeicherstelle zu führen ist. Vorteilhafterweise kann die Verarbeitungsvorrichtung eine logische Exklusiv-ODER (XODER) Operation durchführen.
Die Steuervorrichtung kann eine Speichervorrichtung oder eine Datenbereitstellvorrichtung beinhalten, um eine Bitsequenz zu speichern oder bereitzustellen, deren logische Werte verwendet werden, um die zumindest eine Rückführstelle und die zumindest eine Zuführstelle auszuwählen.
Vorteilhafterweise ist die Speichervorrichtung mit einer logischen Schaltung verbunden, die die erste und zweite Auswahlvorrichtung so steuert, daß eine erste logische 1 der Bitsequenz eine Zuführstelle und jede nachfolgende logische 1 eine Rückführstelle definiert, bzw. die erste logische 0 der Bitsequenz eine Zuführstelle und jede nachfolgende logische 0 eine Rückführstelle definiert.
Weitere vorteilhafte Merkmale der Erfindung sind in weiteren abhängigen Ansprüchen definiert.
Die Erfindung ist am Besten zu verstehen, wenn die Beschreibung zusammen mit den begleitenden Zeichnungen gelesen wird, in denen:
Fig. 1 ein Blockdiagramm eines ersten Ausführungsbeispiels der Erfindung zeigt;
Fig. 2a ein Blockdiagramm eines zweiten Ausführungsbeispiels der Erfindung zeigt;
Fig. 2b einen Abschnitt des zweiten Ausführungsbeispiels der Erfindung aus Fig. 2a für ein Veranschaulichen von Schaltzuständen zeigt;
Fig. 2c und 2d Äquivalenzschaltungen des zweiten Ausführungsbeispiels der Erfindung in Übereinstimmung mit verschiedenen Zuständen der Steuersignale zeigen;
Fig. 3a ein Blockdiagramm eines dritten Ausführungsbeispiels der Erfindung zeigt;
Fig. 3b und 3c Äquivalenzschaltungen des dritten Ausführungsbeispiels der Erfindung in Übereinstimmung mit verschiedenen Programmierungszuständen zeigen; und
Fig. 4 ein Blockdiagramm eines Sequenzgenerators zeigt.
Im folgenden wird das erste Ausführungsbeispiel der Erfindung mit Bezug auf die Fig. 1 und 4 beschrieben.
Ein Sequenzgenerator kann als eine Hardwarevorrichtung realisiert werden, die eine bestimmte, definierte Sequenz einer vorbestimmten Anzahl von binären oder diskreten Werten erzeugt. Ein Sequenzgenerator kann beispielsweise unter Verwendung eines Schieberegisters mit einer charakteristischen Rückführanordnung verwirklicht werden, wie dies im Stand der Technik wohlbekannt ist. In diesem Fall gibt der Sequenzgenerator eine definierte Sequenz mit einer definierten Anzahl von Werten aus. Falls der Generator kontinuierlich betrieben wird, wird die definierte Sequenz von Werten wiederholt. Die Abfolge von Werten wird durch die Anzahl von Registerspeicherstellen und die bereitgestellte spezielle Rückführanordnung bestimmt. Ein Sequenzgenerator zur Erzeugung eines Longcode kann beispielsweise 18-41 Registerspeicherstellen oder -stufen umfassen. Ein entsprechender Longcode besteht daher aus 218-241 Werten.
Fig. 4 veranschaulicht einen Sequenzgenerator. Ein Schieberegister mit einer Vielzahl von Speicherstellen 401405 ist gezeigt. Jeder der Schieberegisterstellen kann einen binären oder diskreten Wert speichern. Das Schieberegister kann beispielsweise unter Verwendung von in Serie verbundenen Flip-Flops realisiert sein, wie dies im Stand der Technik bekannt ist. Somit sind die Ausgabeanschlüsse einzelner Registerspeicherorte mit Eingangsanschlüssen jeweiliger benachbarter Registerspeicherorte verbunden. Der Ausgang des Registerspeicherortes 401 wird für eine weitere Verarbeitung ausgegeben.
Das Schieberegister ist mit einer Rückführanordnung 410, 411 ausgestattet. Die Rückführanordnung verarbeitet Ausgabesignale von Registerspeicherstellen 401 und 403 und führt das Verarbeitungsergebnis zurück zum Eingangsanschluß der Registerspeicherstelle 405.
Wie bekannt, entspricht jede Registerspeicherstelle einer bestimmten Stufe des Schieberegisters, wobei jede Stufe eine "Ordnung" aufweist. Im vorliegenden Fall umfaßt die erste Stufe die Registerspeicherstelle 401 und hat die Ordnung 1, die zweite Stufe umfaßt die Registerspeicherstelle 402 und weist die Ordnung 2 auf, etc. Da fünf Registerspeicherstellen bereitgestellt sind, ist der sich ergebende Sequenzgenerator fünfter Ordnung.
Für jeden Taktzyklus wird ein gespeicherter Wert jeder Registerspeicherstelle über die Ausgabeanschlüsse ausgegeben und ein neuer Wert wird über die Eingabeanschlüsse jeweiliger Registerspeicherstellen gelesen. Die Ausgabe der Registerspeicherstelle mit der niedrigsten Ordnung, im Beispiel die Registerspeicherstelle 401, wird für eine weitere Verarbeitung ausgegeben. Die Ausgaben der ersten, zweiten und vierten Registerspeicherstelle wird verarbeitet, und das Verarbeitungsergebnis wird als Rückführsignal zurück zum Eingangsanschluß der Registerspeicherstelle mit der höchsten Ordnung geführt, im vorliegenden Fall die fünfte Registerspeicherstelle 405.
Diese bestimmte Schaltung des Beispiels wird eine einzelne definierte Sequenz von Werten erzeugen. Falls verschieden Sequenzen von Werten erwünscht sind, muß ein Schieberegister einer anderen Ordnung und/oder eine andere Rückführanordnung bereitgestellt werden.
In Anwendungen, wie beispielsweise einem CDMA-System, ist ein Anpassen des Sequenzgenerators an Erfordernisse, die aus einer Systemeigenschaft oder externen Anforderungen erwachsen können, beispielsweise einem Datenkommunikationsstandard, schwierig und teuer. Entweder muß eine große Anzahl von verschiedenen Sequenzgeneratoren bereitgestellt werden, oder ein existierender Sequenzgenerator eines Systems muß ausgetauscht werden.
Daher kann ein Sequenzgenerator vorzugsweise durch eine in Fig. 1 gezeigte flexible Vorrichtung realisiert werden. Die Vorrichtung in Fig. 1 schließt ein Schieberegister 1 mit einer Vielzahl von Registerspeicherstellen 1, 12, 13, 14, 15 ein. Die Anzahl von Registerspeicherstellen ist beliebig. Beispielsweise kann ein Schieberegister mit einer Anzahl von n = 32 Registerspeicherstellen bereitgestellt werden. Das Schieberegister kann beispielsweise unter Verwendung einer Vielzahl von in Serie verbundenen Flip-Flops realisiert werden.
Wie zuvor ist die mit 11 bezeichnete erste Registerspeicherstelle die Registerspeicherstelle erster Ordnung und entspricht einer ersten Stufe des Schieberegisters 1. Analog entsprechen alle nachfolgenden Registerspeicherorte nachfolgenden Stufen des Schieberegisters. So ist die n-te Registerspeicherstelle die Registerspeicherstelle der n-ten Ordnung und entspricht der n-ten Stufe.
Das Schieberegister kann für eine weitere Verarbeitung mit externen Vorrichtungen über einen Ausgabeanschluß der ersten Registerspeicherstelle verbunden sein. In anderen Ausführungsbeispielen ist es jedoch möglich, daß andere oder möglicherweise alle Registerspeicherstellen mit der Außenwelt für eine weitere Verarbeitung verbunden sind.
Jeder der Vielzahl von Registerspeicherstellen kann einen binären oder diskreten Wert speichern.
Ein Ausgabeanschluß jeder Registerspeicherstelle ist mit einer ersten Auswahlvorrichtung 3 verbunden, und ein Eingangsanschluß jeder Registerspeicherstelle ist mit einer zweiten Auswahlvorrichtung 4 verbunden.
Darüber hinaus ist die erste Auswahlvorrichtung 3 über eine Verarbeitungsvorrichtung 5 und eine Zuführvorrichtung 6 mit der zweiten Auswahlvorrichtung verbunden. Die Verarbeitungsvorrichtung kann eine Vielzahl von von der ersten Auswahlvorrichtung 3 empfangenen Signalen zu einem Rückführsignal zusammenfassen, das über die Zuführvorrichtung 6 zur zweiten Auswahlvorrichtung 4 übertragen wird.
Die erste Auswahlvorrichtung 3 erlaubt es, Registerspeicherstellen als Rückführstellen auszuwählen, indem Ausgabeanschlüsse jeweiliger Registerspeicherstellen mit der Verarbeitungsvorrichtung 5 verbunden werden.
Registerspeicherstellen werden in Reaktion auf von einer Steuervorrichtung 2 empfangenen Steuersignalen als Rückführstellen ausgewählt. Die Steuersignale werden an die erste Auswahlvorrichtung 3 geliefert und bewirken, daß die erste Auswahlvorrichtung bestimmte Registerspeicherstellen mit der Verarbeitungsvorrichtung 5 verbindet. Beispielsweise können im Ausführungsbeispiel von Fig. 1 die Steuersignale von der Steuervorrichtung 2 dergestalt sein, daß der Ausgabeanschluß der ersten Registerspeicherstelle 11 und der Ausgabeanschluß der zweiten Registerspeicherstelle 12 mit der Verarbeitungsvorrichtung verbunden werden, wohingegen die Ausgabeanschlüsse der verbleibenden Registerspeicherstellen, im gegenwärtigen Beispiel die dritte Registerspeicherstelle 13 und alle Registerspeicherstellen von Stufen mit höherer Ordnung, nicht mit der Verarbeitungsvorrichtung 5 verbunden sein werden.
Die zweite Auswahlvorrichtung 4 erlaubt es, eine Registerspeicherstelle als Zuführstelle auszuwählen, um ein von der Verarbeitungsvorrichtung 5 über die Zuführvorrichtung 6 erhaltenes Rückführsignal zuzuführen. Als Zuführstellen ausgewählte Registerspeicherstellen können zusätzlich mit einer Registerspeicherstelle einer nachfolgenden Schieberegisterstufe höherer Ordnung verbunden sein, in Abhängigkeit von den empfangenen Steuersignalen. In diesem Fall werden von einer Schieberegisterstelle höherer Ordnung und von der Zuführvorrichtung empfangene Ausgabesignale verarbeitet werden, bevor sie an den Eingang der als Zuführstelle ausgewählten Schieberegisterstelle angelegt werden. Die Verarbeitung kann beispielsweise eine XODER Operation oder eine Addieroperation sein.
Registerspeicherorte, die nicht als Zuführorte ausgewählt sind, sind mit Registerspeicherorten der nachfolgenden Stufe höherer Ordnung verbunden.
Wie auch die erste Auswahlvorrichtung 3, empfängt die zweite Auswahlvorrichtung 4 durch die Steuervorrichtung 2 bereitgestellte Steuersignale, durch die eine Schieberegisterstelle mit der Zuführvorrichtung 6 und/oder einer Registerspeicherstelle einer nachfolgenden Schieberegisterstufe höherer Ordnung verbunden wird. Beispielsweise könnten von der Steuervorrichtung 2 empfangene Steuersignale bewirken, daß der Eingangsanschluß der vierten Schieberegisterstelle 14 der vierten Schieberegisterstufe als Zuführstelle ausgewählt wird, und der Ausgangsanschluß der Registerspeicherstelle 13 der dritten Stufe als Rückführstelle ausgewählt wird. Die verbleibenden Registerspeicherstellen könnten beispielsweise nicht als Zuführstellen ausgewählt sein, und somit zur Schieberegisterstelle der jeweiligen nachfolgenden Stufe höherer Ordnung verbunden sein. Falls zusätzlich der Eingangsanschluß der dritten Schieberegisterstelle 13 als Zuführstelle ausgewählt ist, wird ein Ausgabesignal der Schieberegisterstelle 14 und das Zuführsignal verarbeitet werden, bevor sie an den Eingangsanschluß der Schieberegisterstelle 13 geliefert werden, wie oben ausgeführt.
Die als Zuführstelle ausgewählte Schieberegisterstelle mit der höchsten Ordnung wird vorzugsweise nicht mit der darauffolgenden Schieberegisterstelle höhere Ordnung verbunden sein.
Im vorliegenden Beispiel wird angenommen, daß eine Schieberegisterstelle nur als Rückführstelle ausgewählt werden kann, falls sie selbst als Zuführstelle und/oder eine Registerspeicherstelle mit einer höheren Ordnung als Zuführstelle ausgewählt ist. In weiteren Ausführungsbeispielen muß diese Beschränkung jedoch nicht notwendig sein.
Weiter kann im vorliegenden Beispiel eine beliebige Anzahl von Schieberegisterstellen als Rückführstellen ausgewählt sein und eine beliebige Anzahl von Registerspeicherstellen kann als Zuführstellen ausgewählt sein. Jedoch kann es in anderen Ausführungsbeispielen bevorzugt sein, daß nur eine Registerspeicherstelle als Zuführstelle ausgewählt werden kann.
Im folgenden wird der Betrieb des Sequenzgenerators in Übereinstimmung mit dem ersten Ausführungsbeispiel der Erfindung mit Bezug auf Fig. 1 beschrieben.
Der Sequenzgenerator des ersten Ausführungsbeispiel der Erfindung kann flexibel über durch die Steuervorrichtung 2 erzeugte Steuersignale konfiguriert werden. Somit kann der Sequenzgenerator für ein Erzeugen von verschiedenen definierten Sequenzen von Werten verwendet werden. Eine beliebige Anzahl von Schieberegisterstellen kann als Rückführstellen ausgewählt werden, und eine beliebige Anzahl von Schieberegisterspeicherstellen kann als Zuführstellen ausgewählt werden. Daher kann die Anzahl von Stufen und somit die Ordnung des sich ergebenen Sequenzgenerators und die Rückführcharakteristik des Sequenzgenerators kann bestimmt werden.
Falls im vorliegenden Beispiel die dritte Registerspeicherstelle als Zuführstelle und zur gleichen Zeit die Registerspeicherstelle der höchsten Ordnung als Zuführstelle ausgewählt ist, werden 3 Registerspeicherstellen der n Registerspeicherstellen des Schieberegisters beim Erzeugen einer Codesequenz aktiv sein. Alle Registerspeicherstellen höherer Ordnung würden umgangen werden und nicht aktiv zu einem Ausgabesignal des Sequenzgenerators beitragen.
Vor einem Betrieb kann das Schieberegister unter Verwendung einer Eingangssequenz von Werten initialisiert werden, die in jeweilige Registerspeicherstellen geladen werden. Im Fall, daß der Sequenzgenerator dazu angepaßt ist, eine Sequenz von binären Werten zu erzeugen, könnte das Schieberegister unter Verwendung einer Sequenz von binären Werten initialisiert werden. Im Falle, daß der Sequenzgenerator dazu angepaßt ist, diskrete Werte zu erzeugen, könnte das Schieberegister mit diskretisierten Werten beliebiger Größe initialisiert werden.
Vorzugsweise werden vor dem Betrieb Steuersignale an die erste Auswahlvorrichtung 3 und die zweite Auswahlvorrichtung 4 angelegt. Wie oben ausgeführt, werden die Steuersignale durch die Steuervorrichtung 2 erzeugt und werden Registerspeicherstellen als Rückführstellen und Registerspeicherstellen als Zuführstellen auswählen, wie detailliert oben ausgeführt. Vorzugsweise sind im Beispiel die durch die Steuervorrichtung 2 erzeugten Steuersignale während eines Betriebs statisch, d. h. während einer Erzeugung einer bestimmten definierten Sequenz von Werten ändern sich die Steuersignale nicht. Die Erfindung ist jedoch nicht auf statische Steuersignale beschränkt, in weiteren Ausführungsbeispielen können sich die Steuersignale dynamisch während eines Betriebs ändern.
Für jeden Taktzyklus wird in Übereinstimmung mit den internen, in Übereinstimmung mit angelegten Steuersignalen eingerichteten Verbindungen, wie oben ausgeführt, ein Wert zu/von jeder Registerspeicherstelle eingegeben/ausgegeben. Durch die Verarbeitungsvorrichtung 5 empfangene Signale werden verarbeitet und über die Zuführvorrichtung 6 zu als Zuführstellen ausgewählten Registerspeicherstellen geführt. Das heißt, für jeden Betriebszyklus werden durch als Rückführstellen ausgewählte Registerspeicherstellen ausgegebene Signale in die Verarbeitungsvorrichtung 5 eingegeben, verarbeitet und zur zweiten Auswahlvorrichtung 4 über die Zuführvorrichtung 6 geleitet und der zumindest einen als Zuführstelle ausgewählten Registerspeicherstelle bereitgestellt.
Die Verarbeitungsvorrichtung 5 verarbeitet die Eingabesignale zu einem Rückführsignal, das zur zweiten Auswahlvorrichtung 4 geführt wird. Um die empfangenen Ausgabesignale von Registerspeicherstellen zu einem einzigen Signal zusammenzufassen, kann die Verarbeitungsvorrichtung 5 eine beliebige logische oder arithmetische Operation durchführen, beispielsweise Addiervorgänge, UND, ODER, XODER Betriebsvorgänge, etc. oder eine Kombination davon. Die Ausgabe der Registerspeicherstelle mit der niedrigsten Ordnung, im vorliegenden Beispiel die Registerspeicherstelle 11, kann zu einer externen Vorrichtung geführt werden. Somit kann für jeden Taktzyklus des Sequenzgenerators ein Wert der definierten Sequenz von Werten ausgegeben werden.
Die Sequenz von definierten Werten hängt von den durch die Steuervorrichtung 2 erzeugten Steuersignalen ab, die an die erste und zweite Auswahlvorrichtung 3, 4 angelegt sind, wie oben ausgeführt. Somit ist in Übereinstimmung mit den angelegten Steuersignalen die Vorrichtung gemäß des ersten Ausführungsbeispiels der Erfindung in der Lage, definierte Sequenzen von Werten verschiedener Länge und Eigenschaften zu erzeugen.
Falls beispielsweise der Sequenzgenerator dazu angepaßt ist, eine binäre Sequenz von Daten zu erzeugen, und 3 Registerspeicherstellen aktiv sind, d. h. die dritte Registerspeicherstelle 13 als Zuführstelle ausgewählt ist, wird eine durch die Vorrichtung erzeugte Sequenz von Werten eine Länge 23 haben. Falls alle n Registerspeicherstellen des Schieberegisters aktiv sind, wird der resultierende Code eine Länge 2n aufweisen. Verschiedene Codes mit der gleichen Länge können erzeugt werden, indem verschiedene der Registerspeicherstellen als Rückführspeicherstellen ausgewählt werden.
Im Ausführungsbeispiel der Fig. 1 empfangen als Zuführstellen ausgewählte Registerspeicherstellen ein Rückführsignal von der Verarbeitungsvorrichtung 5 über die Zuführvorrichtung 6. Dieses Signal hängt vollständig von den Zuständen der jeweiligen Registerspeicherstellen ab. In weiteren Ausführungsbeispielen ist es jedoch möglich, daß das Rückführsignal mit einem externen, von einer externen Vorrichtung empfangenen Eingabesignal kombiniert oder weiterverarbeitet wird, bevor das zu den als Zuführstellen ausgewählten Registerspeicherstellen geliefert wird.
Im folgenden wird mit Bezug auf Fig. 2a ein zweites Ausführungsbeispiel der Erfindung beschrieben.
Der Sequenzgenerator aus Fig. 2 umfaßt wiederum ein Schieberegister 1 mit einer Vielzahl von Registerspeicherstellen 11-14. Der Einfachheit halber ist im Beispiel von Fig. 2 eine Anzahl von 4 Registerspeicherstellen 11-14 enthalten. Allgemein kann jedoch eine beliebigen Anzahl von Registerspeicherstellen bereitgestellt werden.
Die Anordnung von Fig. 2 umfaßt auch eine erste Auswahlvorrichtung 3, eine Vielzahl von Rückführschaltern 3134 umfassend, von denen jeder einer Registerspeicherstelle zugeordnet ist, und mit dem Ausgabeanschluß der entsprechenden Registerspeicherstelle verbunden ist, um selektiv die Ausgangsanschlüsse mit einer Verarbeitungsvorrichtung 5 zu verbinden, ähnlich den mit Bezug auf Fig. 1 beschriebenen Ausführungsbeispiel.
Die Verarbeitungsvorrichtung 5 umfaßt eine Vielzahl von Verarbeitungseinheiten 52-54, die in Serie verbunden sind und jeweilig mit zumindest einem der Vielzahl von Rückführschaltern verbunden ist. Der Ausgang der letzten Verarbeitungseinheit der Serienverbindung ist mit einer Zuführvorrichtung 6 verbunden. Die Zuführvorrichtung kann eine Verbindung einer gedruckten Schaltung oder eine andere Vorrichtung zum Übertragen von Daten sein.
Weiter umfaßt der Sequenzgenerator der Fig. 2a eine Vielzahl von Zuführschaltern 41-43, die eine zweite Auswahlvorrichtung 4 darstellen. Jeder der Vielzahl von Zuführschaltern 41-43 umfaßt 2 Eingangsanschlüsse, die mit einem Ausgangsanschluß verbindbar sind, in Übereinstimmung mit einem an einem Steueranschluß empfangenen Steuersignal. Der Ausgangsanschluß jedes Zuführschalters ist mit einem entsprechenden Eingangsanschluß einer entsprechenden Registerspeicherstelle verbunden. Einer der Eingangsanschlüsse jeder der Vielzahl von Zuführschaltern 41-43 ist mit einem Ausgangsanschluß einer Registerspeicherstelle einer nachfolgenden Stufe höherer Ordnung verbunden. Der andere Eingangsanschluß jeder der Zuführschalter ist mit der Zuführvorrichtung 6 verbunden.
Somit kann der Eingangsanschluß einer Registerspeicherstelle entweder mit dem Ausgabeanschluß einer Registerspeicherstelle der nächst höheren Ordnung verbunden sein, über den entsprechenden Zuführschalter, oder kann mit der Zuführvorrichtung 5 verbunden sein, in Abhängigkeit vom Zustand des Schalters.
Die Anordnung aus Fig. 2, entsprechend dem zweiten Ausführungsbeispiel, kann als aus einer Vielzahl von in Serie verbundenen Generatorstufen S1-S4 bestehend gesehen werden. Jede Stufe entspricht einer bestimmten Registerspeicherstelle, die erste Stufe entspricht der ersten Registerspeicherstelle, im vorliegenden Beispiel der Registerspeicherstelle 11, die nachfolgenden Stufen entsprechen nachfolgenden Registerspeicherstellen.
3 verschiedene Typen von Stufen können definiert werden.
Ein erster Stufentyp besteht aus der ersten Stufe des Sequenzgenerators, einschließlich der ersten Registerspeicherstelle und des ersten Rückführschalters, im vorliegenden Beispiel sind das die Registerspeicherstelle 11 und der Rückführschalter 31, und dem ersten Zuführschalter, der im vorliegenden Beispiel der Zuführschalter 41 ist.
Diese erste Stufe wird von einer Serienverbindung einer Vielzahl von identischen Stufen eines zweiten Typs gefolgt. Stufen des zweiten Typs sind im vorliegenden Beispiel die zweite und die dritte Stufe des Sequenzgenerators. Eine Stufe des zweiten Typs besteht aus einer Registerspeicherstelle, einem Rückführschalter, einem Zuführschalter und einer Verarbeitungseinheit. Beispielsweise besteht die zweite Stufe des vorliegenden Ausführungsbeispiels aus der zweiten Registerspeicherstelle 12, dem zweiten Rückführschalter 32, dem zweiten Zuführschalter 42 und der Verarbeitungseinheit 52.
Die Abfolge von identischen Stufen des zweiten Typs wird gefolgt von einer einzelnen Stufe des dritten Typs, die die letzte Stufe des Sequenzgenerators darstellt. Diese Stufe des dritten Typs besteht aus einer Registerspeicherstelle, einem entsprechenden Rückführschalter und einer Verarbeitungseinheit. Im vorliegenden Beispiel stellt die vierte Stufe S4 eine Stufe des dritten Typs dar, und umfaßt die vierte Registerspeicherstelle 14, den vierten Rückführschalter 34 und die Verarbeitungseinheit 54.
Ein Sequenzgenerator, wie mit Bezug auf das zweite Ausführungsbeispiel beschrieben, besteht immer aus einer Serienverbindung, einer einzelnen Stufe des ersten Typs, einer beliebigen Anzahl von identischen Stufen des zweiten Typs und einer einzelnen Stufe des dritten Typs. Im Beispiel von Fig. 2a sind nur 2 Zwischenstufen des zweiten Typs bereitgestellt. Jedoch kann ein Sequenzgenerator eine beliebige Anzahl von Stufen des zweiten Typs aufweisen.
Die Stufen von sowohl der Vielzahl von Rückführschaltern 31- 34 und der Vielzahl von Zuführschaltern 41-43 werden durch die Steuervorrichtung 2 gesteuert. Die Steuervorrichtung 2 kann daher eine Registerspeicherstelle als Rückführstelle über die Vielzahl von Rückführschaltern 31-34 auswählen, und ist in der Lage, eine Registerspeicherstelle als Zuführstelle auszuwählen, über ein Schalten der Vielzahl von Zuführschaltern 41-43.
Wie im mit Bezug auf Fig. 1 beschriebenen Ausführungsbeispiel ist es mittels der Steuervorrichtung 2 möglich, den aktiven Teil des Schieberegisters zu definieren, indem die Zuführstelle ausgewählt wird. Es ist weiter möglich, die Rückführcharakteristik der Anordnung zu spezifizieren, indem die Rückführstellen ausgewählt werden.
Die Schaltungen, die mit Bezug auf das erste und zweite Ausführungsbeispiel beschrieben wurden, können in verschiedenen Anwendungen verwendet werden. Beispielsweise kann die Schaltung des zweiten Ausführungsbeispiels als ein Shortcode-Generator und/oder ein Longcode-Generator in einem CDMA-Telekommunikationssystem verwendet werden. So verwendet wird die Schaltung vorzugsweise eine Sequenz von binären Werten erzeugen, deren Charakteristik durch die Auswahl von Rückführstellen und Zuführstellen definiert wird.
Die Initialisierung des Schieberegisters vor einem Betrieb, wie oben ausgeführt, wird die Phase innerhalb der Sequenz von Werten bestimmen, d. h. an welcher Stelle innerhalb der Abfolge von Werten der Generator beginnt. Darüber hinaus werden bei einem Longcode- oder Shortcode-Generator die Verarbeitungseinheiten vorzugsweise eine logische Exklusiv- ODER-Operation durchführen.
Falls der Sequenzgenerator einen Longcode ausgibt, kann der Longcode beispielsweise verwendet werden, um ein Datensignal in einer Exklusiv-ODER (XODER)-Operation in einem bitweisen Vorgehen zu verarbeiten, wobei jedes Bit des Datenstroms mit einem Bit des Longcode-Generators verarbeitet wird. Falls der Sequenzgenerator verwendet wird, um einen Shortcode zu erzeugen, kann der Shortcode verwendet werden, um Daten eines Kommunikationskanals zu spreizen, wie oben ausgeführt.
Die mit Bezug auf das erste und zweite Ausführungsbeispiel veranschaulichten Vorrichtungen können auch verwendet werden, um Sequenzen von diskreten Werten zu erzeugen.
Im folgenden wird mit Bezug auf die Fig. 2b-2d der Betrieb des Sequenzgenerators des zweiten Ausführungsbeispiels mit Bezug auf Beispiele veranschaulicht.
Fig. 2b veranschaulicht Schaltzustände eines der Vielzahl von Zuführschaltern 41-43. Die 2 Schaltzustände des zweiten Zuführschalters 41 werden beispielhaft beschrieben.
Der Zuführschalter empfängt von der Steuervorrichtung 2 ein Signal entweder entsprechend einer logischen 0 oder entsprechend einer logischen 1.
Falls ein einer logischen 0 entsprechendes Steuersignal am Zuführschalter empfangen wird, wie links in Fig. 2b veranschaulicht, verbindet der Schalter sein Ausgabeanschluß mit der Zuführvorrichtung 6. Das heißt, für ein einer logischen 0 entsprechendem Steuersignal wird ein über die Zuführvorrichtung 6 empfangenes Rückführsignal an die entsprechende Registerspeicherstelle eingegeben.
Falls eine einer logischen 1 entsprechende Steuersignal am Zuführschalter empfangen wird, wie auf der rechten Seite von Fig. 2b veranschaulicht, verbindet der Schalter seinen Ausgabeanschluß mit der Registerspeicherstelle der nachfolgenden Stufe höherer Ordnung.
Die Fig. 2c und 2d zeigen 2 Äquivalenzschaltungen für 2 verschiedene Fälle von Steuersignalen, die an die Rückführschalter und Zuführschalter angelegt sind.
Im folgenden wird mit Bezug auf Fig. 2c ein erster Fall von Steuersignalen und die entsprechende Hardwarekonfiguration des Sequenzgenerators nach den Fig. 2a, 2b beschrieben. Die folgenden Steuersignale werden an die Vielzahl von Rückführschaltern 31-34 und die Vielzahl von Zuführschaltern 41-43 angelegt:
Rückführschalter 31, 32, 33: geschlossen;
Rückführschalter 34: offen;
Zuführschalter 43: logische 0;
Zuführschalter 41, 42: logische 1.
Mit diesen Steuersignalen sind, wie in Fig. 2c gezeigt, die Ausgabeanschlüsse der ersten, zweiten und dritten Registerspeicherstelle 11, 12 und 13 mit der Verarbeitungsvorrichtung 5 verbunden. Da der Rückführschalter 33 offen ist, wird der Ausgabeanschluß der Registerspeicherstelle 14 nicht mit der Verarbeitungsvorrichtung 5 verbunden sein.
Weiter, da die Zuführschalter 41 und 42 ein Steuersignal entsprechend einer logischen 1 empfangen, werden die erste, zweite und dritte Registerspeicherstelle 11, 12 und 13 in Serie verbunden sein. Der erste Zuführschalter 43 empfängt ein Steuersignal entsprechend einer logischen 0 und daher wird er die Zuführvorrichtung 6 mit dem Eingangsanschluß der dritten Registerspeicherstelle 13 verbinden.
Somit stellt Fig. 2c eine Äquivalenzschaltung des Sequenzgenerators aus Fig. 2a mit den obigen Steuersignalen dar. Die Ausgabeanschlüsse der Registerspeicherstellen 11, 12 und 13 sind als Rückführstellen ausgewählt, der Eingangsanschluß der Registerspeicherstelle 13 ist als Zuführstelle ausgewählt.
Im folgenden wird mit Bezug auf 2d ein zweiter Fall von Steuersignalen mit der entsprechenden Hardwarekonfiguration des Sequenzgenerators nach den Fig. 2a, 2b beschrieben. In diesem Fall werden die folgenden Steuersignale an die Rückführschalter, bzw. Zuführschalter angelegt:
Rückführschalter 31, 32: geschlossen;
Rückführschalter 33, 34: offen;
Zuführschalter 41: logische 1;
Zuführschalter 42: logische 0;
Zuführschalter 43: "kein Einfluß".
Mit den obigen Steuersignalen wird der Sequenzgenerator der Fig. 2a, 2b eine Hardwarekonfiguration äquivalent zu der Schaltung aus Fig. 2d aufweisen.
Mit den Rückführschaltern 31, 32 geschlossen, sind die Ausgabeanschlüsse der ersten und zweiten Registerspeicherstelle 11 und 12 als Rückführstellen ausgewählt. Die Ausgabeanschlüsse der dritten und vierten Registerspeicherstelle 33 und 34 sind nicht als Rückführstellen ausgewählt, da die entsprechenden Rückführschalter offen sind. Weiter ist mit einem Steuersignal entsprechend einer logischen 0 am Zuführschalter 42 der Eingangsanschluß der Registerspeicherstelle 12 als Zuführstelle ausgewählt. Da der Zuführschalter 41 ein Steuersignal entsprechend einer logischen 1 empfängt, ist der Eingangsanschluß der Registerspeicherstelle 11 mit dem Ausgangsanschluß der Registerspeicherstelle 12 verbunden.
In dieser speziellen Konfiguration sind die Registerspeicherstellen 13 und 14 inaktiv, d. h. ihre Zustände haben keinen Einfluß auf das Ausgabesignal des Sequenzgenerators. Weiter ist der Zustand des Zuführschalters 43 irrelevant.
Somit kann mit den Steuersignalen des zweiten Falls, wie oben ausgeführt, eine Äquivalenzschaltung des Sequenzgenerators der Fig. 2a wie in Fig. 2d gezeigt dargestellt werden.
Wie es aus den obigen 2 Beispielen für Steuersignale, ausgeführt mit Bezug auf Fig. 2c und 2d, ersichtlich ist, kann der Sequenzgenerator des zweiten Ausführungsbeispiels beschrieben mit Bezug auf die Fig. 2a und 2b einfach in verschiedene Konfigurationen eingestellt werden. Dies kann einfach dadurch erzielt werden, daß geeignete Steuersignale an die Rückführ- und Zuführschalter angelegt werden, die Hardwarestruktur des Sequenzgenerators wird nicht geändert. Daher kann der Sequenzgenerator in Übereinstimmung mit der Erfindung flexibel an Anforderungen angepaßt werden.
Im folgenden wird ein drittes Ausführungsbeispiel der Erfindung mit Bezug auf die Fig. 3a beschrieben. Fig. 3a zeigt ein detailliertes Blockdiagramm eines Sequenzgenerators ähnlich dem mit Bezug auf das erste und zweite Ausführungsbeispiel der Erfindung beschriebenen.
Wieder ist ein Schieberegister mit einer Vielzahl von Registerspeicherstellen 11-14 bereitgestellt. Weiter ist eine erste Auswahlvorrichtung bereitgestellt, eine Vielzahl von Rückführschaltern 31-34 umfassend, von denen jeder einem Ausgangsanschluß einer der Vielzahl von Registerspeicherstellen zugeordnet ist.
Weiter ist eine zweite Auswahlvorrichtung bereitgestellt, aus einer Vielzahl von Zuführschaltern 41-42 bestehend, wobei jeder der Zuführschalter einer der Vielzahl von Registerspeicherstellen zugeordnet ist. Die Eingangsanschlüsse der Vielzahl von Zuführschaltern sind jeweilig mit der Zuführvorrichtung 6 verbunden, wie auch mit einem Ausgabeanschluß einer nachfolgenden Registerspeicherstelle höheren Ordnung. Die Ausgabeanschlüsse der Vielzahl von Zuführschaltern 41-43 sind jeweilig mit den Eingangsanschlüssen der zugeordneten Registerspeicherstellen verbunden, ähnlich dazu, wie es mit Bezug auf das erste und zweite Ausführungsbeispiel beschrieben wurde.
Eine Verarbeitungsvorrichtung ist bereitgestellt, aus einer Vielzahl von in Serie verbundenen Verarbeitungseinheiten 5254 bestehend, wobei jede der Verarbeitungseinheiten einer der Vielzahl von Registerspeicherstellen zugeordnet ist, und mit einem Ausgabeanschluß eines entsprechenden Rückführschalters verbunden ist. Wiederum, wie in den vorhergehenden Beispielen, ist die Verarbeitungsvorrichtung mit der Zuführvorrichtung 6 verbunden.
Die Zuführschalter und Rückführschalter werden wiederum durch eine Steuervorrichtung gesteuert. Wie im mit Bezug auf Fig. 2b veranschaulichten Ausführungsbeispiel verbindet die Vielzahl von Zuführschaltern bei Empfang eines Steuersignals entsprechend einer logischen 0 die Zuführvorrichtung mit der entsprechenden Registerspeicherstelle, um ein Rückführsignal als Eingabe zu einer Registerspeicherstelle zuzuführen. Bei Empfang eines Steuersignals entsprechend einer logischen 1 verbinden die Schalter jeweilig Registerspeicherstellen aufeinanderfolgender Stufen.
Die Vielzahl von Rückführschaltern wird analog zu der Vielzahl von Zuführschaltern gesteuert. Bei Empfang eines Steuersignals entsprechend einer logischen 1 verbindet jeder der Rückführschalter jeweilig einen Ausgabeanschluß an entsprechender Registerspeicherstelle mit einer zugeordneten Verarbeitungseinheit. Bei Empfang eines Steuersignals entsprechend einer logischen 0 befindet sich die Vielzahl von Rückführschaltern jeweilig in einem AUS-Zustand und verbindet einen Eingangsanschluß entsprechend einer logischen 0 mit der zugeordneten Verarbeitungseinheit.
Die Vielzahl von Rückführschaltern und die Vielzahl von Zuführschaltern kann durch Multiplexer dargestellt werden, wie dem Fachmann bekannt.
In diesem dritten Ausführungsbeispiel der Erfindung besteht die Steuervorrichtung aus einem Steuerspeicher 21, bestehend aus einer Vielzahl von Steuerspeicherstellen 211-215, von denen zumindest jeweils eine einer Registerspeicherstelle zugeordnet ist.
Jede Steuerspeicherstelle kann Information speichern, die eine logische 0 oder eine logische 1 darstellt. Die Zustände der Steuerspeicherstellen 211-215 steuern jeweilig die zugeordneten Rückführschalter 31-34 wie auch die zugeordneten Zuführschalter 41-43. Dies wird unter Verwendung einer geeigneten logischen Schaltung erreicht, die beispielsweise logische UND und ODER Gatter beinhaltet.
Ähnlich zum mit Bezug auf Fig. 2a beschriebenen zweiten Ausführungsbeispiel der Erfindung kann der Sequenzgenerator des dritten Ausführungsbeispiels in 3 Typen von Stufen aufgeteilt werden. Die Stufen sind eine erste Stufe einschließlich der Registerspeicherstelle der niedrigsten Ordnung, eine Abfolge von zweiten Stufen, und eine abschließende Stufe, bestehend aus der Registerspeicherstelle der höchsten Ordnung. Der Sequenzgenerator gemäß des dritten Ausführungsbeispiels umfaßt eine einzelne Stufe des ersten Typs, eine beliebige Anzahl von identischen Stufen des zweiten Typs und eine einzelne Stufe des dritten Typs.
Im vorliegenden Ausführungsbeispiel sind 2 Stufen des zweiten Typs, mit S21, S22 bezeichnet, bereitgestellt. Die Stufe des ersten Typs ist mit S1 bezeichnet die Stufe des dritten Typs ist mit S3 bezeichnet.
Im folgenden werden die 3 verschiedenen Stufen des Sequenzgenerators des dritten Ausführungsbeispiels nach Fig. 3a beschrieben.
Zuerst wird die erste Stufe beschrieben, dargestellt durch die Stufe S1 im Beispiel von Fig. 3a. Diese erste Stufe des Sequenzgenerators besteht aus einer Registerspeicherstelle 11, einem ersten Rückführschalter 31, und einem ersten Zuführschalter 41. Weiter schließt diese erste Stufe eine Steuerspeicherstelle 211 und 2 logische Gatter, ein erstes UND-Gatter 231 und ein erstes ODER-Gatter 221.
Wie zuvor ausgeführt, und wie mit Bezug auf die vorhergehenden Ausführungsbeispiele erklärt, ist der Eingangsanschluß der Registerspeicherstelle 11 mit dem Ausgabeanschluß des ersten Zuführschalters 41 verbunden. Die Eingangsanschlüsse des ersten Zuführschalters 41 sind mit der Zuführvorrichtung 6 verbunden, bzw. dem Ausgangsanschluß der Registerspeicherstelle der nachfolgenden Stufe höherer Ordnung, im vorliegenden Fall der Registerspeicherstelle 12.
Ein Steuereingang des ersten Zuführschalters 41 ist mit dem Ausgangsanschluß eines ODER-Gatters einer nachfolgenden Stufe höherer Ordnung verbunden (zweites ODER-Gatter 222 der Stufe S2).
Der Ausgangsanschluß der Registerspeicherstelle 11 der ersten Stufe kann mit einer externen Vorrichtung verbunden werden und ist darüber hinaus mit einem Eingangsanschluß des ersten Rückführschalters 31 verbunden. Der zweite Eingangsanschluß des ersten Rückführschalters 30 ist mit einem Signal entsprechend einer logischen 0 verbunden. Weiter ist der Ausgangsanschluß des ersten Zuführschalters 31 mit der Verarbeitungseinheit der nachfolgenden Stufe höherer Ordnung (Stufe S2) verbunden, im vorliegenden Fall die Verarbeitungseinheit 52. Der Steuereingang des ersten Rückführschalters 31 ist mit dem Ausgangsanschluß eines ersten UND-Gatters 231 verbunden.
Einer der Eingangsanschlüsse des ersten UND-Gatters 231 ist mit dem Ausgangsanschluß der Registerspeicherstelle der ersten Stufe verbunden, im vorliegenden Fall der Registerspeicherstelle 211. Der zweite Eingangsanschluß des UND-Gatters 231 ist mit dem Ausgangsanschluß eines ersten ODER-Gatters 221 der ersten Stufe verbunden.
Einer der Eingangsanschlüsse des ersten ODER-Gatters 221 der ersten Stufe ist mit dem Ausgangsanschluß eines ODER-Gatters 221 der nachfolgenden Stufe höherer Ordnung verbunden. Der zweite Eingangsanschluß des ersten ODER-Gatters 231 der ersten Stufe S1 ist mit dem Ausgangsanschluß der Steuerspeicherstelle der nachfolgenden Stufe höherer Ordnung verbunden, der Steuerspeicherstelle 222.
Im folgenden, beispielhaft dargestellt durch die zweite Stufe S2, werden die Stufen des zweiten Typs beschrieben. Die Stufen des zweiten Typs, im Beispiel von Fig. 3a Stufen S2 und S3 weisen einen identischen Aufbau auf und daher wird nur die Stufe S2 beschrieben.
Eine Stufe des zweiten Typs besteht aus einer Registerspeicherstelle, einer Steuerspeicherstelle, einem Zuführschalter, einem Rückführschalter, einem UND-Gatter, einem ODER-Gatter und einer Verarbeitungseinheit. Eine Stufe des zweiten Typs entspricht im wesentlichen der Stufe des ersten Typs, oben beschrieben, mit der Ausnahme des folgenden:
Anstatt mit einer externen Vorrichtung verbunden zu sein, ist der Ausgangsanschluß einer Registerspeicherstelle einer Stufe des zweiten Typs mit einem Eingangsanschluß des Zuführschalters einer vorhergehenden Stufe niedrigerer Ordnung verbunden. Weiter ist der Ausgangsanschluß des ODER- Gatters mit einem ODER-Gatter einer vorhergehenden Stufe niedrigerer Ordnung verbunden. Im vorliegenden Fall beispielhaft an der Stufe S2 dargestellt, ist der Ausgangsanschluß einer Registerspeicherstelle 12 der Stufe S2 mit einem Eingangsanschluß des Zuführschalters 41 der Stufe S1 verbunden. Weiter ist der Ausgangsanschluß des zweiten ODER-Gatters 222 der zweiten Stufe nicht nur mit einem Eingangsanschluß des UND-Gatters der Stufe des zweiten Typs verbunden, sondern auch mit einem Eingangsanschluß eines ODER-Gatters der nachfolgenden Stufe, im Beispiel ist dies die erste Stufe S1.
Zuletzt ist der Ausgangsanschluß des ersten Rückführschalters 31 der zweiten Stufe S2 mit der Verarbeitungseinheit 52 verbunden und die Verarbeitungseinheit 52 ist mit einer Verarbeitungseinheit 53 der dritten Stufe S3 verbunden.
Da die Stufe S3 auch vom zweiten Typ und daher identisch zur Stufe S2 ist, wird eine Beschreibung davon ausgelassen.
Im folgenden wird die Stufe S4, die die letzte Stufe darstellt und die Stufe des dritten Typs ist, beschrieben.
Diese letzte Stufe des Sequenzgenerators besteht aus einer Registerspeicherstelle 14, 2 Steuerspeicherstellen 214 und 215, einem Rückführschalter 34, und einem vierten UND-Gatter 234 und einer Verarbeitungseinheit 54.
Der Eingangsanschluß der Registerspeicherstelle 14 ist mit der Zuführvorrichtung 6 verbunden, ihr Ausgangsanschluß ist mit dem Zuführschalter der nachfolgenden Stufe verbunden, im vorliegenden Fall dem dritten Zuführschalter 43 der dritten Stufe S3. Weiter ist der Ausgangsanschluß der Registerspeicherstelle 14 mit einem Eingangsanschluß des vierten Rückführschalters 34 verbunden, dessen anderer Eingang mit einem Signal entsprechend einer logischen 0 verbunden ist. Der Ausgangsanschluß des Rückführschalters 35 ist mit einer Verarbeitungseinheit 54 verbunden. Die Verarbeitungseinheit 54 gibt ein Rückführsignal an die Zuführvorrichtung 6 aus.
Der Steuereingang des Rückführschalters 34 ist mit dem vierten UND-Gatter 234 verbunden. Die Eingangsanschlüsse des Rückführschalters 34 sind mit den Ausgängen der Steuerspeicherstellen 214 bzw. 215 verbunden. Die Ausgangsanschlüsse der Steuerspeicherstellen bilden auch den Eingang zum ODER-Gatter der vorhergehenden Stufe S3.
Es wird darauf hingewiesen, daß der oben mit Bezug auf Fig. 3a beschriebene Sequenzgenerator nicht auf die gezeigte Anzahl von Stufen beschränkt ist, eine beliebige Anzahl von Stufen kann bereitgestellt werden. Falls die obige Schaltung als ein Longcode-Generator verwendet wird, können beispielsweise 32 Stufen bereitgestellt werden.
Wie es mit der Beschreibung bezüglich des Schaltdiagramms von Fig. 3a sich ergibt, können die Zustände der Vielzahl von Rückführschaltern und die Zustände der Vielzahl von Zuführschaltern durch die Zustände der Vielzahl von Steuerspeicherstellen 211-215 des Steuerspeichers 21 gesteuert werden. Es wird darauf hingewiesen, daß die Anzahl von Steuerspeicherstellen des dritten Ausführungsbeispiels des Sequenzgenerators der Erfindung die Anzahl von Registerspeicherstellen um eins (1) überschreitet.
Der Betrieb wird weiter im folgenden ausgeführt.
Eine Registerspeicherstelle einer Stufe des ersten oder zweiten Typs wird als Rückführstelle ausgewählt, im Falle daß der entsprechende Rückführschalter ein Steuersignal entsprechend einer logischen 1 empfängt. Dies wird der Fall sein, falls ein Wert entsprechend einer logischen 1 an der entsprechenden Steuerspeicherstelle gespeichert ist, und irgendeine der nachfolgenden Steuerspeicherstellen höherer Ordnung einen Wert entsprechend einer logischen 1 speichert.
Eine Registerspeicherstelle einer Stufe der ersten oder zweiten Art wird als Zuführstelle ausgewählt, falls der entsprechende Zuführschalter ein Steuersignal entsprechend einer logischen 0 erhält. Falls der entsprechende Zuführschalter ein Steuersignal entsprechend einer logischen 1 empfängt, wird die Registerspeicherstelle mit der Registerspeicherstelle der nachfolgenden Stufe höherer Ordnung verbunden.
Als eine Folge der Kaskade der Vielzahl von ODER-Gattern wird ein Steuersignal entsprechend einer logischen 0 nur dann einem Zuführschalter einer gegenwärtigen Stufe zugeführt, falls alle Steuerspeicherstellen entsprechender Stufen höherer Ordnung Steuersignale entsprechend einer logischen 0 speichern.
Die Registerspeicherstelle der höchsten Ordnung, d. h. die der Stufe des dritten Typs, wird als Rückführstelle ausgewählt, falls die 2 entsprechenden Steuerspeicherstellen ein Steuersignal entsprechend einer logischen 1 dem entsprechenden UND-Gatter zuführen. Die Registerspeicherstelle der Stufe des dritten Typs wird vorzugsweise immer mit der Zuführvorrichtung 6 verbunden sein. Eine Auswahl als Zuführstelle hängt daher davon ab, ob irgendeine nachfolgende Registerspeicherstelle als Zuführstelle ausgewählt ist oder nicht. Falls eine nachfolgende Registerspeicherstelle als Zuführstelle ausgewählt ist, wird die Registerspeicherstelle der höchsten Ordnung nicht als Zuführstelle ausgewählt sein.
Daher wird, wenn die Sequenz von in der Vielzahl von Steuerspeicherstellen gespeicherten Bits in absteigender Ordnung betrachtet wird, d. h. beginnend mit der Steuerspeicherstelle der höchsten Ordnung, die erste Steuerspeicherstelle, die eine logische 1 speichert, die entsprechende Registerspeicherstelle als Zuführstelle auswählen. Alle Zuführschalter von Registerspeicherstellen höherer Ordnung empfangen in diesem Fall notwendigerweise ein Steuersignal entsprechend einer logischen 0. Sie sind daher theoretisch als Zuführstellen ausgewählt, was jedoch keine Auswirkung hat, da sie nicht zu dem Ausgangssignale des Sequenzgenerators beitragen. Sie tragen deshalb nicht zum Ausgangssignal des Sequenzgenerators bei, da die Rückführschalter auch eine logische 0 an ihren Steuereingängen empfangen werden, und daher die jeweiligen Registerspeicherstellen nicht als Rückführstellen ausgewählt sein werden.
Alle Registerspeicherstellen niedrigerer Ordnung, nachfolgend einer Registerspeicherstelle die als Zuführstelle ausgewählt ist, können nicht mehr als Zuführstellen ausgewählt werden, als eine Folge der Kaskadenverbindung von ODER-Gattern werden die entsprechenden Zuführschalter eine logische 1 als Steuersignal empfangen. Demzufolge werden alle nachfolgenden Registerspeicherstellen niedrigerer Ordnung in Serie verbunden sein.
Im folgenden wird der Betrieb der Anordnung des dritten Ausführungsbeispiels mit Bezug auf die Fig. 3b und 3c beschrieben. Die Fig. 3b, 3c zeigen Äquivalenzschaltungen des dritten Ausführungsbeispiels der Erfindung, in Übereinstimmung mit verschiedenen Programmierzuständen des Steuerspeichers.
Zuerst wird der Betrieb des Sequenzgenerators von Fig. 3a mit einem Fall von in der Speichervorrichtung 21 gespeicherten Steuerbits und eine entsprechende Äquivalenzschaltung mit Bezug auf Fig. 3b beschrieben.
Eine Steuersequenz entsprechend den logischen Zuständen
0 0 1 1 1
ist in der Steuerspeichervorrichtung gespeichert. Das heißt, eine logische 0 ist an der fünften Steuerspeicherstelle 215 und an der vierten Steuerspeicherstelle 214 gespeichert. Eine logische 1 ist an der dritten Steuerspeicherstelle 213 wie auch an der ersten und zweiten Steuerspeicherstelle 211 und 212 gespeichert.
Die erste logische 1 der Bitsequenz ist in der Steuerspeicherstelle 213 gespeichert, demzufolge wird über das zweite ODER-Gatter 222 eine logische 1 an den Steuereingang des zweiten Zuführschalters 42 angelegt. Als eine Folge wird die zweite Registerspeicherstelle 12 mit der Zuführvorrichtung 6 für ein Empfangen eines Rückführsignals verbunden sein. Somit ist die zweite Registerspeicherstelle 12 als Zuführstelle ausgewählt, wie in der Äquivalenzschaltung von Fig. 3b gezeigt.
Mit einer logischen 0 in der vierten und fünften Steuerspeicherstelle 214 und 215 gespeichert empfängt der dritte Zuführschalter 43 eine logische 0 an seinem Steuereingang. Die dritte und vierte Registerspeicherstelle 13 und 14 wird also auch mit der Zufuhrvorrichtung 6 verbunden sein, was jedoch, wie oben ausgeführt, keine Auswirkung hat, da die Zustände dieser Registerspeicherstellen in diesem Fall nicht zum Ausgangssignal des Sequenzgenerators beitragen.
Weiter ist eine logische 1 in der zweiten Steuerspeicherstelle 212 gespeichert. Daher wird, mit einer logischen 1 an der dritten Registerspeicherstelle 213 das zweite UND-Gatter 232 ein Signal entsprechend einer logischen 1 zum zweiten Rückführschalter 32 ausgeben. Als eine Folge wird die zweite Registerspeicherstelle 12 als Rückführstelle ausgewählt sein, wie in Fig. 3b gezeigt.
Analog, mit einer logischen 1 an der ersten Steuerspeicherstelle 211 gespeichert, wird die erste Registerspeicherstelle 11 als eine Rückführstelle ausgewählt sein, wie in Fig. 3b zu sehen ist.
Als zweites wird der Betrieb des Sequenzgenerators von Fig. 3 gemäß eines zweiten Falls von in der Speichervorrichtung 21 gespeicherten Steuersignalen und eine entsprechende Äquivalenzschaltung mit Bezug auf Fig. 3c beschrieben.
Eine Steuersequenz entsprechend den logischen Zuständen
1 1 1 0 1
ist in dem Steuerspeicher gespeichert. Das heißt, eine logische 1 ist an der fünften Steuerspeicherstelle 215, an der vierten Steuerspeicherstelle 214 und an der dritten Steuerspeicherstelle 213 gespeichert. Eine logische 0 ist an der zweiten Steuerspeicherstelle 212 gespeichert, und eine logische 1 ist wieder an der ersten Steuerspeicherstelle 211 gespeichert.
Mit einer logischen 1 an der fünften Steuerspeicherstelle 215 wird der dritte Zuführschalter die vierte und dritte Registerspeicherstelle verbinden. Analog werden über die Vielzahl von ODER-Gatter alle anderen Registerspeicherstellen in Serie verbunden sein. Dies, wie in Fig. 3c gezeigt, hat eine Auswahl der vierten Registerspeicherstelle 14 als Zuführstelle zur Folge.
Weiter, wie oben ausgeführt, mit einer logischen 1 an der ersten, dritten und vierten Steuerspeicherstelle 211, 212 und 214 gespeichert, ist die erste, dritte und vierte Registerspeicherstelle 11, 13, 14 als Rückführstelle ausgewählt, wie in Fig. 3c zu sehen.
Wie es sich aus dem obigen ergibt, kann der Sequenzgenerator aus Fig. 3a auf verschiedene Weise konfiguriert werden, indem verschiedene Bitsequenzen "programmiert" werden.
Die durch die obige Steuerschaltung realisierten Funktionen können unter Verwendung einer anderen logischen Schaltung erzielt werden, ohne den Gedanken der Erfindung zu verlassen. Insbesondere kann anstatt der Speichervorrichtung 21 allgemein eine beliebige Datenbereitstellvorrichtung verwendet werden.

Claims (10)

1. Vorrichtung zum Erzeugen von Sequenzen von Werten, umfassend:
ein Schieberegister (1) mit einer Vielzahl von Registerspeicherstellen (11, 12, 13, 14, 15);
eine Auswahlvorrichtung (2, 3, 4) um zumindest eine Registerspeicherstelle als Rückführstelle und zumindest eine beliebige Registerspeicherstelle als Zuführstelle auszuwählen;
eine Verarbeitungsvorrichtung (5) um von der zumindest einen als Rückführstelle ausgewählten beliebigen Registerspeicherstelle empfangene Ausgabesignale zu verarbeiten; und
eine Zufuhrvorrichtung (6) um eine Ausgabesignal von der Verarbeitungsvorrichtung (5) zu der zumindest einen als Zuführstelle ausgewählten Registerspeicherstelle zu liefern.
2. Eine Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Auswahlvorrichtung einschließt:
eine erste Auswahlvorrichtung (3), um einen Ausgangsabschluß der zumindest einen als Rückführstelle ausgewählten Schieberegisterspeicherstelle mit der Verarbeitungsvorrichtung (5) zu verbinden;
eine zweite Auswahlvorrichtung (4), um die Zuführvorrichtung (6) mit einem Eingangsanschluß der zumindest einen als Zuführstelle ausgewählten Registerspeicherstelle zu verbinden; und
eine Steuervorrichtung (2; 21; 211-215; 221-223; 231234), um die erste und zweite Auswahlvorrichtung (2, 4) zu steuern.
3. Eine Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Verarbeitungsvorrichtung (5) eine Vielzahl von Verarbeitungseinheiten (52-54) enthält, um ein Ausgabesignal von der zumindest einen als Rückführstelle ausgewählten Registerspeicherstelle zu verarbeiten, um ein einziges Signal zu bilden, das über die Zuführvorrichtung (6) zu der zumindest einen als Zuführstelle ausgewählten Registerspeicherstelle zu liefern ist.
4. Eine Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Steuervorrichtung (2) eine Datenbereitstellvorrichtung einschließt, um binäre Daten für ein Auswählen der zumindest einen Rückführ- Registerspeicherstelle und der zumindest einen Zuführ- Registerspeicherstelle auszuwählen.
5. Eine Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Datenbereitstellvorrichtung durch eine Steuerspeichervorrichtung (21) mit einer Vielzahl von Steuerspeicherstellen (211-215) besteht, um eine Bitsequenz zu speichern, wobei die logischen Werte der Bitsequenz die zumindest eine Rückführstelle und Zuführstelle definieren.
6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die erste Auswahlvorrichtung (3) durch eine Vielzahl von Rückführschaltern (31-34) dargestellt ist, von denen jeder mit einem Ausgangsanschluß einer entsprechenden Registerspeicherstelle verbunden ist, und durch ein Steuersignal in Entsprechung der logischen Zustände von zumindest einer zugeordneten Steuerspeicherstelle gesteuert wird.
7. Eine Vorrichtung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die zweite Auswahlvorrichtung (4) durch eine Vielzahl von Zuführschaltern (41-43) dargestellt wird, von denen jeder mit einem Eingangsanschluß einer entsprechenden Registerspeicherstelle verbunden ist, und durch ein Steuersignal in Entsprechung der logischen Zustände der zumindest einen zugeordneten Steuerspeicherstelle gesteuert wird.
8. Vorrichtung nach einem der Ansprüche 5-7, dadurch gekennzeichnet, daß die Rückführschalter (31-34) und die Zuführschalter (41-43) durch die in der Speichervorrichtung (21) gespeicherte Bitsequenz so gesteuert werden, daß die erste logische 1 der Sequenz eine Zuführstelle und nachfolgende logische Einsen Rückführstellen definieren.
9. Eine Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Verarbeitungsvorrichtung (5) logische Exklusiv-ODER-Operationen durchführt.
10. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sie als ein Shortcode- Generator und/oder Longcode-Generator in einem CDMA Telekommunikationssystem verwendet wird.
DE19821004A 1998-05-11 1998-05-11 Sequenzgenerator Expired - Fee Related DE19821004C2 (de)

Priority Applications (11)

Application Number Priority Date Filing Date Title
DE19821004A DE19821004C2 (de) 1998-05-11 1998-05-11 Sequenzgenerator
CN99808519A CN1309833A (zh) 1998-05-11 1999-04-26 序列发生器
CA002331545A CA2331545A1 (en) 1998-05-11 1999-04-26 Sequence generator
AU38234/99A AU753041B2 (en) 1998-05-11 1999-04-26 Sequence generator
EP99920786A EP1078457B1 (de) 1998-05-11 1999-04-26 Sequenz-generator
PCT/EP1999/002812 WO1999059246A1 (en) 1998-05-11 1999-04-26 Sequence generator
KR1020007012471A KR20010043433A (ko) 1998-05-11 1999-04-26 시퀀스 발생기
JP2000548954A JP4195195B2 (ja) 1998-05-11 1999-04-26 シーケンス発生器
TW088107154A TW509870B (en) 1998-05-11 1999-05-03 Sequence generator
ARP990102201A AR018604A1 (es) 1998-05-11 1999-05-10 Generador de secuencia
US09/310,068 US6735239B1 (en) 1998-05-11 1999-05-11 Sequence generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19821004A DE19821004C2 (de) 1998-05-11 1998-05-11 Sequenzgenerator

Publications (2)

Publication Number Publication Date
DE19821004A1 true DE19821004A1 (de) 1999-12-16
DE19821004C2 DE19821004C2 (de) 2000-03-23

Family

ID=7867364

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19821004A Expired - Fee Related DE19821004C2 (de) 1998-05-11 1998-05-11 Sequenzgenerator

Country Status (11)

Country Link
US (1) US6735239B1 (de)
EP (1) EP1078457B1 (de)
JP (1) JP4195195B2 (de)
KR (1) KR20010043433A (de)
CN (1) CN1309833A (de)
AR (1) AR018604A1 (de)
AU (1) AU753041B2 (de)
CA (1) CA2331545A1 (de)
DE (1) DE19821004C2 (de)
TW (1) TW509870B (de)
WO (1) WO1999059246A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10306301B3 (de) * 2003-02-14 2004-10-07 Infineon Technologies Ag Vorrichtung zur Erzeugung von Spreizcodes in einem Mobilfunksystem und deren Verwendung in einem CDMA-Übertragungssystem
DE10359268A1 (de) * 2003-12-17 2005-07-21 Infineon Technologies Ag Vorrichtung zum Erzeugen von Verwürfelungscodes und Präambeln

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19821004C2 (de) 1998-05-11 2000-03-23 Ericsson Telefon Ab L M Sequenzgenerator
DE19910344C2 (de) * 1999-03-09 2003-10-16 Siemens Ag Codegenerator
DE10319508B4 (de) * 2003-04-30 2006-10-19 Infineon Technologies Ag Vorrichtung und Verfahren zum Erzeugen einer Folge von Zahlen
DE10336013B4 (de) * 2003-07-31 2005-08-18 Infineon Technologies Ag Verfahren zum Erzeugen eines Pseudozufallsdatenstroms und Schaltungsanordnung zur Durchführung des Verfahrens
DE102004013481B4 (de) * 2004-03-18 2013-01-24 Infineon Technologies Ag Zufallszahlengenerator und Verfahren zum Erzeugen von Zufallszahlen mit externer Auffrischung
US7639725B1 (en) * 2004-03-26 2009-12-29 Wilson Michael L System and method for multi-phase composite PN code generation
US7383295B2 (en) 2004-06-18 2008-06-03 Seagate Technology, Llc Selective sequence generation method and apparatus
DE102004051344A1 (de) 2004-10-21 2006-05-04 Infineon Technologies Ag Halbleiter-Bauelement-Test-Einrichtung mit Schieberegister, sowie Halbleiter-Bauelement-Test-Verfahren
TW200805065A (en) * 2006-01-17 2008-01-16 Nxp Bv Region protection unit, instruction set and method for protecting a memory region
US8161329B2 (en) * 2009-11-11 2012-04-17 International Business Machines Corporation Generating random sequences based on stochastic generative model having multiple random variates
US9690766B2 (en) 2014-12-30 2017-06-27 Chengnan Liu Method for generating random content for an article
CN111124364A (zh) * 2020-02-10 2020-05-08 成都烨软科技有限公司 一种不同级数伪随机序列的产生装置及其产生方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3119650A1 (de) * 1980-05-22 1982-05-13 Barr & Stroud Ltd., Glasgow, Scotland Funktionsgenerator
US4771429A (en) * 1986-09-18 1988-09-13 Abbott Laboratories Circuit combining functions of cyclic redundancy check code and pseudo-random number generators
DE4409341A1 (de) * 1994-03-18 1995-09-21 Sel Alcatel Ag Pseudozufallsfolgengenerator
DE19717110A1 (de) * 1997-04-23 1998-10-29 Siemens Ag Schaltungsanordnung zum Erzeugen einer Pseudo-Zufallsfolge

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1248030A1 (ru) * 1984-12-30 1986-07-30 Харьковское Высшее Военное Командно-Инженерное Училище Ракетных Войск Им.Маршала Советского Союза Крылова Н.И. Генератор псевдослучайной последовательности
US4893339A (en) * 1986-09-03 1990-01-09 Motorola, Inc. Secure communication system
JPH03214809A (ja) * 1990-01-19 1991-09-20 Nec Corp リニアフィードバック・シフトレジスタ
ZA931077B (en) * 1992-03-05 1994-01-04 Qualcomm Inc Apparatus and method for reducing message collision between mobile stations simultaneously accessing a base station in a cdma cellular communications system
DE69326681T2 (de) * 1993-04-06 2000-02-10 Hewlett Packard Co Verfahren und Apparat zum Erzeugen von linearen Rückführungsschieberegistersequenzen
US5754353A (en) * 1993-07-01 1998-05-19 Cirrus Logic, Inc. Channel quality circuit in a sampled amplitude read channel
DE19821004C2 (de) 1998-05-11 2000-03-23 Ericsson Telefon Ab L M Sequenzgenerator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3119650A1 (de) * 1980-05-22 1982-05-13 Barr & Stroud Ltd., Glasgow, Scotland Funktionsgenerator
US4771429A (en) * 1986-09-18 1988-09-13 Abbott Laboratories Circuit combining functions of cyclic redundancy check code and pseudo-random number generators
DE4409341A1 (de) * 1994-03-18 1995-09-21 Sel Alcatel Ag Pseudozufallsfolgengenerator
DE19717110A1 (de) * 1997-04-23 1998-10-29 Siemens Ag Schaltungsanordnung zum Erzeugen einer Pseudo-Zufallsfolge

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10306301B3 (de) * 2003-02-14 2004-10-07 Infineon Technologies Ag Vorrichtung zur Erzeugung von Spreizcodes in einem Mobilfunksystem und deren Verwendung in einem CDMA-Übertragungssystem
DE10359268A1 (de) * 2003-12-17 2005-07-21 Infineon Technologies Ag Vorrichtung zum Erzeugen von Verwürfelungscodes und Präambeln
US7489722B2 (en) 2003-12-17 2009-02-10 Infineon Technologies Ag Apparatus for production of scrambling codes and preambles
DE10359268B4 (de) * 2003-12-17 2011-05-19 Infineon Technologies Ag Vorrichtung zum Erzeugen von Sendesignalen in einer Mobilfunkstation mittels eines Verwürfelungscode-Generators für Präambeln und für Sendesignale dedizierter physikalischer Kanäle

Also Published As

Publication number Publication date
DE19821004C2 (de) 2000-03-23
JP2002515669A (ja) 2002-05-28
AU3823499A (en) 1999-11-29
CN1309833A (zh) 2001-08-22
EP1078457A1 (de) 2001-02-28
JP4195195B2 (ja) 2008-12-10
AU753041B2 (en) 2002-10-03
US6735239B1 (en) 2004-05-11
CA2331545A1 (en) 1999-11-18
AR018604A1 (es) 2001-11-28
EP1078457B1 (de) 2002-03-20
KR20010043433A (ko) 2001-05-25
WO1999059246A1 (en) 1999-11-18
TW509870B (en) 2002-11-11

Similar Documents

Publication Publication Date Title
DE19821004C2 (de) Sequenzgenerator
DE69731470T2 (de) Spiral-verwürfelungsverfahren
DE3618865A1 (de) Maximallaengen-schieberegister-schaltfolge-generator
DE2751097A1 (de) Triggerschaltungseinheit
EP0010173A1 (de) Halbleiterplättchen mit verbesserter Prüfbarkeit der monolithisch hochintegrierten Schaltungen
DE2710173A1 (de) Nachrichtenanlage
DE2621882A1 (de) Dynamischer digitalspeicher mit ununterbrochen umlaufendem datenfluss
DE3344141T1 (de) Sortiervorrichtung
DE2406740A1 (de) System zur regelung von verfahrensausruestungen
DE2165765C3 (de) Informationsspeicher mit Schieberegistern
DE2758151A1 (de) Einrichtung zum sortieren von datensaetzen
DE1262641B (de) Mikroprogrammsteuerwerk
DE1143231B (de) Elektronische Schaltungsanordnung mit drei stabilen Betriebszustaenden
DE19832554C2 (de) Spreizvorrichtung für multiple Datenraten
DE3722907A1 (de) Maximallaengen-schieberegister-folgegenerator
DE3317593A1 (de) Pruefspeicherarchitektur
DE3819706A1 (de) Vorrichtung zum erzeugen einer linear auftretenden maximallaengencodefolge
DE2112637B2 (de) Komplexe schaltungsanordnung aus einer vielzahl untereinander verschalteter integrierter schaltkreise
EP1683029A1 (de) Verfahren zur speicherung von daten in einem wahlzugriffspeicher und verschlüsselungs- und entschlüsselungsvorrichtung
DE2262235C2 (de) Mehrstufiges Koppelfeld zur Vermittlung von Zeitmultiplexnachrichten
DE19645057C2 (de) Vorrichtung zur Selektion von Adressenwörtern mittels Demultiplex-Decodierung
DE1449564A1 (de) Recheneinrichtung fuer digitale Schnellrechner
DE2024584B2 (de) Steuereinrichtung für eine allgemeine Datenverarbeitungseinrichtung
DE19757370C2 (de) Verfahren zur taktilen Erzeugung pseudo-zufälliger Datenworte
EP1488566B1 (de) Schaltungsanordnung zum sicheren informationsaustausch zwischen einem sender und einem empfanger

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee