SU1248030A1

SU1248030A1 - Генератор псевдослучайной последовательности

Info

Publication number: SU1248030A1
Application number: SU843836717A
Authority: SU
Inventors: Георгий Александрович Мамченко; Борис Александрович Чумак; Сергей Иванович Рыжов
Priority date: 1984-12-30
Filing date: 1984-12-30
Publication date: 1986-07-30

Abstract

Изобретение относитс к импульсной технике. Цель изобретени - расширение функциональных возможностей - достигаетс за, счет обеспечени регулировани длины формируемой 13 TL-.ia- .. последовательности. Дп достижени этой цели в генератор псевдослучайной последовательности введен второй коммутатор Устройство содержит п- разр дный регистр 1 сдвига, генератор 2 тактовых импульсов, блок 3 сумматоров по модулю два, первый коммутатор 4, второй коммутатор 5. Импульсы генератора 2 подаютс с помощью второго коммутатора на входы синхронизации тех разр дов п-разр дного регистра 1 сдвига, которые необходимы дл получени псевдослучайной последовательности с требуемым периодом . Коммутатор 5 может быть ре али- зован на переключател х, например, имеющих нормально замкнутые и нормально разомкнутые контакты, 1 ил. сл фффф f f f tsD 4 00 О oo

Description

Изобретение относитс к импульс- ной технике.

Целью изобретени вл етс распш- рение функ циональных возможностей путем обеспечени регулировани длины формируемой последовательности.

На чертеже представлена функциональна схема генератора псевдослучайных последовательностей.

Генератор псевдослучайных последовательностей содержит п-разр дный регистр сдвига, генератор 2 тактовых импульсов, блок 3 сумматоров по модулю два, первьй коммутатор 4, второй коммутатор 5, первый вход которого соединен с выходом генератора 2 тактовых импульсов, а второй вход - с вькодом блока 3 сумматоров по модулю два, входы которого соединены с выходами первого коммутатора 4. Входы коммутатора 4 подключены к выходам разр дов п-разр дного регистра I сдвига, первые входы разр дов которого соединены с соответствующими выходами первой группы выходов второго коммутатора 5, соответствующие выходы второй группы выходов которого соединены с вторыми входами соответствующих 1-х разр дов (1 I,2,3,...,п-2) п-разр дного регистра I сдвига.

Генератор псевдослучайной последовательности работает следующим образом .

При включении питани в п-разр дный регистр 1 сдвига заноситс ненулева комбинаци . Сигналы с выходов п-го и других выбранных в соответствии с порождающим полиномом разр дов п-разр дного регистра 1 сдвига коммутируютс на входы соответствзгющих сумматоров по модулю два блока 3 первым коммутатором 4. Сформированный таким образом сигнал подаетс на втоСоставитель Ю. Бурмистров Редактор А, Лежнина Техред Э.Чижмар Корректор А, Обручар

Заказ 4140/57 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

. Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4.

рой вход второго коммутатора 5, с выхода которого он поступает на вход младшего дл выбранной длины псевдослучайной последовательности разр да

п-разр дного регистра 1 сдвига. Импульсы с генератора 2 тактовых импульсов подаютс с помощью второго коммутатора 5 на входы синхронизации тех разр дов п-разр дного регистра 1 сдвига , которые необходимы дл получени псевдослучайной последовательности с требуемьм периодом, длина (Ь) которого при различных порождающих полиномах измен етс от до . Второй

коммутатор 5 может.быть реализован на переключател х,.например, имеющих нормально замкнутые и нормально разомкнутые контакты.

Claims

Формула изобретени

Генератор псевдослучайной последовательности , содержащий генератор тактовых импульсов, п-разр дный регистр

сдвига, выходы разр дов которого соединены с входами первого коммутатора, выходы которого соединены с входами блока сумматоров по модулю два, о т- личающийс тем, что, с целью расширени функциональных возможностей путем обеспечени регулировани длины формируемой последовательности, он содержит второй коммутатор, первьй вход которого соединен с выходом генератора тактовых импульсов, второй вход второго коммутатора соединен с выходом блока сумматоров по модулю два, перва группа выходов второго коммутатора соединена с первыми входами соответствующих разр дов п-разр д- ного регистра сдвига, вторые входы i-x разр дов которого (i 1,2,.,., п-2) соединены с соответствующими выходами второй группы выходов второ-

го ко п 1утатора.