SU1243108A1 - Генератор М-последовательностей - Google Patents

Abstract

Изобретение относитс  к импульсной технике. Цель изобретени  расширение функциональных возможност- тей генератора. Генератор содержит блок 3 управлени  и h последователь- но соединённых функциональных преобразователей 6.1... 6 Л, включающих каждый логическ1сй блок 7 и D-триг- гер 8. Введение в устройство регистров 4 и 5, программируемого делите- л  2 частоты и .образование новых св зей между элементами устройства позвол ет формировать широкий спектр псевдослучайных сигналов, 1 з.п. ф-лы, 1 ил.

Description

1

1243108

Изобретение относитс  к импульс ной технике.

Целью изобретени   вл етс  рас- ширение его функциональных возможно тей за счет формировани  широкого спектра псевдослучайных сигналов.

На чертеже представлена структурна  схема генератора М-последова- тедьностей.

Генератор М-последовательностей содержит шину 1 тактовых импульсов, программируемый делитель 2 частоты блок 3 управлени , первый регистр 4 второй регистр 5,ц последовательно соединенных функциональных преобра- зователей 6.1, . ..,6.П, входы синхронизации которых соединены с ииной тактовых импульсов. Выход программируемого делител .2 частоты соединен с вторыми взводами tl функциональ ных преобразователей 6..1, . . . ,6 .f|, входами синхронизации первого 4 и второго 5 регистров и входом блока управле ни , выходы которого соединены с информационными входами второг регистра 5 и первого регистра 4, соответствующие выходы которого соединены с третьими входами соответст- функциональных преобразователей 6.1,.. . 6.115 четвертые входы которых соединены с соответствующш выходами второго регистра 5. Выкод последнего функционального преобразовател  6.Ц соединен с П ть: ми вхо ми всех п функциональньйс преобразо вателей 6.1,... ,6.Pi. Вход программируемого делител  2 частоты соединен с шиной 1 тактовых импульсов

Функциональный преобразователь 6.1, где I 1,2, ...,К,, содержит логический блок 7 и D-триггер 8, выхо которого  вл етс  выходом функционального преобразовател  6 .t/, вход синхронизации которого соединен с входом синхронизации D-триггера 8, информационный вход которого соединен с выходом логического блока 7, первый, второй, третий, четвертый и п тый входы которого  вл ютс  со- ответственно первым, вторым, третьим , четвертым и п тым входами функционального преобразовател  6.ц причем логический блок 7  вл етс  комбинационной схемой, реализующей логическую функцию

.x4+(x1+x3.x5).x2

2

- выходной сигнал логического блока 7,

х2 х4

сигналы на первом, втором, третьем, -четвертом, п том входах соответственно ло гического блока 7, Логический блок 7 может быть выплексора .,

Блок 3 управлени  может быть выполнен , например5 в виде последовательно соединенных счетчика адреса и ПЗУ.,

Генератор М-последовательностей работает следующим образом,

До включени  устройства первый вход первого функционального преобразовател  6,1 необходимо соединить с источником питани , например общей , По включении питани  устанавливаютс  в исходное положение црограммируемый делитель 2 частоты, блок 3 управлени  и триггеры 8 фун- кционгшьных преобразователей 6 .1,«. 6„ tl (не показано) . Запись информации в D-триггеры 8 происходит по заднему фронту тактовых импульсов, поступающих на шину 1 тактовых импульсов . Программируемый делитель 2 часто1ъ формирует сигнал установки устройства в начальное состо ние, длительность которого равна периоду тактовых импульсов на шине 1 тактовых импульсов. С выхода программируемого делител  2 частоты этот сигнал поступает в блок 3 управлени , в nepEibrfi регистр 4 хранени  сигналов разрешени  суммировани , во второй регистр 5 хранени  сигналов начального состо ни  и на вторые входы (сигнал х2) функциональных преобразователей 6.1,...,6.h. Код начального состо ни  из блока 3 У11равлени  поступает во второй регистр 5 и с его выходов - на четвертые входы (сигнал х4) ф1;нкцио- нальных преобразователей 6.1. ,,, 6.0.

3 течение сигнала х2, поступающего с выхода программируемого делител  2 частоты, на выходы логических блоков 7 (сигналы j) ) проходит сигнал х4 (т.е. D х4)j поступающий с зыходов второго регистра 5. Этот сигнал поступает на информа- ционньп вход D-триггеров 8 н записываетс  в ншс по заднему фронту так3 , 1243

товых импульсов, в отсутствие выходного импульса с выхода программируемого делител  2 частоты сигналы разрешени  суммировани  из блока 3 управлени  поступают в первый 5 регистр А и с его вьпсодов - на третьи входы (сигнал хЗ) логических блоков 7 функциональных преобразователей 6.1,.. .,6,h . .Значени  сигналов на выходе .логического блока 7 функцио- О нальиых преобразователей 6.1,..., 6.И при этом определ етс  как (в от- сутствии сигнала х2):

D

х1 + хЗ . х5

где х1 - сигнал, поступающий на первый вход логического бло- ка 7 с выхода предыдущего функционального преобразовател , х5 - сигнал обратной св зи, по- ступающий на п тый вход логического блока 7 с выхода последнего функционального преобразовател  6.И. Общий выходной сигнал логического блока 7 функциональных преобразователей 6.1,...,6.И при наличии сигналов на всех его входах определ етс  при зтом как

D х2,х4 + (х1 + хЗгх5) х2

и записываетс  в D-триггер 8 по заднему фронту тактового сигнала шины 1 тактовых импульсов.

При поступлении тактовых импульсов на шину 1 тактовых импульсов на выходе устройства формируетс  псевдослучайна  последовательность в соответствии с законом распределени  (формирование), заданным блоком 3 управлени .

При формировании программируемым делителем 2 частоты следующешо сигнала х2 установки начального состо - ни , последний поступает на второй вход логического блока 7 и в D-триггер 8 функциональных преобразователей 6. 1, .. ., 6. н записьшаетс  нр.- вое или подтверждаетс  предыдущее начальное состо ние.

Изменение сигналов хЗ разрешени  суммировани  на выходе первого регистра 4 происходит в течение сигнала х2 установки начального сое - то ни  на выходе программируемого делител  2 частоты, запоминание - при отсутствии этого сигнала х2,

5 О

5

0 5 0

Q

1084

Изменение сигналов х4 начального состо ни  на выходе второго регистра 5 происходит при отсутствии сигнала х2 на выходе программируемого делител  2 частоты, запоминание - в течение этого сигнала х2 ,.

Период сигналов х2 установки начального состо ни  программируемого делител  2 частоты определ ет длительность сегмента М-последователь- ности, выходные сигналы хЗ первого регистра - вид М-последовательнос- ти, а выходные сигналы х4 второго регистра 5 - начальное состо ние данной М-последовательности, формируемой устройством.

Сигналы хЗ разрешени  суммировани  и сигналы х4 начального состо ни  определ етс  в соответствии с правилами формировани  рекуррентных последовательностей.

Дл  формировани  сегмента М-последовательности с числом разр дов регистра сдвига, меньшим числа п функциональных преобразователей 6.1, .. ., 6 . fi данного устройства, количество сигналов хЗ разрешени  суммировани  и сигнала х4 начального состо ни , полученных из теории формировани  рекуррентных последовательностей , дополн ют до числа п сигналами хЗ запрета суммировани  и сигналами х4 установки начального состо ни  неиспользуемых D-триггеров, Например, дл  формировани  М-последовательности с периодом одна из возможных комбинаций сигнала. хЗ имеет вид 10101001, а сигнала х4 - 11111111, дл  .1001 и 1111 соответственно . Дл  формировани  последней генератором, содержащим во- гемь р-триггеров, 00001001 и . 00001111 Соответств.енно,

Дл  формировани  последовательности , состо щей из сегментов раз- личньпх последовательностей одинаковой длины, блок 3 управлени  выдает в регистры 4 и 5 сигналы хЗ и х4 соответственно поочередно дл  сег-, ментов этих последовательностей.

Claims (2)

1. Генератор М-последовательнос-. тей, содержащийП последовательно соединенных функциональных преобра1за вателей, входы синхронизации которых соединены с шиной тактовых им

5 пульсов, блок управлени , отличающийс  тем, что,, с целью расширени  его функциональных возможностей за счет формировани  широкого спектра псевдослучайных сйгна- лов, он содержит первый регистр,второй регистр и программируемый делитель частоты, выход которого соедине с вторыми входами функциональных преобразователей, входами синхронизации первого и второго регистров и входом блока управлени , выходы ког торого соединены с информационными входами второго регистра и первого регистра, соответствующие выходы которого соединены с третьими входами соответствуницих функциональных преобразователей j четвертые входы которых соединены с соответствующими выходами второго регистра, при этом выход последнего функционального преобразовател  соединен с п тыми входами всех « функциональных преобразователей , вход программируемого делител  частоты соединен с гаиной тактовых импульсов.

Составитель Ю,Бурмистров Редактор Л.Гратилло Техред Н.Бонкало Ксррректор А.Т ско

Заказ 3717/56 Тираж 816Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий. 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

086

2. Генератор по п. 1, о TJI и - чающийс  тем, что функциональный преобразователь содержит логический блок и D-триггер, выход которого  вл етс  выходом функционального преобразовател , вход синхронизации которого соединен с входом синхронизации D-триггера, информационный вход которого соединен с выходом логического блока, первый, второй, третий, четвертый и п тый входы которого  вл ютс  соответственно первым, вторым, третьим, четвертым и п тым входами функционального преобразовател , логический блок  вл етс  комбинационной схемой, реализующей логическую функцию

D х2.х4 +fx1 + хЗ-х5) х2,

5,

где D - выходной сигнал логического блока, х1, х2, хЗ, х4, х5 - сигналы на первом, втором, третьем, четвертом и п том входах соответственно логического блока.