DE19717110A1 - Schaltungsanordnung zum Erzeugen einer Pseudo-Zufallsfolge - Google Patents
Schaltungsanordnung zum Erzeugen einer Pseudo-ZufallsfolgeInfo
- Publication number
- DE19717110A1 DE19717110A1 DE1997117110 DE19717110A DE19717110A1 DE 19717110 A1 DE19717110 A1 DE 19717110A1 DE 1997117110 DE1997117110 DE 1997117110 DE 19717110 A DE19717110 A DE 19717110A DE 19717110 A1 DE19717110 A1 DE 19717110A1
- Authority
- DE
- Germany
- Prior art keywords
- shift register
- feedback
- output
- circuit
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
- H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
- H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Storage Device Security (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung zum Erzeugen
einer Pseudo-Zufallsfolge von. Bitdaten unter Verwendung einer
rückgekoppelten Schieberegistereinrichtung.
Pseudo-Zufallsfolgen, beziehungsweise pseudo-zufällige
Binärfolgen, werden vielfach zur Untersuchung von analogen
und digitalen Systemen eingesetzt. Darüber hinaus spielen
Pseudo-Zufallsfolgen eine bedeutende Rolle bei der
Verschlüsselung von Daten.
Es sind zahlreiche Schaltungsanordnungen für die Erzeugung
von Pseudo-Zufallsfolgen bekannt. In dem Buch Tietze, Schenk
"Halbleiter-Schaltungstechnik", 5. Auflage, Seiten 509-512,
sind Schaltungsanordnungen beschrieben, um derartige Pseudo-Zu
fallsfolgen zu erzeugen. Hierzu wird üblicherweise ein
Schieberegister verwendet, das in bestimmter Weise
rückgekoppelt ist. Die Rückkopplung erfolgt mittels mehrerer
Exklusiv-Oder-Schaltungen. Hierbei ergibt sich die größte
nichtperiodische Bitfolge, die ein Schieberegister mit n
Stufen erzeugen kann als N = 2n-1 Bit lang. Entsprechend kann
mit einem 4-stufigen Schieberegister beispielsweise eine
Pseudo-Zufallsfolge mit einer maximalen Periodenlänge von 15
Bit erzeugt werden. Eine dafür geeignete Schaltung ist in
Abb. 20.23 der zuvor genannten Quelle zu ersehen.
Beim Verschlüsseln von Daten wird dagegen die rückgekoppelte
Schieberegistereinrichtung mit einer Schlüsselinformation,
das heißt einem geheimen Datenwort, beaufschlagt. Mit diesem
Datenwort wird festgelegt, an welcher Stelle der Pseudo-Zu
fallsfolge am Ausgang der rückgekoppelten
Schieberegistereinrichtung der Datenstrom der Pseudo-Zu
fallsfolge beginnt. Befindet sich beispielsweise in zwei
miteinander kommunizierenden Daten-Ein-/Ausgabeeinrichtungen
jeweils ein gleiches rückgekoppeltes Schieberegister und ist
der gleiche Schlüssel auf beiden Seiten bekannt, so können
die von der einen Anordnung zur anderen Anordnung
verschlüsselt gesendeten Daten wieder entschlüsselt
beziehungsweise ein zwischen beiden Seiten ausgetauschter
Datenstrom gleichermaßen verschlüsselt und die
verschlüsselten Daten verglichen werden. Damit ist unter
anderem ein Nachweis, daß die beiden Einrichtungen
miteinander kommunizieren dürfen möglich und ein gewisser
Schutz vor Fälschung beziehungsweise Mißbrauch sicher
gestellt.
Aus der EP 0 616 429 A1 ist ein Verfahren und eine
Schaltungsanordnung zum Erzeugen einer Pseudo-Zufallsfolge
und deren Verwendung beschrieben. Hierbei ist eine Exklu
siv-Oder-Gatter verwendende Rückkoppelschaltung eingesetzt.
Gleichzeitig befindet sich am Ausgang des Schieberegisters
eine Schalteinrichtung, die in Abhängigkeit vom Inhalt
einiger vorbestimmter Schieberegisterzellen gesteuert wird.
Die zuvor beschriebene Schaltung kann auf Dauer nur eine
sichere Verschlüsselung gewährleisten, wenn der genaue
Schaltungsaufbau nicht autorisierten Personen verschlossen
bleibt. Hierzu ist zunächst vorgesehen, diese Schaltung auf
einem Halbleiterchip anzuordnen, wodurch die
Schaltungsanalyse zunächst einmal erheblich erschwert ist. Da
es jedoch in der Zwischenzeit möglich ist, mit vertretbarem
Aufwand integrierte Schaltungen zu analysieren, ist es bei
einer derartigen Anordnung notwendig, die Abgriffe der
Schieberegisterzellen zu verstecken, d. h. die von diesen
abgehenden Leitungsbahnen müssen in die Tiefe des
Halbleiterchips gelegt werden. Eine derartige Anordnung
erhöht die Herstellungsaufwand des Halbleiterchips in
unerwünschtem Maße. Gleichzeitig ist der Auswahlbereich der
ausgewählten Leitungen eingeschränkt, da in der verdeckten
Ebene keine Leitungen sich kreuzen können.
Daher liegt der Erfindung die Aufgabe zugrunde, eine
Schaltung zum Erzeugen einer Pseudo-Zufallsfolge vorzusehen,
bei der bei Integration auf einem Halbleiterchip trotz
sichtbarer Leitungsführung, die Abgänge von
Schieberegisterzellen nicht ersichtlich sind, welche Abgänge
von den Schieberegisterzellen verwendet werden und welche
nicht. Diese Aufgabe wird erfindungsgemäß mit den im
Patentanspruch 1 angegebenen Maßnahmen gelöst.
Erfindungsgemäß werden mittels eines rückwärts- bzw. vorwärts
gekoppelten Schieberegisters eine zweite Zufallsfolge von
Bitdaten erzeugt, wobei auf der Grundlage der logischen Werte
einer beliebigen Schieberegisterzelle mittels einer logischen
Funktion festgelegt wird, ob ein Bit ausgegeben wird oder
nicht und wobei für jedes Bit des Schieberegisters frei
wählbar ist, ob es zur Ausgabefunktion beiträgt oder nicht.
Auf diese Weise kann vom Anwender festgelegt werden, welche
Inhalte der Schieberegisterzellen die Ausgabe aus dem
Schieberegister steuern, ohne daß diese vorgesehenen
Schieberegisterzellen durch eine Analyse beziehungsweise
durch ein "reversengeneering" für eine nicht autorisierte
Person erkennbar werden.
Als weitere vorteilhafte Ausgestaltung ist vorgesehen, daß
die Anzahl der Schieberegisterzellen, die im Koppelzweig
mittels logischer Verknüpfung den tatsächlichen in das
Schieberegister eingegebenen Wert bestimmen, beliebig wählbar
ist. Weiterhin ist vorgesehen, daß für die Ausgabesteuerung
und/oder die Kopplung die Festlegung der wirksamen
Schieberegisterzellen mittels einer programmierbaren
Speichermatrix erfolgt. Weiterhin ist vorteilhafterweise
vorgesehen, daß die Auswahl der Schieberegisterzellen mittels
eines Transistorfeldes erfolgt, das aus einer
Speichereinrichtung heraus gesteuert wird.
Nachfolgend wird die Erfindung anhand von
Ausführungsbeispielen unter Bezugnahme auf die Zeichnung
erläutert. Es zeigen:
Fig. 1 den Grundaufbau der erfindungsgemäßen
Schaltungsanordnung,
Fig. 2 wie die in Fig. 1 dargestellte Steuer- und
Auswähleinrichtung durch eine programmierbare
Speichermatrix ersetzbar ist,
Fig. 3 den Einsatz von Transfergates als Auswähleinrich
tung,
Fig. 4 den Ersatz der Auswähleinrichtung im Rückkoppelzweig
durch eine Festverdrahtung und
Fig. 5 den Einsatz einer programmierbaren
Auswähleinrichtung sowohl bei Mitkopplung als auch
bei Rückwärtskopplung.
In Fig. 1 ist die Grundstruktur einer erfindungsgemäßen
Anordnung dargestellt. Dabei werden an einem Eingang 6 Daten
bitweise in ein Schieberegister mit n Registerzellen
eingelesen. Im dargestellten Ausführungsbeispiel sind
Registerzellen 1 bis N dargestellt, so daß n eine natürliche
Zahl < 6 ist. Es ist jedoch leicht ersichtlich, daß für die
Anzahl der Registerzellen jede Zahl n ≧ 1 wählbar ist.
Gleichzeitig mit einem Einlesen erfolgt ein Auslesen, das
über den Ausgangsanschluß 7 erfolgt.
Weiterhin ist ein Rückkoppelzweig vorgesehen, der ausgehend
vom Schieberegister 1 über eine Auswählschaltung 9 aus einer
Rückkoppelschaltung 5 und einer ersten
Verknüpfungseinrichtung 3 besteht. Hierbei werden von der
ersten Auswähleinrichtung 9 beliebige Zellen des
Schieberegisters 1 ausgewählt und die Inhalte der
ausgewählten Zellen an die Rückkoppelschaltung 5
weitergeleitet. In dieser Rückkoppelschaltung 5 werden die
Inhalte der ausgewählten Registerzellen miteinander logisch
verknüpft. Der dabei entstandene Verknüpfungswert wird der
ersten Verknüpfungsschaltung 3 zugeführt, wo er mit dem
gerade am Eingangsanschluß 6 anliegenden Bit verknüpft und
als tatsächlicher Wert in das Schieberegister 1 eingegeben
wird.
Gleichzeitig mit der Rückkopplung erfolgt eine
Vorwärtskopplung. Hierbei werden mittels einer zweiten
Auswählanordnung 10 eine beliebige Anzahl an Speicherzellen
ausgewählt, deren Dateninhalt an eine
Vorwärtskopplungsschaltung 4 zugeführt werden. In dieser
Vorwärtskopplungsschaltung 4 werden die Inhalte der
ausgewählten Speicherzellen miteinander logisch verknüpft und
der durch diese Verknüpfung erhaltene Verknüpfungswert wird
einer zweiten Verknüpfungsschaltung 2 zugeführt. In dieser
zweiten Verknüpfungsschaltung wird der gerade vom
Schieberegister 1 ausgegebene Wert mit dem von der
Vorwärtskopplungsschaltung erhaltene Verknüpfungswert zu
einem tatsächlich ausgegebenen Wert verknüpft, der sodann am
Ausgangsanschluß 7 anliegt.
Welche Speicherzellen von der Ersten beispielsweise zweiten
Auswählanordnung 9 bzw. 10 ausgehen werden, wird durch Zufuhr
von Steuersignalen von einer Steuereinrichtung 8 festgelegt.
Dabei ist es möglich, daß die Steuereinrichtung 8 sowohl für
die Vorwärtskopplung als auch für die Rückwärtskopplung
dieselben Registerzellen des Schieberegisters 1, deren
Inhalte vorwärts- bzw. rückwärtsgekoppelt werden, verwendet.
Genauso ist es möglich, daß von der Speichereinrichtung 8
unterschiedliche oder auch teilweise gleiche und teilweise
unterschiedliche Registerzellen für die Vorwärtskopplung bzw.
für die Rückwärtskopplung vorgesehen werden.
In Fig. 2 ist dargestellt, wie die Anordnung aus der
Steuereinrichtung 8 und der Auswählanordnung 10 mittels einer
programmierbaren Speichermatrix ersetzbar ist. Hierbei sind
gleiche Teile mit gleichen Bezugszeichen versehen.
Zwischen dem Schieberegister 1 und einer Koppelschaltung 45
ist eine programmierbare Speichermatrix 11 angeordnet. Die
Koppelanordnung 45 stellt dabei entweder die
Rückkoppelanordnung 5 oder die Rückkoppelanordnung 4 dar. Die
programmierbare Speichermatrix 11 weist n Zeilen auf, wobei
die Zeilenanzahl der Anzahl der Registerzellen entspricht.
Weiterhin weist die Speichermatrix 11 m Spalten auf, die mit
m Eingängen E1-Em der Koppelschaltung 45 verbunden sind.
Jede Spalte weist mit jeder Reihe Schnittpunkte auf, so daß
bei der programmierbaren Speichermatrix 11 programmierbar
vorgegeben werden kann, von welcher Registerzelle des
Schieberegister 1 ein Inhalt an welchen der Eingänge E1-Em
der Koppelschaltung 45 zugeführt werden soll. In dem in Fig.
2 dargestellten Beispiel ist anhand der schwarzen Dreiecke D
gekennzeichnet, daß beispielsweise der Inhalt der
Registerzelle R1 dem Eingang Em-1 der Koppelschaltung 45
zugeführt werden soll. Weiterhin wird der Inhalt der
Registerzelle R2 dem Eingang E4 zugeführt, der Inhalt der
Registerzelle R3 wird keinem Eingang zugeführt, der Inhalt
von der Zelle R4 wird dem Eingang Em zugeführt, der Inhalt
der Zelle RN-1 wird dem Eingang E1 zugeführt und schließlich
wird der Inhalt der Zelle RN dem Eingang E2 der
Koppelschaltung 45 zugeführt. In der Koppelschaltung 45 sind
nunmehr in nicht dargestellter Weise die Eingänge mittels
logischer Operationsschaltungen miteinander verbunden. Auf
diese Weise ist es möglich, eine beliebige Anzahl von
Schieberegisterzellen auszuwählen und deren Inhalt im Rahmen
der in der Koppelschaltung 45 verfügbaren logischen Schaltung
in beliebiger Reihenfolge miteinander zu koppeln.
Das von der Koppelschaltung 45 erhaltene Ausgangssignal kann
dann, wenn die Koppelschaltung der
Rückwärtskopplungsanordnung 5 entspricht, der ersten
Verknüpfungsschaltung 3, und wenn die Koppelschaltung 45 der
Vorwärtskoppelschaltung 4 entspricht, der zweiten
Verknüpfungsanordnung 2 gemäß Fig. 1 zugeführt werden.
In Fig. 3 ist eine weitere Anordnung dargestellt, bei der die
Auswählanordnung 10 zwischen dem Schieberegister 1 und der
Vorwärtskoppelschaltung 4 mittels einem Transfergate-Feld
ersetzt ist. Hierbei ist zwischen jeder der Zellen R1-RN
des Schieberegisters 1 und den Eingängen E1-EN der
Vorwärtskoppelschaltung 4 ein Transfergate vorgesehen. Jedes
Transfergate T ist mit seinem Steueranschluß mit einem
entsprechenden Ausgangsanschluß der Steuereinrichtung 8
verbunden. Diese Steuereinrichtung 8 legt mittels ihrer
ausgegebenen Steuersignale fest, welches Transfergate den
Inhalt einer Registerzelle R1-RN an einen Eingang E1-EN
der Vorwärtskoppelschaltung 4 zuführt. Wie bereits im
Zusammenhang mit Fig. 2 beschrieben, ist auch in dieser
Vorwärtskoppelanordnung 4 die Eingänge E1-EN mit einer
beliebig gearteten Logikschaltung (nicht dargestellt)
verbunden. Somit können beliebige Registerzellen R1-RN
ausgewählt werden, die entsprechend der in der
Vorwärtskoppelschaltung 4 einen Vorwärtskoppelwert ergeben,
der zur Verknüpfung mit dem Ausgangssignal des
Schieberegisters 1 der zweiten Verknüpfungsschaltung 2
zugeführt wird. Diese zweite Modifikation weist zwar nicht
die Flexibilität auf, daß wie gemäß Fig. 2 die Inhalte
beliebiger Speicherzelle in beliebiger Reihenfolge der
Koppelschaltung 45 zugeführt werden, doch weist die in Fig. 3
dargestellte Anordnung den Vorteil auf, daß sie deutlich
leichter realisierbar ist. Hierbei ist noch zu beachten, daß
die Steuerung 8 eine Speichereinheit aufweisen kann, so daß
in der Speichereinheit gespeicherte Werte entsprechend als
Steuersignale den einzelnen Transfergates T zugeführt werden.
Die Auswählschaltung 9 in Fig. 3 kann hierbei beispielsweise
auch ein Transfergate-Feld sein oder auch eine
programmierbare Speichermatrix, wie sie entsprechend in Fig.
2 dargestellt ist. Schließlich kann in einer dritten
Modifikation entsprechend Fig. 4 die Auswählanordnung 9 durch
feste Verbindungen ersetzt werden. Hierbei weist nicht jede
Registerzelle des Schieberegisters 1 eine Verbindung zur
Rückkoppelschaltung 5 auf. Demgegenüber ist gemäß diesem
Ausführungsbeispiel nach wie vor im Vorwärtskopplungszweig
eine Auswählanordnung 10 vorgesehen, die aufgrund von aus der
Steuereinrichtung 8 zugeführten Signalen einzelne
Registerzellen des Schieberegisters 1 auswählt, deren Inhalte
der Vorwärtskoppelschaltung 4 zugeführt werden.
Diese in Fig. 4 dargestellte Anordnung im
Vorwärtskopplungszweig kann selbstverständlich durch eine
Anordnung, wie sie in Fig. 1 oder auch in Fig. 3 dargestellt
ist, ersetzt werden.
Es ist zu beachten, daß sowohl die erste als auch die zweite
Verknüpfungseinrichtung 3 und 2 mit jeder beliebigen
logischen Verknüpfungsschaltung realisierbar ist. Die zweite
Verknüpfungsschaltung 2 kann auch durch eine
Schaltungsanordnung ersetzt werden, die in Abhängigkeit vom
Ausgangssignal der Vorwärtskoppelschaltung 4 das
Ausgangssignal des Schieberegisters 1 an den Ausgangsanschluß
7 abgibt.
Aus Fig. 5 ist ein weiterer Vorteil der erfindungsgemäßen
Anordnung neben der Tatsache, daß einer unautorisierten
Person es nicht erkennbar ist, welcher Registerzelleninhalt
zur Vorwärtskopplung beispielsweise beiträgt, ersichtlich.
Wird beispielsweise in der Anordnung, wie sie in der in der
Beschreibungseinleitung genannten EP 0 616 429 A1 dargestellt
ist, vom Hersteller für einen Anwender A in der
Vorwärtskopplungsanordnung andere Registerzelleninhalte
miteinander logisch verknüpft als für einen Anwender B, ist
für jeden Anwender somit ein neues Schaltungsdesign notwendig
und somit für die Herstellung des integrierten Schaltkreises
jeweils ein eigener Maskensatz für die technologische
Fertigung erforderlich.
Wie Fig. 5 zu entnehmen ist, kann beispielsweise durch die
wahlweise Ansteuerung eines von zwei Transfergates T zwischen
zwei Registerzellen ausgewählt werden, von welcher Zelle der
Inhalt einem Eingang eines EXOR-Gatters G zugeführt wird.
Dabei kann der in der Steueranordnung dargestellte
Wechselschalter durch entsprechend programmierte
Speicherzellen realisiert sein. Dabei ist es möglich, daß der
Speicher, der die Ansteuerung der Transfergates speichert,
vom Hersteller und/oder Anwender wie gewünscht programmierbar
ist. Gleiches gilt selbstverständlich auch für eine
Anordnung, wie sie in Fig. 2 dargestellt ist. Sind als
Speicherzellen EEPROM- oder Flash-Zellen gewählt, so sind die
Daten in diesen Speicherzellen sicher gegen Auslesen
geschützt, so daß nicht ohne Zulassung ermittelbar ist,
welche Registerzellen des Schieberegisters für die
Vorwärtskopplung oder auch für die Rückwärtskopplung
verwendet werden.
Claims (6)
1. Verfahren zum Erzeugen einer Pseudo-Zufallsfolge von
Bitdaten unter Verwendung einer mit- oder rückgekoppelten
Schieberegistereinrichtung, bei dem auf Grundlage der
logischen Werte beliebige Bits mittels einer logischen
Funktion festgelegt wird, ob ein Bit ausgegeben wird oder
nicht,
dadurch gekennzeichnet, daß
für jedes Bit des Schieberegisters frei wählbar ist, ob es
zur Ausgabefunktion beiträgt oder nicht.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß
bei der Mit- oder Rückkopplung eine beliebige Anzahl von Bits
des Schieberegisters zusammen mit einem in das
Schieberegister neu einzugebenden Bit mittels logischer
Verknüpfung der tatsächliche Wert des Bits bestimmt wird, das
in das Schieberegister eingegeben wird.
3. Verfahren nach Anspruch 2,
dadurch gekennzeichnet, daß
frei wählbar ist, welches Bit an der Mitkopplung oder
Rückkopplung teilnimmt.
4. Vorrichtung für die Durchführung des Verfahrens nach
Anspruch 1, mit einem Schieberegister (1), das n
Schieberegisterzellen (R1-RM), einen Eingangsanschluß (6)
und einen Ausgangsanschluß (7), einen auf den Eingangsan
schluß logisch wirkenden Mit- oder Rückkopplungszweig und
einen am Ausgangsanschluß (7) angeordneten Ausgabeeinrichtung
(2) aufweist, die in Abhängigkeit vom Besetzungszustand
vorgegebene Schieberegisterzellen (R1-RN) ein an der
letzten Registerzelle (RN) vorliegendes Bit an den
Ausgangsanschluß (7) ausgibt oder nicht, wobei für jede
Schieberegisterzelle (R1-RN) frei wählbar ist, ob ihr
Besetzungszustand die Ausgabeeinrichtung beeinflußt oder
nicht.
5. Vorrichtung nach Anspruch 4,
dadurch gekennzeichnet, daß
für jede Schieberegisterzelle (R1-RN) frei wählbar ist, ob
sie ihren Inhalt an den logischen Mit- oder Rückkoppelzweig
abgibt oder nicht.
6. Vorrichtung nach einem der Ansprüche 4 oder 5,
dadurch gekennzeichnet, daß
mittels einer programmierbare Speichermatrix (11) ausgewählt
wird, von welcher Registerzelle der Dateninhalt in welcher
Reihenfolge ausgewählt wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1997117110 DE19717110C2 (de) | 1997-04-23 | 1997-04-23 | Schaltungsanordnung zum Erzeugen einer Pseudo-Zufallsfolge |
PCT/DE1998/000909 WO1998048512A1 (de) | 1997-04-23 | 1998-03-30 | Schaltungsanordnung zum erzeugen einer pseudo-zufallsfolge |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1997117110 DE19717110C2 (de) | 1997-04-23 | 1997-04-23 | Schaltungsanordnung zum Erzeugen einer Pseudo-Zufallsfolge |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19717110A1 true DE19717110A1 (de) | 1998-10-29 |
DE19717110C2 DE19717110C2 (de) | 2000-11-23 |
Family
ID=7827477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1997117110 Expired - Fee Related DE19717110C2 (de) | 1997-04-23 | 1997-04-23 | Schaltungsanordnung zum Erzeugen einer Pseudo-Zufallsfolge |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE19717110C2 (de) |
WO (1) | WO1998048512A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19821004A1 (de) * | 1998-05-11 | 1999-12-16 | Ericsson Telefon Ab L M | Sequenzgenerator |
DE10250831B3 (de) * | 2002-10-31 | 2004-06-17 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Erzeugen einer pseudozufälligen Folge von Zahlen |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2163627A (en) * | 1984-08-24 | 1986-02-26 | British Telecomm | Error generator |
EP0616429A1 (de) * | 1993-01-19 | 1994-09-21 | Siemens Aktiengesellschaft | Verfahren und Schaltungsanordnung zum Erzeugen einer Pseudozufallsfolge sowie deren Verwendung |
US5434807A (en) * | 1993-04-02 | 1995-07-18 | Advantest Corporation | Parallel pseudo-random pattern generating method and pseudo-random pattern generator using the same |
DE4409341A1 (de) * | 1994-03-18 | 1995-09-21 | Sel Alcatel Ag | Pseudozufallsfolgengenerator |
DE19525776A1 (de) * | 1995-07-14 | 1997-01-16 | Raimund Moesmer | Elektronischer Zufallsgenerator |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3639690A (en) * | 1969-09-10 | 1972-02-01 | Motorola Inc | Digital privacy system |
-
1997
- 1997-04-23 DE DE1997117110 patent/DE19717110C2/de not_active Expired - Fee Related
-
1998
- 1998-03-30 WO PCT/DE1998/000909 patent/WO1998048512A1/de active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2163627A (en) * | 1984-08-24 | 1986-02-26 | British Telecomm | Error generator |
EP0616429A1 (de) * | 1993-01-19 | 1994-09-21 | Siemens Aktiengesellschaft | Verfahren und Schaltungsanordnung zum Erzeugen einer Pseudozufallsfolge sowie deren Verwendung |
US5434807A (en) * | 1993-04-02 | 1995-07-18 | Advantest Corporation | Parallel pseudo-random pattern generating method and pseudo-random pattern generator using the same |
DE4409341A1 (de) * | 1994-03-18 | 1995-09-21 | Sel Alcatel Ag | Pseudozufallsfolgengenerator |
DE19525776A1 (de) * | 1995-07-14 | 1997-01-16 | Raimund Moesmer | Elektronischer Zufallsgenerator |
Non-Patent Citations (1)
Title |
---|
TIETZE/SCHENK: Halbleiter-Schaltungstechnik, 5. Aufl., S. 509-512 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19821004A1 (de) * | 1998-05-11 | 1999-12-16 | Ericsson Telefon Ab L M | Sequenzgenerator |
DE19821004C2 (de) * | 1998-05-11 | 2000-03-23 | Ericsson Telefon Ab L M | Sequenzgenerator |
US6735239B1 (en) | 1998-05-11 | 2004-05-11 | Telefonaktiebolaget Lm Ericsson (Publ) | Sequence generator |
DE10250831B3 (de) * | 2002-10-31 | 2004-06-17 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Erzeugen einer pseudozufälligen Folge von Zahlen |
US7502814B2 (en) | 2002-10-31 | 2009-03-10 | Infineon Technologies Ag | Device and method for generating a pseudorandom sequence of numbers |
Also Published As
Publication number | Publication date |
---|---|
DE19717110C2 (de) | 2000-11-23 |
WO1998048512A1 (de) | 1998-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2751097C2 (de) | Schaltungsanordnung zum Erzeugen eines Kennsignals | |
DE3618865C2 (de) | Maximallängen-Schieberegisterschaltfolgen-Generator | |
DE4007223A1 (de) | Schaltkreis zum speichern und uebertragen eines logischen signales | |
EP0616429B1 (de) | Verfahren und Schaltungsanordnung zum Erzeugen einer Pseudozufallsfolge sowie deren Verwendung | |
DE19821004C2 (de) | Sequenzgenerator | |
DE3722907A1 (de) | Maximallaengen-schieberegister-folgegenerator | |
DE19717110C2 (de) | Schaltungsanordnung zum Erzeugen einer Pseudo-Zufallsfolge | |
EP1022659B1 (de) | Schaltungsanordnung zur elektonischen Datenverarbeitung | |
DE3838940A1 (de) | Schaltung mit testfunktionsschaltung | |
DE4302830C1 (de) | Rückgekoppeltes Schieberegister zum Erzeugen von Pseudozufallszahlenfolgen darstellenden digitalen Signalen | |
WO2005032039A1 (de) | Schaltungsanordnung und verfahren zur verarbeitung eines dual-rail-signals | |
EP1495542B1 (de) | Schaltungsanordnung und verfahren zur erzeugung eines dual-rail-signals | |
DE19757370C2 (de) | Verfahren zur taktilen Erzeugung pseudo-zufälliger Datenworte | |
EP1446711B1 (de) | Schiebevorrichtung und verfahren zum verschieben | |
DE2316904B2 (de) | Dateneingabevorrichtung | |
DE2639806C2 (de) | Verfahren und Einrichtung zum Verschlüsseln oder Entschlüsseln von Datenblöcken in binärer Darstellung | |
EP0624839B1 (de) | Verfahren und Schaltungsanordnung zum Erzeugen einer Pseudozufallsfolge sowie deren Verwendung | |
DE10162991A1 (de) | Verfahren zum rechnergestützten Ver- und Entschlüsseln von Daten | |
DE2027521A1 (de) | Anordnung zur Erzeugung einer Reihe von Digitalsignalen | |
EP0963634A1 (de) | Verfahren und anordnung zur rechnergestützten bildung einer permutation zur permutierung digitaler signale und verfahren und anordnung zur verschlüsselung digitaler signale | |
DE2450669A1 (de) | Verfahren und schaltungsanordnungen zur verschluesselung und entschluesselung | |
AT10303U1 (de) | Verfahren und schaltung zur durchführung von rechenoperationen | |
DE10214118A1 (de) | Schaltungsanordnung mit einem Sender und einem Empfänger | |
EP1645035A1 (de) | Digital-analog-wandler und verfahren zur digital-analog-wandlung | |
DE2027521C (de) | Schaltungsanordnung zur Erzeugung einer Reihe von Digitalsignalen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |