DE3787946T2 - Schaltung zum Kombinieren von Funktionen der Generatoren eines zyklischen redundanten Prüfungskodes und von Pseudo-Zufallszahlengeneratoren. - Google Patents

Schaltung zum Kombinieren von Funktionen der Generatoren eines zyklischen redundanten Prüfungskodes und von Pseudo-Zufallszahlengeneratoren.

Info

Publication number
DE3787946T2
DE3787946T2 DE87110901T DE3787946T DE3787946T2 DE 3787946 T2 DE3787946 T2 DE 3787946T2 DE 87110901 T DE87110901 T DE 87110901T DE 3787946 T DE3787946 T DE 3787946T DE 3787946 T2 DE3787946 T2 DE 3787946T2
Authority
DE
Germany
Prior art keywords
gate
output
signals
check code
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE87110901T
Other languages
English (en)
Other versions
DE3787946D1 (de
Inventor
Charles Lawrence Davis
James Allen Rench
Jerry Ray Sanders
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Abbott Laboratories
Original Assignee
Abbott Laboratories
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Abbott Laboratories filed Critical Abbott Laboratories
Publication of DE3787946D1 publication Critical patent/DE3787946D1/de
Application granted granted Critical
Publication of DE3787946T2 publication Critical patent/DE3787946T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Detection And Correction Of Errors (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Stereo-Broadcasting Methods (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

    HINTERGRUND DER ERFINDUNG 1. Technisches Gebiet der Erfindung
  • Die vorliegende Erfindung handelt im Allgemeinen von elektronischen Schaltungen für die Erzeugung von Pseudozufalls-Bitmustern. Insbesondere handelt die vorliegende Erfindung von einer Schaltung, die einen Generator für zyklische Blockprüfungscodes und einen Pseudozufallszahlengenerator derart verbindet, daß die beiden Generatoren die meisten ihrer gemeinsamen elektronischen Elemente teilen.
    • 2. Stand der Technik
  • Sowohl Generatorschaltungen für zyklische Blockprüfungscodes (CRCC) als auch Generatorschaltungen für Pseudozufallszahlen sind einzeln sehr gut bekannt. CRCC- Generatorschaltungen haben weitverbreitet Verwendung gefunden bei digitalen Aufzeichnungsverfahren, Satellitenkommunikation und Übertragungssystemen für Kabelfernsehen, um nur einige Anwendungen zu nennen. Siehe zum Beispiel Creed et al. U.S. Patent Nr. 4 549 298; Sechet et al. U.S. Patent Nr. 4 354 201; Guillou U.S. Patent Nr. 4 352 001 und Guillou U.S. Patent Nr. 4 337 483. Schaltungen für Pseudozufallszahlengeneratoren haben ebenfalls weitverbreitet Verwendung gefunden bei Prüfungen für integrierte Schaltungen, Zugriffsbeschränkungen, Kabel- und Videotextabonnementdienste und viele andere Anwendungen. Siehe zum Beispiel Sechet et al. U.S. Patent Nr. 4 354 201; Guillou U.S. Patent Nr. 4 352 001; Davidson U.S. Patent Nr. 4 320 509; Bass U.S. Patent Nr. 4 291 386; Bass U.S. Patent Nr. 4 222 514 und Lam et al. U.S. Patent Nr. 4 216 374.
  • In manchen Fällen, insbesondere auf dem Gebiet der Prüfung der integrierten Schaltungen und der Zugriffsbeschränkungen für Kabel- und der Videotextabonnementdienste, wurden sowohl Schaltungen für CRCC-Generatoren, als auch Pseudozufallszahlengeneratoren gleichzeitig eingesetzt, je doch nicht in der gleichen Schaltung.
  • Ein eingebauter Logikblock wird von B. Könemann et al. in "Built-in eogic Block Observation Control Techniques", 1979 IEEE Test Conference, Cherry Hill, New Jersey, Session 2, Seite 37-41, beschrieben. Der bekannte Logikblock enthält ein Schieberegister, welches-durch zwei Steuerleitungen und mehrere EXKLUSIV-ODER-Rückkopplungsgatter gesteuert wird, wobei die Steuerleitungen die Aktivierung von mehreren unterschiedlichen Betriebsarten ermöglichen. In einer dieser Betriebsarten arbeitet der bekannte eingebaute Logikblock entweder als ein Signaturregister, oder als ein Pseudozufallszahlengenerator. Diese eingebaute Logikschaltung ist jedoch ähnlich wie die vorher diskutierten Patentanmeldungen nicht in der Lage, die Funktionen eines CRCC-Generators und eines Pseudozufallszahlengenerators in einer einzigen Schaltung zu verknüpfen, worin gemeinsame elektronische Schaltungselemente gemeinsam genutzt werden und nicht zweifach vorhanden sind, und worin die Steuerleitungen die Wahl eines Eingabesignals entsprechend der gewünschten Betriebs- und Konfigurationsart der elektronischen Schaltungselemente erlauben, die einen solchen Betrieb gewährleisten. Ein solcher Schaltungsaufbau mit einer diskreten Logik gewährt Kostenvorteile wegen der verringerten Anzahl von benötigten elektronischen Schaltelementen. Darüberhinaus ergeben sich aus dem gleichen Grund Verbesserungen im Energieverbrauch. In integrierten Schaltungen gehören zu den Vorteilen des vorgeschlagenen Aufbaus auch die Erhaltung von wertvoller Substratfläche, die dann für die Erzeugung von zusätzlichen logischen Schaltungen verwendet werden kann.
  • Eine selbstprüfender VLSI-Aufbau mit Rückkopplungsschieberegister ist von D.K. Bahvsar et al. in "Self-Testing by Polynomial Division", 1982 IEEE Test Conference, Seite 208-216, offenbart. Dennoch, wenn die Selbstprüfung eine Zusammenstellung von mehreren Prüffunktionen erfordert, besteht die Notwendigkeit einer zweckgebundenen Hardware.
  • Eine Schaltung für zyklische Blockprüfung ist in "New Electronics", Vol. 19, Nr. 15, Juli 1986, Seite 25-26, beschrieben. Die bekannte Schaltung weist jedoch keinen Pseudozufallszahlengenerator auf.
  • Dementsprechend ist es eine Aufgabe dieser Erfindung, einen vereinfachten Schaltungsaufbau zu schaffen, der die Funktionen eines CRCC-Generators und eines Pseudozufallszahlengenerators vereint, und worin die beiden Generatoren gemeinsame elektronische Komponenten miteinander teilen.
  • Eine andere Aufgabe der Erfindung ist es, eine solche Schaltung zu schaffen, die es ermöglicht die Betriebsart einfach und schnell zu steuern.
  • Es ist außerdem eine Aufgabe der Erfindung, eine Schaltung zu schaffen, die insbesondere für die Erzeugung von CRC-Code zur Sicherstellung einer korrekten Datenübertragung und eines korrekten Datenempfangs ausgebildet ist, und für die Erzeugung von ausgewählten Pseudozufallsbitsequenzen für einen Zugriffsbeschränkungscode.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorhergehenden Aufgaben und damit verbundenen Vorteile werden durch die Bereitstellung einer Schaltung erreicht, die zyklischen Blockprüfungscode und die Funktionen eines Pseudozufallszahlengenerators vereint, wie in den begleitenden Ansprüchen definiert. Die Schaltung hat ein signalverschiebendes Element mit einer Vielzahl von Stufen, eine Rückkopplungseinheit, die mit dem Schiebeelement verbunden ist, und eine Steuereinheit. Die Rückkopplungseinheit bearbeitet Signale aus ausgewählten Stufen des Signalschiebeelementes und speist die resultierenden Signale zurück zu den ausgewählten vorangehenden Stufen. Die Steuereinheit steuert selektiv die Bearbeitung von Signalen durch die Rückkopplungseinheit und veranlaßt, daß die Schaltung entweder als ein zyklischer Blockprüfungscodegenerator,oder als ein Pseudozufallszahlengenerator arbeitet.
    • KURZE BESCHREIBUNG DER ZEICHNUNG
  • Die neuen Merkmale, die die Erfindung kennzeichnen sollen, sind in den anliegenden Ansprüchen aufgezählt. Die Erfindung selbst wird am Besten unter Bezugnahme auf die nachfolgende ausführliche Beschreibung der Schaltung verstanden, welche die Funktionen des zyklischen Blockprüfungscodegenerators und des Pseudozufallszahlengenerators miteinander vereint und welche die derzeit bevorzugte Ausführung der Erfindung bildet, in Verbindung mit der Zeichnung, in der:
  • Fig. 1, die einzige Figur, ein schematisches Diagramm ist, das den Aufbau der derzeit bevorzugten Schaltung, die die Funktionen des erfindungsgemäßen CRCC- und Pseudozufallszahlengenerators miteinander vereint, zeigt.
    • AUSFÜHRLICHE BESCHREIBUNG DER DERZEIT BEVORZUGTEN AUSFÜHRUNGSFORM
  • Unter Bezugnahme auf Fig. 1 ist eine Schaltung dargestellt, die die Funktionen eines zyklischen Blockprüfungscode-Generators (CRCC-Generators) und eines Pseudozufallszahlen-Generators (PRN-Generators) miteinander vereint, und die die derzeit bevorzugte Ausführung der Erfindung bildet. Die derzeit bevorzugte CRCC/PRN-Schaltung besteht grundsätzlich aus einem 16-stufigen linearen Rückkopplungsschieberegister, den sich der CRCC- und der PRN-Generator miteinander teilen, einer ersten linearen Rückkopplungseinheit für den CRCC-Generator, einer zweiten linearen Rückkopplungseinheit für den PRN-Generator, und einer Steuereinheit für die Steuerung der Betriebsart der Schaltung.
  • Das 16-stufige Schieberegister besteht aus in Reihe geschalteten Signalspeichern 10-25. Jeder Signalspeicher 10- 25 außer Signalspeicher 13 hat einen Setz-Anschluß S, der geerdet ist. Jeder Signalspeicher 10-25 außer Signalspeicher 13 hat einen Rücksetz-Anschluß R, der an einer Löschleitung 27 angeschlossen ist. Der Setz-Anschluß S und der Rücksetz- Anschluß R des Signalspeichers 13 sind an der Steuereinheit, wie weiter unten beschrieben, angeschlossen. Jeder der Signalspeicher 10-25 hat seinen Taktanschluß C, der an eine Taktleitung 26 angeschlossen ist. Das Taktsignal an Leitung 26 wird mit der Eingaberate der Datenbits an einer Datenleitung 29 synchronisiert. Außer den Signalspeichern 10, 14, 15, 21, 22 und 25 ist der Ausgabeanschluß Q jedes Signalspeichers direkt an den Dateneingabeanschluß D des nächsten Signalspeichers angeschlossen. Der Dateneingabeanschluß D von Signalspeicher 10 ist mit den Ausgängen der ersten und zweiten linearen Rückkopplungseinheit verbunden, wie weiter unten beschrieben. Der Ausgabeanschluß Q von Signalspeicher 14 und der Dateneingabeanschluß D von Signalspeicher 15 sind an einen Eingang bzw. Ausgang der zweiten linearen Rückkopplungseinheit angeschlossen, wie weiter unten beschrieben. Der Ausgabeanschluß Q von Signalspeicher 21 und der Dateneingabeanschluß D von Signalspeicher 22 sind ebenso an einen Eingang bzw. Ausgang der zweiten linearen Rückkopplungseinheit angeschlossen, wie weiter unten beschrieben. Der Ausgabeanschluß Q von Signalspeicher 25 ist an Eingänge der ersten und der zweiten linearen Rückkopplungseinheit angeschlossen, wie weiter unten beschrieben.
  • Die erste lineare Rückkopplungseinheit in der bevorzugten Schaltung implementiert den bekannten CRC-CCITT- Standard. Der CRC-CCITT-Code ist ein 16-Bit binäres Polynom der Form x¹&sup6; + x¹² + x&sup5; + 1. Obwohl der CRC-CCITT-Standard wegen seines hohen Grades der Fehlererkennung bevorzugt wird, versteht es sich von selbst, daß seine Implementierung in die bevorzugte Schaltung nur als beispielhaft verstanden werden soll, und daß viele andere CRC-Codes ebenso für spezifische Anwendungen implementiert werden können.
  • Allgemein wird der 16-Bit CRC-CCITT-Code erzeugt durch eine EXKLUSIV-ODER-Verknüpfung des Ausgabebits der 16. Stufe des 16-stufigen Schieberegisters mit einem Eingabedatenbit und durch Rückführung des resultierenden Bits an den Eingang der ersten Stufe. Das resultierende Bit wird ebenfalls mit dem Ausgabebit der fünften Stufe EXKLUSIV-ODER-verknüpft und das Bit, das aus dieser Operation resultiert, wird an der 6. Stufe eingegeben. Das Bit, das aus der EXKLUSIV-ODER- Operation am Ausgang der 16. Stufe resultiert, ist ebenfalls mit dem Ausgabebit der 12. Stufe EXKLUSIV-ODER-verknüpft und das resultierende Bit wird in die 13. Stufe eingegeben.
  • In der derzeit bevorzugten Schaltung ist insbesondere der Ausgabeanschluß Q des Signalspeichers 25 an den Eingang eines EXKLUSIV-ODER-Gatters 35 angeschlossen. Der andere Eingang des EXKLUSIV-ODER-Gatters 35 ist an die Dateneingabeleitung 29 angeschlossen. Der Ausgang des EXKLUSIV-ODER- Gatters 35 ist an einen Eingang eines UND-Gatters 40 angeschlossen. Der andere Eingang des UND-Gatters 40 ist an die Steuereinheit angeschlossen, wie weiter unten beschrieben. Der Ausgang des UND-Gatters 40 ist an einen Eingang eines ODER-Gatters 39 angeschlossen. Der andere Eingang des ODER-Gatters 39 ist an den Ausgang eines UND-Gatters 38 angeschlossen, das einen Teil der zweiten linearen Rückkopplungseinheit enthält, wie weiter unten beschrieben. Der Ausgang des ODER-Gatters 39 ist an den Dateneingabeanschluß D von Signalspeicher 10 und an den Eingang eines UND-Gatters 37 angeschlossen, das einen Teil der zweiten linearen Rückkopplungseinheit enthält, wie weiter unten beschrieben.
  • Der Ausgang des EXKLUSIV-ODER-Gatters 35 ist ebenfalls an die Eingänge der EXKLUSIV-ODER-Gatter 44 und 45 angeschlossen. Der andere Eingang von EXKLUSIV-ODER-Gatter 44 ist an den Ausgabeanschluß Q des Signalspeichers 14 angeschlossen. Der andere Eingang von EXKLUSIV-ODER-Gatter 45 ist an den Ausgabeanschluß Q des Signalspeichers 21 angeschlossen.
  • Der Ausgang von EXKLUSIV-ODER-Gatter 44 ist an einen Eingang eines UND-Gatters 43 angeschlossen. Der andere Eingang des UND-Gatters 43 ist an die Steuereinheit angeschlossen, wie weiter unten beschrieben. Der Ausgang des UND-Gatters 43 ist an den Eingang eines ODER-Gatters 42 angeschlossen. Der andere Eingang des ODER-Gatters 42 ist an den Ausgang eines UND-Gatters 41 angeschlossen, das einen Teil der zweiten linearen Rückkopplungseinheit enthält, wie weiter unten beschrieben. Der Ausgang des ODER-Gatters 42 ist an den Dateneingabeanschluß D des Signalspeichers 15 angeschlossen.
  • Der Ausgang des ODER-Gatters 45 ist an den Eingang des UND-Gatters 46 angeschlossen. Der andere Eingang des UND- Gatters 46 ist an die Steuereinheit angeschlossen, wie weiter unten beschrieben. Der Ausgang des UND-Gatters 46 ist an den Eingang des ODER-Gatters 47 angeschlossen. Der andere Eingang des ODER-Gatters 47 ist an den Ausgang eines UND- Gatters 48 angeschlossen, das einen Teil der zweiten linearen Rückkopplungseinheit enthält, wie weiter unten beschrieben. Der Ausgang des ODER-Gatters 47 ist an den Dateneingangsanschluß D des Signalspeichers 22 angeschlossen.
  • Der Ausgabeanschluß Q des Signalspeichers 25 ist ebenso an einen Eingang von UND-Gatter 36 angeschlossen. Der andere Eingang des UND-Gatters 36 ist an die Steuereinheit angeschlossen, wie weiter unten beschrieben. Der Ausgang des UND-Gatters 36 besteht aus einem Bit-seriellen CRC-Ausgabecode an Leitung 49.
  • Die zweite lineare Rückkopplungseinheit erzeugt ein Pseudozufallsbitmuster, das im Schieberegister umläuft. Die bevorzugte zweite lineare Rückkopplungseinheit, wie sie weiter unten beschrieben wird, erzeugt insbesondere folgende 64-Bit Pseudozufallszahlen im Schieberegister: Bit-Nr. Daten Bit-Nr. Daten Bit-Nr. Daten Bit-Nr. Daten
  • Die einzelne Pseudozufallszahl wird gewählt durch Voreinstellen eines Wertes im Schieberegister, wie weiter unten beschrieben. Die so gewählte Pseudozufallszahl ist sehr hilfreich als Zugriffscode. Natürlich versteht es sich von selbst, daß die Schaltung auch in anderen Anwendungen als in der Erzeugung von Zugriffscodes Verwendung findet. In diesen Fällen kann das Schieberegister mit einem voreingestellten Wert initialisiert sein oder auch nicht. Es versteht sich ebenso von selbst, daß die oben dargestellten Bitmuster nur exemplarisch sind und daß viele andere Pseudozufallszahlen erzeugt werden können, indem man nur den Initialwert im Schieberegister verändert oder durch Änderung des Aufbaus der zweiten linearen Rückkopplungseinheit, was im Folgenden beschrieben wird.
  • In der derzeit bevorzugten Schaltung sind die Ausgabeanschlüsse Q der Signalspeicher 23 und 25 an die Eingänge eines EXKLUSIV-ODER-Gatters 30 angeschlossen. Die Ausgabeanschlüsse Q der Signalspeicher 20 und 22 sind an die Eingänge eines EXKLUSIV-ODER-Gatters 32 angeschlossen. Die Ausgänge der EXKLUSIV-ODER-Gatter 30 und 32 sind an die Eingänge eines EXKLUSIV-ODER-Gatters 31 angeschlossen. Somit bilden die Bitausgänge durch das EXKLUSIV-ODER-Gatter 31 die EXKLUSIV-ODER-Funktionen der Bits an den Ausgängen der 11., 13., 14. und 16. Stufe des Schieberegisters.
  • Der Ausgang des EXKLUSIV-ODER-Gatters 31 ist an den Eingang des UND-Gatters 38 angeschlossen. Der andere Eingang des UND-Gatters 38 ist mit der Steuereinheit verbunden, wie weiter unten beschrieben. Der Ausgang des UND-Gatters 38 ist an einen Eingang des ODER-Gatters 39 angeschlossen, dessen Ausgang an den Dateneingabeanschluß D von Signalspeicher 10 angeschlossen ist, wie weiter unten beschrieben.
  • Der Ausgang des ODER-Gatters 39 ist ebenso an einen Eingang eines UND-Gatters 37 angeschlossen. Der andere Eingang des UND-Gatters 37 ist an die Steuereinheit angeschlossen, wie weiter unten beschrieben. Der Ausgang des UND- Gatters 37 an Leitung 50 ist ein Bit-serieller pseudostochastischer Zugangscode.
  • Die UND-Gatter 41 und 48 sind nicht Teil des Rückkopplungspfades zwischen dem Ausgabeanschluß Q von Signalspeicher 25 und dem Eingabedatenanschluß D von Signalspeicher 10. Sie arbeiten jedoch zusammen mit der zweiten Rückkopplungseinheit unter Steuerung durch die Steuereinheit, und zum besseren Verständnis werden sie mit der zweiten Rückkopplungseinheit beschrieben. Das UND-Gatter 41 hat einen Eingang mit dem Ausgabeanschluß Q des Signalspeichers 14 und den anderen Eingang mit der Steuereinheit verbunden. Das UND-Gatter 48 hat einen Eingang mit dem Ausgabeanschluß Q des Signalspeichers 21 und den anderen Eingang mit der Steuereinheit verbunden. Der Ausgang des UND-Gatters 41 ist an einen Eingang des ODER-Gatters 42 und der Ausgang des UND- Gatters 48 ist an einen Eingang des ODER-Gatters 47 angeschlossen, wie:weiter unten beschrieben.
  • Die Steuereinheit überwacht die Betriebsart der CRCC/PRN-Schaltung und das Löschen und das Voreinstellen des Schieberegisters. Eine Betriebsmodussteuerleitung 28 ist an die Eingänge der UND-Gatter 33, 37, 38, 41 und 48 und an den Eingang des Inverters 51 angeschlossen. Der Ausgang des Inverters 51 ist durch eine invertierte Betriebsmodusleitung 52 mit den Eingängen der UND-Gattern 34, 36, 40, 43 und 46 verbunden. Die anderen Eingänge der UND-Gatter 36, 37, 38, 40, 41, 43, 46 und 48 wurden bereits weiter oben beschrieben. Eine Löschleitung 27 ist der andere Eingang der UND-Gatter 33 und 34. Der Ausgang von UND-Gatter 33 ist an den Setz-Anschluß S des Signalspeichers 13 angeschlossen. Der Ausgang des UND-Gatters 34 ist an den Rücksetz-Anschluß R des Signalspeichers 13 angeschlossen.
  • Während des Betriebs wird die Betriebsart der CRCC/ PRN-Schaltung zunächst durch Senden eines Signals auf die Betriebsmodussteuerleitung 28 eingestellt. Ein logisches Hochpegelsignal auf der Betriebsmodussteuerleitung und entsprechend ein logisches Niederpegelsignal auf der invertierten Betriebsmodussteuerleitung 52 zwingt die Schaltung in die Pseudozufallsgenerator-Betriebsart. Umgekehrt arbeitet die Schaltung bei einem logischen Niederpegelsignal auf der Betriebsmodussteuerleitung 28 und dementsprechend einem logischen Hochpegelsignal auf der invertierten Betriebsmodussteuerleitung 52 in der CRCC-Generator-Betriebsart. Das Signal auf der Betriebsmodussteuerleitung 28 muß solange erhalten bleiben, bis der Betrieb der Schaltung in der gewählten Betriebsart abgeschlossen ist. Das kann zum Beispiel durch Schalten des Signals mit einer gewöhnlichen S-R-Kippschaltung (nicht gezeigt) verwirklicht werden.
  • Nachdem die Betriebsart eingestellt ist, wird an der Löschleitung 27 ein logisches Hochpegelsignal angelegt. In der Pseudozufallsgenerator-Betriebsart führt dies dazu, daß der Ausgang des UND-Gatters 33 hochgesetzt wird, um Signalspeicher 13 voreinzustellen. Der Ausgang des UND-Gatters 34, der an den Rücksetz-Anschluß R des Signalspeichers 13 angeschlossen ist, wird niedrig gehalten durch das Niederpegelsignal auf der invertierten Betriebsmodussteuerleitung 52. Das Hochpegelsignal auf der Löschleitung 27 setzt die übrigen Signalspeicher 10-12 und 14-25 zurück. Somit setzt ein Hochpegelsignal auf der Löschleitung 27 in der Pseudozufallsgenerator-Betriebsart das Schieberegister auf 0008 Hexadecimal.
  • In der CRCC-Generator-Betriebsart hält das Niederpegelsignal auf der Betriebsmodussteuerleitung 28 den Ausgang des UND-Gatters 33, der mit dem Setz-Anschluß S des Signalspeichers 13 verbunden ist, niedrig. Das Hochpegelsignal auf der invertierten Betriebsmodussteuerleitung 52 und das Hochpegelsignal auf der Löschleitung 27 zwingt den Ausgang des UND-Gatters 34, der mit dem Rücksetz-Anschluß R des Signalspeichers 13 verbunden ist, ebenfalls in den Hochpegelzustand. Somit werden in der CRCC-Generator-Betriebsart alle Signalspeicher 10-25 durch das Hochpegelsignal auf der Löschleitung 27 zurückgesetzt.
  • Nachdem die Betriebsart eingestellt ist und das Schieberegister gelöscht oder voreingestellt ist, wird ein Taktsignal auf die Taktleitung 26 aufgeschaltet. Gleichzeitig und taktgleich damit werden Datenbits in der Schaltung auf der Dateneingabeleitung 29 mit der selben Rate getaktet. In der pseudozufallszahlengenerator-Betriebsart ist das voreingestellte Bit im Signalspeicher 13 durch das Schieberegister sequentiell getaktet. Am Ausgabeanschluß Q des Signalspeichers 14 pflanzt es sich durch das UND-Gatter 41 und das ODER-Gatter 42 fort, bevor es auf den Dateneingabeanschluß D des Signalspeichers 15 aufgeschaltet wird. Der Ausgang des UND-Gatters 43, der an einen Eingang des ODER-Gatters 42 angeschlossen ist, wird niedrig gehalten durch das Niederpegelsignal auf der invertierten Betriebsmodussteuerleitung 52 und hat keinen Einfluß auf den Ausgang des ODER-Gatters 42. Ähnlich pflanzt sich am Ausgabeanschluß Q des Signalspeichers 21 das Ausgabebit durch das UND-Gatter 48 und das ODER-Gatter 47 fort, bevor es auf den Dateneingabeanschluß D des Signalspeichers 22 aufgeschaltet wird. Der Ausgang des UND-Gatters 46 wird durch das Niederpegelsignal auf der invertierten Betriebsmodussteuerleitung 52 niedrig gehalten und beeinflußt deshalb nicht den Ausgang des ODER-Gatters 47.
  • Während jedes Taktzyklusses werden die Bits an den Ausgabeanschlüssen Q der Signalspeicher 20, 22, 23 und 25 EXKLUSIV-ODER-verknüpft durch die EXKLUSIV-ODER-Gatter 30- 32, und das resultierende Bit wird durch das UND-Gatter 38 und das ODER-Gatter 39 zum Dateneingabeanschluß D des Signalspeichers 10 zurückgeführt, um damit die lineare Rückkopplungsschleife des Pseudozufallszahlengenerators zu vervollständigen. Der Ausgang des UND-Gatter 40, der an einen Eingang des ODER-Gatters 39 angeschlossen ist, wird durch das Niederpegelsignal auf der invertierten Betriebsmodussteuerleitung 52 niedrig gehalten und beeinflußt daher nicht den Ausgang des ODER-Gatters 39. Die Bitausgabe durch das ODER-Gatter 39 pflanzt sich durch das UND-Gatter 37 fort, dessen Ausgang der serielle 64-Bit pseudostochastische Zugangscode ist, der in der Tabelle weiter oben ausgeführt worden ist.
  • In der CRCC-Generator-Betriebsart ist das Schieberegister ursprünglich leer. Wenn Datenbits auf der Datenleitung 29 getaktet werden, werden sie mit dem Bit auf dem Ausgabeanschluß Q des Signalspeichers 25 durch das EXKLUSIV- ODER-Gatter 35 EXKLUSIV-ODER-verknüpft. Das resultierende Bit pflanzt sich durch das UND-Gatter 40 und das ODER-Gatter 39 zum Dateneingabeanschluß D des Signalspeichers 10 fort, um damit die lineare Rückkopplungsschleife des CRCC- Generators zu vervollständigen. Der Ausgang des UND-Gatters 38, der mit dem Eingang des ODER-Gatters 39 verbunden ist, wird durch das Niederpegelsignal auf der Betriebsmodussteuerleitung 28 niedrig gehalten und beeinflußt deshalb nicht den Ausgang des ODER-Gatters 39. Die Bitausgänge von Anschluß Q des Signalspeichers 25 pflanzen sich ebenfalls durch das UND-Gatter 36 in serieller Weise fort und umfassen den erzeugten 16-Bit seriellen CRC-Code auf Leitung 49.
  • Im Schieberegister pflanzen sich die Bits in allen Stufen sequentiell zur nächsten Stufe mit jedem Taktzyklus fort. Das Bit am Ausgabeanschluß Q des Signalspeichers 14 ist durch das EXKLUSIV-ODER-Gatter 44 mit dem Bit am Ausgang des EXKLUSIV-ODER-Gatters 35 EXKLUSIV-ODER-verknüpft. Das resultierende Bit pflanzt sich durch das UND-Gatter 43 und das ODER-Gatter 42 fort, bevor es auf die Dateneingabeleitung D des Signalspeichers 15 aufgeschaltet wird. Der Ausgang des UND-Gatters 41, der an einen Eingang des ODER-Gatters 42 angeschlossen ist, wird durch das Niederpegelsignal auf der Betriebsmodussteuerleitung 28 niedrig gehalten und beeinflußt deshalb nicht den Ausgang des ODER-Gatters 42. Ähnlich ist das Bit am Ausgabeanschluß Q des Signalspeichers 21 mit dem Bit am Ausgang des EXKLUSIV-ODER-Gatters 35 durch das EXKLUSIV-ODER-Gatter 45 ExKLUSIV-ODER-verknüpft. Das resultierende Bit pflanzt sich durch das UND-Gatter 46 und das ODER-Gatter 47 zum Dateneingabeanschluß D des Signalspeichers 22 fort. Der Ausgang des UND-Gatters 48, der mit einem Eingang des ODER-Gatters 47 verbunden ist, wird durch das Niederpegelsignal auf der Betriebsmodussteuerleitung 28 niedrig gehalten und beeinflußt deshalb den Ausgang des ODER-Gatters 47 nicht.
  • Was beschrieben wurde, sind verschiedene Aspekte einer Schaltung, die die Funktionen eines Pseudozufallszahlengenerators und eines zyklischen Blockprüfungscodegenerators miteinander vereint und die eine derzeit bevorzugte Ausführung der Erfindung darstellt. Es versteht sich jedoch von selbst, daß die zuvor ausgeführte Beschreibung und die begleitenden Figuren nur exemplarisch sind und in keiner Weise den Umfang der Erfindung begrenzen sollen, die durch die beiliegenden Ansprüche definiert ist. Verschiedene Änderungen und Modifikationen der bevorzugten Ausführungsform sind für den Fachmann offensichtlich. Solche Änderungen und Modifikationen können enthalten, sind jedoch nicht beschränkt auf, Änderungen in der Länge und dem Typ des Schieberegisters, Änderungen in der Struktur und Logik des Rückkopplungspfads, Änderungen in den voreingestellten Werten des Schieberegisters und dergleichen. Dementsprechend ist beabsichtigt, daß alle Änderungen und Modifikationen und weitere Äquivalente von den beiliegenden Ansprüchen umfaßt werden.
  • Wo technische Merkmale in den Ansprüchen mit Bezugszeichen versehen sind, so sind diese Bezugszeichen lediglich zum besseren Verständnis der Ansprüche vorhanden. Dementsprechend stellen solche Bezugszeichen keine Einschränkungen des Umfangs solcher Elemente dar, die beispielsweise durch solche Bezugszeichen gekennzeichnet sind.

Claims (7)

1. Eine Logikschaltung, um selektiv sowohl zyklische Blockprüfungscode- als auch Pseudozufallssequenzen-Generatorfunktionen auszuführen, mit:
- einer Schiebevorrichtung (10-25), die eine Vielzahl von Stufen aufweist, um Signale sequentiell zu verschieben; und
- einer Rückkopplungsvorrichtung (30-32, 35, 38-48), die mit der Schiebevorrichtung verbunden ist, wobei die Rückkopplungsvorrichtung (30-32, 35, 38-48) Einrichtungen (30-32, 35, 44, 45) aufweist, um selektiv mindestens zwei Sätzen von vorherbestimmten logischen Operationen, die den Operationen des Pseudozufallssequenzengenerators und beziehungsweise denen des zyklischen Blockprüfungscodegenerators entsprechen, auf Signale von vorgewählten Stufen der Schiebevorrichtung auszuführen (10-25), wobei die Einrichtungen (30-32, 35, 44, 45) zur selektiven Ausführung von mindestens zwei Sätzen von vorherbestimmten logischen Operationen beinhalten:
- eine Logikeinrichtung (30-32), die eine vorherbestimmte logische Bearbeitung von Signalen von vorgewählten Stufen der Schiebevorrichtung (10-25) ausführt; und
- eine Multiplexereinrichtung (38, 40, 41), die das Ausgabesignal der Logikeinrichtung (30-32) aufnimmt, dadurch gekennzeichnet, daß die Multiplexereinrichtung (38, 40, 41) weiterhin ein mit dem Ausgabesignal der Schiebevorrichtung (10-25) EXKLUSIV-ODER-verknüpftes Eingabedatensignal aufnimmt, wobei eine Steuereinrichtung (28, 51, 52) mit der Multiplexereinrichtung (38, 40, 41) verbunden ist, wobei die Steuereinrichtung (28, 51, 52), auf ein Betriebsmoduswahlsignal reagierend, die Multiplexereinrichtung (38, 40, 41) veranlaßt, entweder das Eingabedatensignal oder das Ausgabesignal der Logikeinrichtung (30-32) gemäß dem gewählten Satz von logischen Operationen auszuwählen,und die Rückkopplungsvorrichtung (30-32, 35, 38-48) veranlaßt, einen der ausgewählten Sätze von logischen Operationen auf diese Signale auszuführen, so daß die Logikschaltung selektiv, sowohl als zyklischer Blockprüfungscodegenerator, als auch als Pseudozufallsgenerator arbeitet.
2. Logikschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Rückkopplungsvorrichtung (30-32, 35, 38-48) weiterhin eine Einrichtung (39, 42, 47) für die Rückführung der aus den ausgewählten Operationen resultierenden Signale zu vorgewählten vorausgehenden Stufen der Schiebevorrichtung (10-25) aufweist.
3. Logikschaltung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß sie eine Dateneingabeeinrichtung (29) aufweist, die an die Rückkopplungsvorrichtung (30-32, 35, 38- 48) angeschlossen ist, um das Eingabedatensignal an der Rückkopplungsvorrichtung (30-32, 35, 38-48) bereitzustellen.
4. Logikschaltung nach einem oder mehreren der vorhergehenden Ansprüchen, dadurch gekennzeichnet, daß sie weiterhin eine Einrichtung (33, 34) aufweist, die mit der Schiebevorrichtung (10-25) verbunden ist, wobei diese Einrichtung (33, 34) auf das Betriebsmoduswahlsignal und auf ein Löschsignal reagiert, um die Schiebevorrichtung (10-25) zu löschen, wenn die zyklische Blockprüfungscode-Betriebsart ausgewählt worden ist, und um die Schiebevorrichtung (10-25) mit einem vorgewählten Wert zu initialisieren, wenn die Pseudozufallsgenerator-Betriebsart gewählt worden ist.
5. Logikschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Rückkopplungsvorrichtung (30-32, 35, 38-48) Einrichtungen (42-43, 46-48) einschließt, die logisch zwischen mindestens einer vorgewählten Stufe der Schiebevorrichtung (10-25) und deren nächsten nachfolgenden Stufe zwischengeschaltet sind, die, auf das Betriebsmoduswahlsignal reagierend, eine vorherbestimmte logische Operation auf das verschobene Signal von der mindestens einen vorgewählten Stufe zur nächsten nachfolgenden Stufe ausführen, wenn die zyklische Blockprüfungscode-Betriebsart ausgewählt ist, und ansonsten das Signal zur nächsten Stufe unverändert durchlassen.
6. Logikschaltung nach einem oder mehreren der Ansprüche 1-5, dadurch gekennzeichnet, daß sie eine Datenausgabevorrichtung (36, 37, 49, 50) umfaßt, die mit der Rückkopplungsvorrichtung (30-32, 35, 38-48) verbunden ist, und die derart ausgebildet ist, daß sie Datensignale und Signale der Schieberegistervorrichtung (103-25) empfängt, wobei die Datenausgabevorrichtung (36, 37, 49, 50) auf das Betriebsmoduswahlsignal reagiert, um selektiv zyklische Blockprüfungscode verschlüsselte Daten auszugeben, wenn die zyklische Blockprüfungscodegenerator-Betriebsart ausgewählt ist, und eine Pseudozufallssequenz, wenn die Pseudozufallsgenerator-Betriebsart ausgewählt ist.
7. Logikschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Rückkopplungsvorrichtung (30-32, 35, 38-48) aufweist:
- eine erste lineare Rückkopplungseinrichtung (35, 44, 45), die mit der Schieberegistervorrichtung (10-25) verbunden ist, um Dateneingabesignale und Signale von mindestens einer ausgewählten Stufe der Schiebevorrichtung (10-25) zu bearbeiten, und um die resultierenden Signale zu mindestens einer ausgewählten vorhergehenden Stufe der Schiebevorrichtung (10-25) zurückzuführen, um einen zyklischen Blockprüfungscode zu erzeugen; und
- eine zweite lineare Rückkopplungseinrichtung (30- 31), die mit der Schieberegistervorrichtung (10-25) verbunden ist, um die Signale von mindestens einer ausgewählten Stufe der Schiebevorrichtung (10-25) zu bearbeiten, und um die resultierenden Signale zu mindestens einer ausgewählten vorhergehenden Stufe der Schiebevorrichtung (10-25) zurückzuführen, um eine Pseudozufallszahl zu erzeugen.
DE87110901T 1986-09-18 1987-07-28 Schaltung zum Kombinieren von Funktionen der Generatoren eines zyklischen redundanten Prüfungskodes und von Pseudo-Zufallszahlengeneratoren. Expired - Fee Related DE3787946T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/908,541 US4771429A (en) 1986-09-18 1986-09-18 Circuit combining functions of cyclic redundancy check code and pseudo-random number generators

Publications (2)

Publication Number Publication Date
DE3787946D1 DE3787946D1 (de) 1993-12-02
DE3787946T2 true DE3787946T2 (de) 1994-04-07

Family

ID=25425950

Family Applications (1)

Application Number Title Priority Date Filing Date
DE87110901T Expired - Fee Related DE3787946T2 (de) 1986-09-18 1987-07-28 Schaltung zum Kombinieren von Funktionen der Generatoren eines zyklischen redundanten Prüfungskodes und von Pseudo-Zufallszahlengeneratoren.

Country Status (8)

Country Link
US (1) US4771429A (de)
EP (1) EP0260413B1 (de)
JP (1) JPS6378609A (de)
AT (1) ATE96588T1 (de)
AU (1) AU590449B2 (de)
CA (1) CA1265252A (de)
DE (1) DE3787946T2 (de)
ES (1) ES2056800T3 (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170401A (en) * 1988-06-02 1992-12-08 Rockwell International Corporation High integrity single transmission line communication system for critical aviation information
JP2624299B2 (ja) * 1988-06-09 1997-06-25 株式会社日立製作所 加速演算回路
JPH03219725A (ja) * 1988-10-28 1991-09-27 Mitsubishi Electric Corp 誤り検査コード生成装置および伝送誤り検出装置
JPH02125532A (ja) * 1988-11-04 1990-05-14 Sony Corp Ｂｃｈ符号の復号装置
US4959832A (en) * 1988-12-09 1990-09-25 International Business Machines Parallel pseudorandom pattern generator with varying phase shift
US4914706A (en) * 1988-12-29 1990-04-03 777388 Ontario Limited Masking sound device
US5029171A (en) * 1989-05-25 1991-07-02 Hughes Aircraft Company Test vector generation system
US4978955A (en) * 1989-11-09 1990-12-18 Archive Corporation Data randomizing/de-randomizing circuit for randomizing and de-randomizing data
US5412665A (en) * 1992-01-10 1995-05-02 International Business Machines Corporation Parallel operation linear feedback shift register
US5222141A (en) * 1992-03-25 1993-06-22 Motorola, Inc. Apparatus and method for encoding data
US5222142A (en) * 1992-06-22 1993-06-22 Hughes Aircraft Company Sequence generator
US5301247A (en) * 1992-07-23 1994-04-05 Crest Industries, Inc. Method for ensuring secure communications
US5258936A (en) * 1992-08-05 1993-11-02 Motorola, Inc. Method and apparatus for generating pseudo-random numbers
US5416783A (en) * 1993-08-09 1995-05-16 Motorola, Inc. Method and apparatus for generating pseudorandom numbers or for performing data compression in a data processor
US5455862A (en) * 1993-12-02 1995-10-03 Crest Industries, Inc. Apparatus and method for encrypting communications without exchanging an encryption key
US5606322A (en) * 1994-10-24 1997-02-25 Motorola, Inc. Divergent code generator and method
JP2762941B2 (ja) * 1994-12-06 1998-06-11 日本電気株式会社 背景雑音発生装置
US6298360B1 (en) * 1995-05-26 2001-10-02 Sun Microsystems, Inc. Method and apparatus for generating a highly random number while using existing circuitry
GB2302634A (en) * 1995-06-24 1997-01-22 Motorola Ltd Cyclic redundancy coder
DE19547902B4 (de) * 1995-12-21 2007-10-18 Institut für Rundfunktechnik GmbH Verfahren zum Durchführen eines elektronischen Spiels
US5795784A (en) 1996-09-19 1998-08-18 Abbott Laboratories Method of performing a process for determining an item of interest in a sample
US5856194A (en) 1996-09-19 1999-01-05 Abbott Laboratories Method for determination of item of interest in a sample
DE19821004C2 (de) 1998-05-11 2000-03-23 Ericsson Telefon Ab L M Sequenzgenerator
KR100611955B1 (ko) * 1999-07-20 2006-08-11 삼성전자주식회사 스크램블러
US6631390B1 (en) 2000-03-06 2003-10-07 Koninklijke Philips Electronics N.V. Method and apparatus for generating random numbers using flip-flop meta-stability
US7739409B2 (en) * 2000-09-26 2010-06-15 King Green Ltd. System and method for making available identical random data to seperate and remote parties
US7627116B2 (en) * 2000-09-26 2009-12-01 King Green Ltd. Random data method and apparatus
US6883132B1 (en) 2000-09-29 2005-04-19 Rockwell Automation Technologies, Inc. Programmable error checking value circuit and method
US6665760B1 (en) 2000-09-29 2003-12-16 Rockwell Automation Technologies, Inc. Group shifting and level shifting rotational arbiter system
US6714144B1 (en) * 2000-10-23 2004-03-30 Cirrus Logic, Inc. Data randomization in a data storage system
US6748522B1 (en) * 2000-10-31 2004-06-08 International Business Machines Corporation Performance monitoring based on instruction sampling in a microprocessor
US7421637B1 (en) * 2003-01-16 2008-09-02 Cisco Technology, Inc. Generating test input for a circuit
US7712009B2 (en) * 2005-09-21 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Cyclic redundancy check circuit and semiconductor device having the cyclic redundancy check circuit
JP2007304998A (ja) * 2006-05-12 2007-11-22 Hitachi Software Eng Co Ltd ソースコード生成方法及び装置並びにプログラム
US8281111B2 (en) 2008-09-23 2012-10-02 Qualcomm Incorporated System and method to execute a linear feedback-shift instruction
US8612842B2 (en) * 2011-05-25 2013-12-17 Infineon Technologies Ag Apparatus for generating a checksum
CN110597488A (zh) * 2018-06-12 2019-12-20 华邦电子股份有限公司 随机数产生器以及随机数产生方法
CN117706260B (zh) * 2024-02-06 2024-04-30 禹创半导体(深圳)有限公司 Esd事件检测方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3155818A (en) * 1961-05-15 1964-11-03 Bell Telephone Labor Inc Error-correcting systems
DE1211687B (de) * 1964-11-10 1966-03-03 Telefunken Patent System zur linearen systematischen Kodierung
US3474413A (en) * 1965-11-22 1969-10-21 Dryden Hugh L Parallel generation of the check bits of a pn sequence
US3924181A (en) * 1973-10-16 1975-12-02 Hughes Aircraft Co Test circuitry employing a cyclic code generator
US3986168A (en) * 1975-06-02 1976-10-12 Ncr Corporation Multichannel error signal generator
US4001779A (en) * 1975-08-12 1977-01-04 International Telephone And Telegraph Corporation Digital error correcting decoder
US4023026A (en) * 1975-12-15 1977-05-10 International Telephone And Telegraph Corporation Pseudo-random coder with improved near range rejection
GB1597218A (en) * 1976-12-11 1981-09-03 Nat Res Dev Apparatus for electronic encypherment of digital data
US4216374A (en) * 1978-08-11 1980-08-05 John Fluke Mfg. Co., Inc. Hybrid signature test method and apparatus
US4291386A (en) * 1978-11-30 1981-09-22 Sperry Corporation Pseudorandom number generator
US4222514A (en) * 1978-11-30 1980-09-16 Sperry Corporation Digital tester
FR2448826A1 (fr) * 1979-02-06 1980-09-05 Telediffusion Fse Carte d'abonnement pour recepteur de videotex et poste de chargement de ladite carte
FR2448824A1 (fr) * 1979-02-06 1980-09-05 Telediffusion Fse Systeme de videotex muni de moyens de controle d'acces a l'information
FR2459595A1 (fr) * 1979-06-15 1981-01-09 Telediffusion Fse Systeme de television a controle d'acces utilisant une cle electronique variable
US4320509A (en) * 1979-10-19 1982-03-16 Bell Telephone Laboratories, Incorporated LSI Circuit logic structure including data compression circuitry
JPS57194621A (en) * 1981-05-26 1982-11-30 Nec Corp Random number generator
GB2122778B (en) * 1982-06-29 1985-09-11 Sony Corp Digital audio signal processing
DE3619255A1 (de) * 1986-06-07 1987-12-10 Ant Nachrichtentech Einrichtung zur pruefung von schreib-/lesespeichern

Also Published As

Publication number Publication date
ATE96588T1 (de) 1993-11-15
EP0260413B1 (de) 1993-10-27
ES2056800T3 (es) 1994-10-16
AU590449B2 (en) 1989-11-02
EP0260413A2 (de) 1988-03-23
EP0260413A3 (de) 1991-03-27
CA1265252A (en) 1990-01-30
AU7861387A (en) 1988-03-24
US4771429A (en) 1988-09-13
DE3787946D1 (de) 1993-12-02
JPS6378609A (ja) 1988-04-08

Similar Documents

Publication Publication Date Title
DE3787946T2 (de) Schaltung zum Kombinieren von Funktionen der Generatoren eines zyklischen redundanten Prüfungskodes und von Pseudo-Zufallszahlengeneratoren.
DE3689285T2 (de) CRC-Rechenmaschinen.
DE69028395T2 (de) Konfigurierbare zellenanordnung
DE69012355T2 (de) Architektur einer programmierten Logik mit mehreren Seiten.
DE60121284T2 (de) Verfahren und Vorrichtung zur Ausführung einer kryptographischen Funktion
DE69123952T2 (de) Rechneradressierungseinrichtung
EP0010173A1 (de) Halbleiterplättchen mit verbesserter Prüfbarkeit der monolithisch hochintegrierten Schaltungen
DE3009945A1 (de) Integrierter, logischer schaltkreis mit funktionspruefung
EP0067301A2 (de) Einrichtung zur Erzeugung von Prüfbits zur Sicherung eines Datenwortes
DE3689282T2 (de) CRC-Rechenmaschine und Methode zur CRC-Berechnung.
DE3824684A1 (de) Pseudo-zufalls-rauschcode-generator
DE3786747T2 (de) Programmierbare logische Anordnung.
DE19821004C2 (de) Sequenzgenerator
DE3743586C2 (de)
EP0231434B1 (de) In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen
DE68923818T2 (de) Bidirektionaler Puffer mit Verriegelungs- und Paritätsfähigkeiten.
DE3317593A1 (de) Pruefspeicherarchitektur
DE3342354A1 (de) Weich programmierbare logikanordnung
DE19636881A1 (de) Zeitlagearchitektur für eine Testanlage
DE3819706A1 (de) Vorrichtung zum erzeugen einer linear auftretenden maximallaengencodefolge
DE3786748T2 (de) Programmierbare logische Anordnung.
DE69307398T2 (de) Programmierbare logische Zelle
DE2926857A1 (de) Schaltungsanordnung zur ermittlung eines fehlerhaften oszillators in einer schleifenschaltung
DE69026363T2 (de) Multipositionsverschieber mit Paritätsbitgenerator
DE3688139T2 (de) Gedoppelte Schaltungsanordnung zur schnellen Übertragung und Reparierbarkeit.

Legal Events

Date Code Title Description
8380 Miscellaneous part iii

Free format text: DER INHABER IST ZU AENDERN IN: ABBOTT LABORATORIES, ABBOTT PARK, ILL., US

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee