JP2624299B2 - 加速演算回路 - Google Patents
加速演算回路Info
- Publication number
- JP2624299B2 JP2624299B2 JP63140571A JP14057188A JP2624299B2 JP 2624299 B2 JP2624299 B2 JP 2624299B2 JP 63140571 A JP63140571 A JP 63140571A JP 14057188 A JP14057188 A JP 14057188A JP 2624299 B2 JP2624299 B2 JP 2624299B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- compressed
- unit
- area
- cyclic code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/46—Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind
- H03M7/48—Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind alternating with other codes during the code conversion process, e.g. run-length coding being performed only as long as sufficientlylong runs of digits of the same kind are present
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ誤り検出に用いられる加速演算回路
に係り、特に圧縮符号化された圧縮データを高速に演算
可能な加熱演算回路に関する。
に係り、特に圧縮符号化された圧縮データを高速に演算
可能な加熱演算回路に関する。
近年の磁気テープ記憶装置においては記憶容量を増大
させるため、データを圧縮回路によって圧縮してから磁
気テープに記憶する方式が採用され、この圧縮回路は素
データを例えばラン・レングス手法によって圧縮した
後、巡回符号（CRC:Cyclic Redundancy Check）を用い
た生成多項式を演算して誤り検出を行っている。
させるため、データを圧縮回路によって圧縮してから磁
気テープに記憶する方式が採用され、この圧縮回路は素
データを例えばラン・レングス手法によって圧縮した
後、巡回符号（CRC:Cyclic Redundancy Check）を用い
た生成多項式を演算して誤り検出を行っている。
前記ラン・レングス手法によるデータ圧縮は素データ
中に同一データが連続した場合、この連続データをデー
タ内容とその数から成る圧縮データに変換するため、変
換後のデータ中には該圧縮されたデータと非連続のため
圧縮されない非圧縮データとが混在する。また圧縮され
るデータ長は例えば最大255バイト、圧縮対象データは
最大256種類である。
中に同一データが連続した場合、この連続データをデー
タ内容とその数から成る圧縮データに変換するため、変
換後のデータ中には該圧縮されたデータと非連続のため
圧縮されない非圧縮データとが混在する。また圧縮され
るデータ長は例えば最大255バイト、圧縮対象データは
最大256種類である。
従来技術による巡回符号の演算回路は前記圧縮データ
中に圧縮／非圧縮データが混在するため、圧縮データを
素データに復元してから巡回符号（CRC）を用いた生成
多項式を演算している。
中に圧縮／非圧縮データが混在するため、圧縮データを
素データに復元してから巡回符号（CRC）を用いた生成
多項式を演算している。
尚、前記巡回符号の演算に関する技術には、例えば特
開昭57−25046号公報等が挙げられる。
開昭57−25046号公報等が挙げられる。
前述の従来技術による演算回路は、例えば数バイトの
圧縮データを数100バイトの素データに復元してから巡
回符号の演算を行うため、演算時間が掛かって圧縮デー
タの連続した巡回符号の演算が行うことができず、圧縮
データであっても素データの演算と同様な演算時間が掛
かると言う不具合を招いていた。また前記演算時間が掛
かることにより、圧縮データが復元されて巡回符号の演
算が終了するまでの間データ転送を中断しなければ成ら
ないと言う問題点もあった。
圧縮データを数100バイトの素データに復元してから巡
回符号の演算を行うため、演算時間が掛かって圧縮デー
タの連続した巡回符号の演算が行うことができず、圧縮
データであっても素データの演算と同様な演算時間が掛
かると言う不具合を招いていた。また前記演算時間が掛
かることにより、圧縮データが復元されて巡回符号の演
算が終了するまでの間データ転送を中断しなければ成ら
ないと言う問題点もあった。
本発明の目的は、前記従来技術による問題点を除去す
ることであり、圧縮データの高速な巡回符号の演算を行
うことができる加速演算装置を提供することである。
ることであり、圧縮データの高速な巡回符号の演算を行
うことができる加速演算装置を提供することである。
前記目的を達成するために本発明は、圧縮エリア及び
非圧縮エリアとから成る圧縮データの巡回符号の演算を
行う加速演算回路において、前記非圧縮エリアのデータ
の巡回符号を生成多項式を用いて演算する生成多項式演
算部と、圧縮エリアのデータに対してそのデータ及び連
続数に応じた複数の巡回符号演算結果を格納する加速演
算マトリックス部と、前記圧縮エリアを検出する検出部
とを設けた。
非圧縮エリアとから成る圧縮データの巡回符号の演算を
行う加速演算回路において、前記非圧縮エリアのデータ
の巡回符号を生成多項式を用いて演算する生成多項式演
算部と、圧縮エリアのデータに対してそのデータ及び連
続数に応じた複数の巡回符号演算結果を格納する加速演
算マトリックス部と、前記圧縮エリアを検出する検出部
とを設けた。
前記加速演算回路は、検出部が圧縮エリアを検出した
とき加速演算マトリックス部に圧縮エリアのデータを入
力して巡回符号の演算を行い、圧縮エリアを検出しない
ときは非圧縮エリアのデータを生成多項式演算部に入力
して巡回符号の演算を行う。
とき加速演算マトリックス部に圧縮エリアのデータを入
力して巡回符号の演算を行い、圧縮エリアを検出しない
ときは非圧縮エリアのデータを生成多項式演算部に入力
して巡回符号の演算を行う。
従って本発明による加速演算回路は圧縮エリアのデー
タを素データに復元すぜに巡回符号の演算を行うため高
速に誤り演出を行うことができる。
タを素データに復元すぜに巡回符号の演算を行うため高
速に誤り演出を行うことができる。
以下、本発明による巡回符号の加速演算回路を図面を
用いて詳細に説明する。
用いて詳細に説明する。
第１図は、本発明による加速演算回路の一実施例を示
す図であり、第２図は素データと圧縮したデータとを説
明するための図である。
す図であり、第２図は素データと圧縮したデータとを説
明するための図である。
まず本実施例の対象となる素データと圧縮したデータ
とを第２図を用いて説明する。第２図（ａ）は圧縮処理
前の素データを示し、このデータは数字データである
“00",“02",“04"と７つ連続した数字データ“06"と数
字データ“08",“10"とから構成されているものであ
り、各数字データは１バイトで構成されている。この素
データを前記ラン・レングス手法によって圧縮処理を行
うと第２図（ｂ）に示すように連続した数字データ“0
6"は、データを圧縮したことを示す圧縮マーク29（“＊
＊”）とその数字データの内容30（“06"）と該連続す
る数31（“07"）から成る圧縮エリア24に圧縮変換され
る。このため圧縮後のデータは、数字データ26,27,28か
ら成る非圧縮エリア23と、圧縮マーク29,数字データの
内容30及び連続する数31から成る圧縮エリア24と、数字
データ32及び33から成る非圧縮エリア25とに圧縮され
る。
とを第２図を用いて説明する。第２図（ａ）は圧縮処理
前の素データを示し、このデータは数字データである
“00",“02",“04"と７つ連続した数字データ“06"と数
字データ“08",“10"とから構成されているものであ
り、各数字データは１バイトで構成されている。この素
データを前記ラン・レングス手法によって圧縮処理を行
うと第２図（ｂ）に示すように連続した数字データ“0
6"は、データを圧縮したことを示す圧縮マーク29（“＊
＊”）とその数字データの内容30（“06"）と該連続す
る数31（“07"）から成る圧縮エリア24に圧縮変換され
る。このため圧縮後のデータは、数字データ26,27,28か
ら成る非圧縮エリア23と、圧縮マーク29,数字データの
内容30及び連続する数31から成る圧縮エリア24と、数字
データ32及び33から成る非圧縮エリア25とに圧縮され
る。
この圧縮後のデータは第１図に示した加速演算回路に
入力されて巡回符号の高速演算が行われる。この加速演
算回路はストローブ信号20と同期して入力される圧縮デ
ータから圧縮マーク“＊＊”を検出する圧縮マーク検出
部６と、該圧縮マーク検出部６により圧縮マークが検出
された場合にストローブ信号８により圧縮したデータの
連続数を格納する圧縮データ数ラッチ部10と、これと同
時にストローブ信号９によって圧縮したデータ内容を格
納する圧縮データラッチ部12と、該ラッチ部10及び12の
データを基に圧縮データの加速演算を行ってデータバス
17に出力する加速演算マトリックス部16と、前記入力し
たデータが非圧縮データの場合に該データの巡回符号の
通常演算を行いデータバス３に出力する生成多項式演算
部２と、圧縮データが入力されるまでの巡回符号演算結
果を圧縮データ数分、生成多項式に基づいて空シフトす
る演算結果シフト部14と、前記演算結果シフト部14及び
加速演算マトリックス部16の出力の排他的論理和演算を
行ってデータバス19に出力する排他的論理和部18と、該
排他的論理和部18と生成多項式演算部２の出力を選択的
に出力するセレクタ部４とから構成されている。
入力されて巡回符号の高速演算が行われる。この加速演
算回路はストローブ信号20と同期して入力される圧縮デ
ータから圧縮マーク“＊＊”を検出する圧縮マーク検出
部６と、該圧縮マーク検出部６により圧縮マークが検出
された場合にストローブ信号８により圧縮したデータの
連続数を格納する圧縮データ数ラッチ部10と、これと同
時にストローブ信号９によって圧縮したデータ内容を格
納する圧縮データラッチ部12と、該ラッチ部10及び12の
データを基に圧縮データの加速演算を行ってデータバス
17に出力する加速演算マトリックス部16と、前記入力し
たデータが非圧縮データの場合に該データの巡回符号の
通常演算を行いデータバス３に出力する生成多項式演算
部２と、圧縮データが入力されるまでの巡回符号演算結
果を圧縮データ数分、生成多項式に基づいて空シフトす
る演算結果シフト部14と、前記演算結果シフト部14及び
加速演算マトリックス部16の出力の排他的論理和演算を
行ってデータバス19に出力する排他的論理和部18と、該
排他的論理和部18と生成多項式演算部２の出力を選択的
に出力するセレクタ部４とから構成されている。
前記加速演算マトリックス部16は複数の圧縮データ及
び複数データ長に対する巡回符号演算結果を予め格納し
ておき、データバス11及び13から入力する圧縮データの
数及びデータ内容を基に圧縮データ演算結果を出力する
メモリであり、前記演算結果シフト部14は圧縮データが
入力される前までの生成多項式演算部２の演算結果を、
圧縮データ数分だけ生成多項式に基づいて空シフトする
機能を持っている。これは本来ならば１バイトづつ演算
しなければ成らないのに圧縮データエリアを一気に演算
してしまうため、圧縮データ数分だけ今までの演算結果
にズレが生じるのを補正するための機能である。
び複数データ長に対する巡回符号演算結果を予め格納し
ておき、データバス11及び13から入力する圧縮データの
数及びデータ内容を基に圧縮データ演算結果を出力する
メモリであり、前記演算結果シフト部14は圧縮データが
入力される前までの生成多項式演算部２の演算結果を、
圧縮データ数分だけ生成多項式に基づいて空シフトする
機能を持っている。これは本来ならば１バイトづつ演算
しなければ成らないのに圧縮データエリアを一気に演算
してしまうため、圧縮データ数分だけ今までの演算結果
にズレが生じるのを補正するための機能である。
この様に本実施例による加速演算回路は、生成多項式
演算部２による非圧縮エリアの巡回符号の演算と加速演
算マトリックス部16による圧縮エリアの演算（変換）と
を行う様に構成されている。
演算部２による非圧縮エリアの巡回符号の演算と加速演
算マトリックス部16による圧縮エリアの演算（変換）と
を行う様に構成されている。
さて、このように構成された加速演算回路は、第２図
（ｂ）に示した圧縮データを次の様に巡回符号の演算を
行う。まずストローブ信号20と同期して非圧縮エリア23
の数字データ26が入力されると圧縮マーク検出部６は圧
縮マーク29（“＊＊”）を検出しないため信号線７を介
してセレクタ部４にデータバス３を選択させる。入力さ
れた数字データ26は生成多項式演算部２によって演算さ
れ、データバス3,セレクタ部４及びデータバス５を通っ
て生成多項式演算部２にフイードバックされる。同様に
して次の数字データ27,28も生成多項式演算部２にて巡
回符号の演算が行われ、該演算回路２にフイードバック
されて非圧縮エリア23の演算が終了する。
（ｂ）に示した圧縮データを次の様に巡回符号の演算を
行う。まずストローブ信号20と同期して非圧縮エリア23
の数字データ26が入力されると圧縮マーク検出部６は圧
縮マーク29（“＊＊”）を検出しないため信号線７を介
してセレクタ部４にデータバス３を選択させる。入力さ
れた数字データ26は生成多項式演算部２によって演算さ
れ、データバス3,セレクタ部４及びデータバス５を通っ
て生成多項式演算部２にフイードバックされる。同様に
して次の数字データ27,28も生成多項式演算部２にて巡
回符号の演算が行われ、該演算回路２にフイードバック
されて非圧縮エリア23の演算が終了する。
次に圧縮エリア24の圧縮マーク29が入力されると圧縮
マーク検出部６がこの圧縮マーク29を検出して信号線７
を介してセレクタ部４にデータバス19を選択させ、次に
入力する数字データの内容30（“06"）を圧縮データラ
ッチ部12に格納し、更に圧縮データラッチ部10に圧縮エ
リア24の数字データ数“07"を格納する。このラッチ部1
0及び12に格納されたデータ数31及び内容30はデータバ
ス11,13を介して加速演算マトリックス部16により巡回
符号の演算（変換）が行われてデータバス17に出力され
る。このとき演算結果シフト部14はデータバス３′から
前述の巡回符号演算結果（非圧縮エリア23の演算結果）
を入力し、データバス11からの圧縮データ数分の空シフ
トによる補正を行ってデータバス15に出力する。これら
の演算結果は排他的論理和部18にて排他的論理和がとら
れて非圧縮エリア23及び圧縮エリア24の巡回符号演算結
果がセレクタ部4,データバス５を介して生成多項式演算
部２にフイードバックされる。
マーク検出部６がこの圧縮マーク29を検出して信号線７
を介してセレクタ部４にデータバス19を選択させ、次に
入力する数字データの内容30（“06"）を圧縮データラ
ッチ部12に格納し、更に圧縮データラッチ部10に圧縮エ
リア24の数字データ数“07"を格納する。このラッチ部1
0及び12に格納されたデータ数31及び内容30はデータバ
ス11,13を介して加速演算マトリックス部16により巡回
符号の演算（変換）が行われてデータバス17に出力され
る。このとき演算結果シフト部14はデータバス３′から
前述の巡回符号演算結果（非圧縮エリア23の演算結果）
を入力し、データバス11からの圧縮データ数分の空シフ
トによる補正を行ってデータバス15に出力する。これら
の演算結果は排他的論理和部18にて排他的論理和がとら
れて非圧縮エリア23及び圧縮エリア24の巡回符号演算結
果がセレクタ部4,データバス５を介して生成多項式演算
部２にフイードバックされる。
更に非圧縮エリア25の数字データ32及び33が入力され
ると前記非圧縮エリア23と同様に生成多項式演算部２に
よって巡回符号の演算が実行され、生成多項式演算部２
にフイードバックされる。このとき圧縮マーク検出部６
はリセットされて次に入力されるストローブ信号20及び
非圧縮エリア25の入力に備える。
ると前記非圧縮エリア23と同様に生成多項式演算部２に
よって巡回符号の演算が実行され、生成多項式演算部２
にフイードバックされる。このとき圧縮マーク検出部６
はリセットされて次に入力されるストローブ信号20及び
非圧縮エリア25の入力に備える。
この非圧縮エリア25の数字データ32,33が入力される
と前述と同様に生成多項式演算部２が巡回符号の演算を
行って第２図の圧縮後のデータの巡回符号演算が終了す
る。
と前述と同様に生成多項式演算部２が巡回符号の演算を
行って第２図の圧縮後のデータの巡回符号演算が終了す
る。
この様に本実施例による加速演算回路は圧縮データの
うち圧縮エリア24を加速演算マトリックス部16により高
速に演算するため、従来の圧縮エリアを一旦圧縮データ
に復元することなく高速に巡回符号演算を実行すること
ができる。このため圧縮データ転送の中断を防止して高
速にデータ誤りを検出することができる。
うち圧縮エリア24を加速演算マトリックス部16により高
速に演算するため、従来の圧縮エリアを一旦圧縮データ
に復元することなく高速に巡回符号演算を実行すること
ができる。このため圧縮データ転送の中断を防止して高
速にデータ誤りを検出することができる。
以上述べた如く本発明によれば、非圧縮エリアを通常
の生成多項式演算を行い、圧縮エリアを予め求めた演算
結果を格納した加速演算マトリックス回路にて演算する
ことにより、圧縮データの高速な巡回符号の演算を行う
ことができる。
の生成多項式演算を行い、圧縮エリアを予め求めた演算
結果を格納した加速演算マトリックス回路にて演算する
ことにより、圧縮データの高速な巡回符号の演算を行う
ことができる。
第１図は本発明による加速演算回路の一実施例を示す図
であり、第２図は本実施例に適用される圧縮データを説
明するための図であり、第２図（ａ）が圧縮前の素デー
タを示す図、第２図（ｂ）が圧縮後のデータを示す図で
ある。 1,3,5,11,13,15,19……データバス、２……生成多項式
演算部、４……セレクタ部、６……圧縮マーク検出部、
7,8,9,20……ストローブ信号、10……圧縮データ数ラッ
チ部、12……圧縮データラッチ部、14……演算結果シフ
ト部、16……加速演算マトリックス回路、23,25……非
圧縮エリア、24……圧縮エリア、26,27,28,32,33……数
字データ、29……圧縮マーク、30……数字データ内容、
31……数字データ連続数。
であり、第２図は本実施例に適用される圧縮データを説
明するための図であり、第２図（ａ）が圧縮前の素デー
タを示す図、第２図（ｂ）が圧縮後のデータを示す図で
ある。 1,3,5,11,13,15,19……データバス、２……生成多項式
演算部、４……セレクタ部、６……圧縮マーク検出部、
7,8,9,20……ストローブ信号、10……圧縮データ数ラッ
チ部、12……圧縮データラッチ部、14……演算結果シフ
ト部、16……加速演算マトリックス回路、23,25……非
圧縮エリア、24……圧縮エリア、26,27,28,32,33……数
字データ、29……圧縮マーク、30……数字データ内容、
31……数字データ連続数。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 羽賀 正 神奈川県小田原市国府津2880番地 日立 コンピュータ機器株式会社内 (56)参考文献 特開 昭61−175974（ＪＰ，Ａ)
Claims (1)
- 【請求項１】連続する同一データをそのデータとデータ
連続数とに圧縮した圧縮エリアと、非圧縮エリアとから
なる圧縮データの巡回符号の演算を行う加速演算回路に
おいて、前記非圧縮エリアのデータの巡回符号を生成多
項式を用いて演算する生成多項式演算部と、前記圧縮エ
リアのデータに対してそのデータ及び連続数に応じた複
数の巡回符号演算結果を格納する加速演算マトリックス
部と、前記圧縮エリアを検出する検出部とを備え、前記
検出部が圧縮エリアを検出したときは加速演算マトリッ
クス部により巡回符号の演算を行い、圧縮エリアを検出
しないときは前記生成多項式演算部により巡回符号の演
算を行うことを特徴とする加速演算回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63140571A JP2624299B2 (ja) | 1988-06-09 | 1988-06-09 | 加速演算回路 |
| US07/362,221 US5093831A (en) | 1988-06-09 | 1989-06-06 | Fast calculation circuit for cyclic redundancy check code |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63140571A JP2624299B2 (ja) | 1988-06-09 | 1988-06-09 | 加速演算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01311623A JPH01311623A (ja) | 1989-12-15 |
| JP2624299B2 true JP2624299B2 (ja) | 1997-06-25 |
Family
ID=15271783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63140571A Expired - Lifetime JP2624299B2 (ja) | 1988-06-09 | 1988-06-09 | 加速演算回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5093831A (ja) |
| JP (1) | JP2624299B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5337319A (en) * | 1990-10-10 | 1994-08-09 | Fuji Xerox Co., Ltd. | Apparatus and method for reconfiguring an image processing system to bypass hardware |
| CA2131674A1 (en) * | 1993-09-10 | 1995-03-11 | Kalyan Ganesan | High performance error control coding in channel encoders and decoders |
| NL9402103A (nl) * | 1994-12-12 | 1996-07-01 | Nederland Ptt | Werkwijze en inrichtingen voor het in bewerkte vorm over een communicatiekanaal overdragen van data. |
| US5894486A (en) * | 1996-04-02 | 1999-04-13 | Nec Corporation | Coding/decoding apparatus |
| US5832490A (en) * | 1996-05-31 | 1998-11-03 | Siemens Medical Systems, Inc. | Lossless data compression technique that also facilitates signal analysis |
| US6519733B1 (en) * | 2000-02-23 | 2003-02-11 | International Business Machines Corporation | Method and apparatus for high integrity hardware memory compression |
| CN108781213B (zh) * | 2016-03-14 | 2020-08-14 | 华为技术有限公司 | 一种用于传输数据的方法、装置和系统 |
| CN112053735B (zh) * | 2019-06-05 | 2023-03-28 | 建兴储存科技(广州)有限公司 | 固态存储装置的重复数据处理方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4185190A (en) * | 1974-10-28 | 1980-01-22 | Compagnie Internationale pour L'Informatique, CII-Honeywell Bull (Societe Anonyme) | Data accumulation and compression apparatus |
| US3988677A (en) * | 1975-06-23 | 1976-10-26 | Nasa | Space communication system for compressed data with a concatenated Reed-Solomon-Viterbi coding channel |
| JPS5725046A (en) * | 1980-07-22 | 1982-02-09 | Toshiba Corp | Cyclic redundancy check operating circuit |
| JPS61175974A (ja) * | 1985-01-30 | 1986-08-07 | Hitachi Ltd | デ−タ圧縮復元方式 |
| US4723244A (en) * | 1985-10-01 | 1988-02-02 | Harris Corporation | Method and apparatus for preserving the integrity of the error detection/correction word in a code word |
| US4723243A (en) * | 1985-12-02 | 1988-02-02 | Advanced Micro Devices, Inc. | CRC calculation machine with variable bit boundary |
| US4720831A (en) * | 1985-12-02 | 1988-01-19 | Advanced Micro Devices, Inc. | CRC calculation machine with concurrent preset and CRC calculation function |
| US4709367A (en) * | 1986-03-31 | 1987-11-24 | International Business Machines Corporation | Method and apparatus for distinguishing between diskettes in a diskette drive |
| US4771429A (en) * | 1986-09-18 | 1988-09-13 | Abbott Laboratories | Circuit combining functions of cyclic redundancy check code and pseudo-random number generators |
| US4809274A (en) * | 1986-09-19 | 1989-02-28 | M/A-Com Government Systems, Inc. | Digital audio companding and error conditioning |
| JPH0815263B2 (ja) * | 1986-12-12 | 1996-02-14 | 株式会社日立製作所 | データ圧縮復元方法 |
| US4899147A (en) * | 1988-06-03 | 1990-02-06 | Unisys Corporation | Data compression/decompression apparatus with throttle, start-up and backward read controls |
| US4929946A (en) * | 1989-02-09 | 1990-05-29 | Storage Technology Corporation | Adaptive data compression apparatus including run length encoding for a tape drive system |
-
1988
- 1988-06-09 JP JP63140571A patent/JP2624299B2/ja not_active Expired - Lifetime
-
1989
- 1989-06-06 US US07/362,221 patent/US5093831A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5093831A (en) | 1992-03-03 |
| JPH01311623A (ja) | 1989-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0306196B1 (en) | Method and apparatus for correcting errors in stored data | |
| US4712215A (en) | CRC calculation machine for separate calculation of checkbits for the header packet and data packet | |
| US3805232A (en) | Encoder/decoder for code words of variable length | |
| EP0360424B1 (en) | Methods of correcting multiple byte errors | |
| JPS63148466A (ja) | データ圧縮復元方法 | |
| US5778009A (en) | Dedicated ALU architecture for 10-bit Reed-Solomon error correction module | |
| KR970706655A (ko) | 다목적 에러 교정 시스템(versatile error correction system) | |
| JP2624299B2 (ja) | 加速演算回路 | |
| JPS632370B2 (ja) | ||
| EP0262944B1 (en) | Error correction apparatus | |
| JPS63148717A (ja) | データ圧縮復元処理装置 | |
| JPH0221180B2 (ja) | ||
| US6859905B2 (en) | Parallel processing Reed-Solomon encoding circuit and method | |
| JPH10117147A (ja) | エラーチェック用データ発生回路 | |
| JP3071482B2 (ja) | パケット受信機の誤り訂正回路 | |
| JP2813992B2 (ja) | Ｃｔスキャナにおけるローデータ圧縮装置および伸張装置 | |
| JP2605269B2 (ja) | エラー訂正方法 | |
| JPH0351008B2 (ja) | ||
| JP2541103B2 (ja) | 画像信号圧縮装置 | |
| JPS63200238A (ja) | エラ−回復装置 | |
| JPH04175036A (ja) | データ圧縮方式 | |
| JPS62245572A (ja) | 圧縮デ−タレコ−ド伸張方式 | |
| JPS605981B2 (ja) | 誤り訂正符号作成用シンドロ−ム発生回路 | |
| JPH04284541A (ja) | Ｃｒｃ符号の生成及び検査方法並びにその回路 | |
| JPS59165152A (ja) | エラ−訂正方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |