JPS605981B2 - 誤り訂正符号作成用シンドロ−ム発生回路 - Google Patents
誤り訂正符号作成用シンドロ−ム発生回路Info
- Publication number
- JPS605981B2 JPS605981B2 JP53087859A JP8785978A JPS605981B2 JP S605981 B2 JPS605981 B2 JP S605981B2 JP 53087859 A JP53087859 A JP 53087859A JP 8785978 A JP8785978 A JP 8785978A JP S605981 B2 JPS605981 B2 JP S605981B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- error correction
- syndrome
- parity
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Detection And Correction Of Errors (AREA)
Description
【発明の詳細な説明】
本発明は２値論理で動作する情報処理装置の誤り訂正符
号作成用シンドローム発生回路に関する。
号作成用シンドローム発生回路に関する。
情報処理装置はますます大型化、高性能化の頚向にある
が、これらの装置の高信頼性の要求に応えるための手法
として、誤り訂正符号を用いることが有効であることは
従来からよく知られている。従釆の装置においては、情
報符号に基づいて誤り訂正符号を発生する場合およびこ
れらの誤り訂正符号と情報符号とに基づいてシンドロ−
ム符号を発生する場合には、多数の論理用集積回路が相
互接続された構成により行なわれている。一方、近年集
積回路技術の急速な発達に伴ない、誤り訂正符号の発生
およびシンドローム符号発生に用いられる論理回路が１
個または数個の大規模集積回路を相互接続することによ
り構成できるようになったが、従来の論理構成は通常ハ
ードウェア量を少なくすることを主目的として構成され
ているため汎用性がなく、また入出力端子数が増加する
という欠点がある。本発明の目的は、シンドローム符号
発生回路を単一の論理ブロックだけでなく複数個の相等
しい論理ブロックにより構成できるようにした誤り訂正
符号作成用シンドローム発生回路を提供することにある
。
が、これらの装置の高信頼性の要求に応えるための手法
として、誤り訂正符号を用いることが有効であることは
従来からよく知られている。従釆の装置においては、情
報符号に基づいて誤り訂正符号を発生する場合およびこ
れらの誤り訂正符号と情報符号とに基づいてシンドロ−
ム符号を発生する場合には、多数の論理用集積回路が相
互接続された構成により行なわれている。一方、近年集
積回路技術の急速な発達に伴ない、誤り訂正符号の発生
およびシンドローム符号発生に用いられる論理回路が１
個または数個の大規模集積回路を相互接続することによ
り構成できるようになったが、従来の論理構成は通常ハ
ードウェア量を少なくすることを主目的として構成され
ているため汎用性がなく、また入出力端子数が増加する
という欠点がある。本発明の目的は、シンドローム符号
発生回路を単一の論理ブロックだけでなく複数個の相等
しい論理ブロックにより構成できるようにした誤り訂正
符号作成用シンドローム発生回路を提供することにある
。
本発明の回路は、入力データを複数のセクションに区分
けしかつこれら区分けされたセクションに対する検査符
号としてパリティ符号および誤り訂正符号のどちらか一
方を与える誤り訂正符号作成用シンドローム発生回路に
おいて、前記入力データの少なくとも１つのセクション
および前記誤り訂正符号に基づいて誤り訂正符号作成用
シンドローム生成符号を発生しこのシンドローム生成符
号および外部から与えられるシンドローム生成符号に基
づいて誤り訂正符号作成用シンドロームを発生するシン
ドローム発生手段と、前記入力データの少なくとも１つ
のセクションとこのセクションに対応するパリティ符号
とに基づいてパリティ検査をするパリティ検査手段と、
前記検査符号として誤り訂正符号が与えられたときには
その誤り訂正符号を前記シンドローム発生手段に送出し
前記パリティ符号が与えられたときには前記パリティ検
査手段に前記パリティ符号を送出するように切替動作を
行なう切替手段とを同一基板上に設けた論理ブロックを
複数個有し、前記入力データの少なくとも１つのセクシ
ョンおよび前記誤り訂正符号に基づいて第１の論理ブロ
ックから発生された第１のシンドローム生成符号と前記
入力データの残りのセクションおよび前記誤り訂正符号
に基づいて第２の論理ブロックで発生された第２のシン
ドローム生成符号とに基づいて前記第１の論理ブロック
および前記第２の論理ブロックのそれぞれのシンドロー
ム発生手段からシンドロームを発生させるようにしたこ
とを特徴とする。
けしかつこれら区分けされたセクションに対する検査符
号としてパリティ符号および誤り訂正符号のどちらか一
方を与える誤り訂正符号作成用シンドローム発生回路に
おいて、前記入力データの少なくとも１つのセクション
および前記誤り訂正符号に基づいて誤り訂正符号作成用
シンドローム生成符号を発生しこのシンドローム生成符
号および外部から与えられるシンドローム生成符号に基
づいて誤り訂正符号作成用シンドロームを発生するシン
ドローム発生手段と、前記入力データの少なくとも１つ
のセクションとこのセクションに対応するパリティ符号
とに基づいてパリティ検査をするパリティ検査手段と、
前記検査符号として誤り訂正符号が与えられたときには
その誤り訂正符号を前記シンドローム発生手段に送出し
前記パリティ符号が与えられたときには前記パリティ検
査手段に前記パリティ符号を送出するように切替動作を
行なう切替手段とを同一基板上に設けた論理ブロックを
複数個有し、前記入力データの少なくとも１つのセクシ
ョンおよび前記誤り訂正符号に基づいて第１の論理ブロ
ックから発生された第１のシンドローム生成符号と前記
入力データの残りのセクションおよび前記誤り訂正符号
に基づいて第２の論理ブロックで発生された第２のシン
ドローム生成符号とに基づいて前記第１の論理ブロック
および前記第２の論理ブロックのそれぞれのシンドロー
ム発生手段からシンドロームを発生させるようにしたこ
とを特徴とする。
次に本発明について図面を参照しながら詳細に説明する
。
。
第１表
まず、第１表に本発明の実施例で用いられる情報のパリ
ティ発生マトリックスを示す。
ティ発生マトリックスを示す。
この実施例は−単位（例えば、１バイト）のデータを複
数のセクションに分割してそれぞれの基板に与える場合
を示している。まず、この実施例に用いられる情報符号
は８ビットの情報符号Ｄｏ〜Ｄ７（以下第１のデータと
称す）に対し第１の誤り訂正符号Ｃｏ，Ｃ，，Ｃ２およ
びＣ３が付加され、同様に情報符号Ｄｏ′〜Ｄ７′（以
下第２のデータと称す）に対し第２の誤り訂正符号Ｃｏ
′，Ｃ，′，Ｃ２′およびＣ３′が付加され、これらの
データと誤り訂正符号とからなるそれぞれの組の情報に
対しシンドロームＳｏ，Ｓ，，Ｓ２およびＳ３が形成さ
れる。
数のセクションに分割してそれぞれの基板に与える場合
を示している。まず、この実施例に用いられる情報符号
は８ビットの情報符号Ｄｏ〜Ｄ７（以下第１のデータと
称す）に対し第１の誤り訂正符号Ｃｏ，Ｃ，，Ｃ２およ
びＣ３が付加され、同様に情報符号Ｄｏ′〜Ｄ７′（以
下第２のデータと称す）に対し第２の誤り訂正符号Ｃｏ
′，Ｃ，′，Ｃ２′およびＣ３′が付加され、これらの
データと誤り訂正符号とからなるそれぞれの組の情報に
対しシンドロームＳｏ，Ｓ，，Ｓ２およびＳ３が形成さ
れる。
なお、第１表のパリティ発生マトリックスでは第１のデ
ータの−剖Ｄｏ〜Ｄ３と誤り訂正符号Ｃｏ，Ｃ，との組
と第１のデータの残部Ｄ４〜Ｄ７と誤り訂正符号Ｃ２，
Ｃ３との組との間に互いに完全巡回符号の関係がある。
ータの−剖Ｄｏ〜Ｄ３と誤り訂正符号Ｃｏ，Ｃ，との組
と第１のデータの残部Ｄ４〜Ｄ７と誤り訂正符号Ｃ２，
Ｃ３との組との間に互いに完全巡回符号の関係がある。
図は本発明の一実施例を示す図である。この実施例では
８ビットのデータは４ビットの誤り訂正符号が６ビット
ずつ２組として与えられる場合を示す。
８ビットのデータは４ビットの誤り訂正符号が６ビット
ずつ２組として与えられる場合を示す。
まず、切替指定信号２７が第１の状態を示すときには第
１のデータのうち情報符号Ｄｏ，Ｄ．，Ｄ２、およびＤ
３が入力データ２ １に与えられ、これとともに誤り訂
正符号ＣｏおよびＣ，が検査符号２２として与えられる
。この結果誤り訂正符号兼シンドローム発生回路２から
はシンドロームを形成する中間過程の２ビット（前記入
力データ２１として与えられる４ビットの第１のデータ
の一部と前記検査符号２２として与えられる２ビットの
第１の誤り訂正符号の一部との排他的論理和結果）２８
が出力される。また第１のデータのうち残りの情報符号
Ｄ４，Ｄ５，Ｄ６およびＤ７が入力データ３１として与
えられ、これとともに残りの誤り訂正符号Ｃ２およびＣ
３が検査符号３２として与えられ、排他的論理和演算が
誤り訂正符号兼シンドローム発生回路１２でなされ、こ
の演算結果と前記２ビットの結果２８とがさらに排他的
論理和演算されシンドローム３５として出力される。
１のデータのうち情報符号Ｄｏ，Ｄ．，Ｄ２、およびＤ
３が入力データ２ １に与えられ、これとともに誤り訂
正符号ＣｏおよびＣ，が検査符号２２として与えられる
。この結果誤り訂正符号兼シンドローム発生回路２から
はシンドロームを形成する中間過程の２ビット（前記入
力データ２１として与えられる４ビットの第１のデータ
の一部と前記検査符号２２として与えられる２ビットの
第１の誤り訂正符号の一部との排他的論理和結果）２８
が出力される。また第１のデータのうち残りの情報符号
Ｄ４，Ｄ５，Ｄ６およびＤ７が入力データ３１として与
えられ、これとともに残りの誤り訂正符号Ｃ２およびＣ
３が検査符号３２として与えられ、排他的論理和演算が
誤り訂正符号兼シンドローム発生回路１２でなされ、こ
の演算結果と前記２ビットの結果２８とがさらに排他的
論理和演算されシンドローム３５として出力される。
上述の例では、第１のブロック４から第２のブロック１
４への中間結果を与えた場合の説明をしたが第２のブロ
ック１４から同様にして第１のブロック４へも与えられ
る。
４への中間結果を与えた場合の説明をしたが第２のブロ
ック１４から同様にして第１のブロック４へも与えられ
る。
その場合のシンドロームは第１のブロックからシンドロ
ーム２５として出力される。検査符号２２としてパリテ
ィ符号が与えられれば入力データ２１としては第１のデ
ータの８ビット全てが必要となる場合と、そのうちの一
部だけでよい場合が考えられる。
ーム２５として出力される。検査符号２２としてパリテ
ィ符号が与えられれば入力データ２１としては第１のデ
ータの８ビット全てが必要となる場合と、そのうちの一
部だけでよい場合が考えられる。
例えば４ビットずつのデー外こ対してパリティが付加さ
れている場合はこの例である。これらのデータビットに
対するそれぞれ１ビットのパリティ符号が検査符号２２
として切替回路２１に与えられた場合線２４を介してパ
リティ符号検査回路３に与えられデータ２１とともにパ
リティ検査が前記回路３でなされパリティ検査結果２６
が与えられる。
れている場合はこの例である。これらのデータビットに
対するそれぞれ１ビットのパリティ符号が検査符号２２
として切替回路２１に与えられた場合線２４を介してパ
リティ符号検査回路３に与えられデータ２１とともにパ
リティ検査が前記回路３でなされパリティ検査結果２６
が与えられる。
次に誤り訂正符号兼シンドローム発生回路２及び１２が
どのような状態において誤り訂正符号発生回路として用
いられ、シンドローム発生回路として用いられるかにつ
いて説明する。
どのような状態において誤り訂正符号発生回路として用
いられ、シンドローム発生回路として用いられるかにつ
いて説明する。
先ず、功替指定信号２７が第１の状態である場合、入力
データ２１および３１として第１のデータが与えられる
とともに、検査符号２２および３２としてパリティ符号
が与えられると、切替え回路１よび１１の出力である誤
り訂正符号２３および３３は全て“０”状態で、線２４
および３４はそれぞれパリティ符号となり、誤り訂正符
号兼シンドローム発生回路２および１２の出力である中
間結果符号２８および３８がそれぞれ異なる論理ブロッ
クの誤り訂正符号またはシンドローム発生回路１２およ
び２の入力として与えられるので、データ２５および３
５がそれぞれ誤り訂正符号Ｃｏ，Ｃ，およびＣ２，Ｃ３
となって得られるとともに、パリティ検査回路３および
１３の出力として、それぞれ、入力データの一部２１Ｄ
ｏ〜Ｄ３と検査符号２２であるパリティ符号Ｐｏおよび
入力データの残部３１Ｄ４〜Ｄ７と検査符号３２である
パリティ符号Ｐ，のパリティがとられて第１のパリティ
検査符号２６および第２のパリティ検査符号３６が得ら
れる。
データ２１および３１として第１のデータが与えられる
とともに、検査符号２２および３２としてパリティ符号
が与えられると、切替え回路１よび１１の出力である誤
り訂正符号２３および３３は全て“０”状態で、線２４
および３４はそれぞれパリティ符号となり、誤り訂正符
号兼シンドローム発生回路２および１２の出力である中
間結果符号２８および３８がそれぞれ異なる論理ブロッ
クの誤り訂正符号またはシンドローム発生回路１２およ
び２の入力として与えられるので、データ２５および３
５がそれぞれ誤り訂正符号Ｃｏ，Ｃ，およびＣ２，Ｃ３
となって得られるとともに、パリティ検査回路３および
１３の出力として、それぞれ、入力データの一部２１Ｄ
ｏ〜Ｄ３と検査符号２２であるパリティ符号Ｐｏおよび
入力データの残部３１Ｄ４〜Ｄ７と検査符号３２である
パリティ符号Ｐ，のパリティがとられて第１のパリティ
検査符号２６および第２のパリティ検査符号３６が得ら
れる。
次に切替指定信号２７が第２の状態である場合には、入
力データ２１および３１としてそれぞれ第２のデータの
一部Ｄｏ′〜○３′と残部Ｄ４′〜Ｄ７′とが与えられ
るとともに、検査符号２２および３２としてそれぞれこ
れらの誤り訂正符号Ｃｏ′，Ｃ，′およびＣ２′，Ｃ３
′が与えられると、切替回路１および１１の出力である
誤り訂正符号２３及び３３はそれぞれ誤り訂正符号Ｃｏ
′，Ｃ，′およびＣ２′，Ｃ３′となり誤り訂正符号兼
シンドローム符号発生回路２および１２からそれぞれ中
間結果（シンドローム作成）符号２８および３８が出力
され、それぞれ異なる誤り訂正符号兼シンドロー・ム符
号発生回路へ与えられることにより、その出力２５およ
び３５にそれぞれシンドローム符号Ｓｏ，Ｓ，およびＳ
２，Ｓ３とが得られる。
力データ２１および３１としてそれぞれ第２のデータの
一部Ｄｏ′〜○３′と残部Ｄ４′〜Ｄ７′とが与えられ
るとともに、検査符号２２および３２としてそれぞれこ
れらの誤り訂正符号Ｃｏ′，Ｃ，′およびＣ２′，Ｃ３
′が与えられると、切替回路１および１１の出力である
誤り訂正符号２３及び３３はそれぞれ誤り訂正符号Ｃｏ
′，Ｃ，′およびＣ２′，Ｃ３′となり誤り訂正符号兼
シンドローム符号発生回路２および１２からそれぞれ中
間結果（シンドローム作成）符号２８および３８が出力
され、それぞれ異なる誤り訂正符号兼シンドロー・ム符
号発生回路へ与えられることにより、その出力２５およ
び３５にそれぞれシンドローム符号Ｓｏ，Ｓ，およびＳ
２，Ｓ３とが得られる。
以上本発明の実施例で説明したように、本発明には誤り
訂正符号およびシンドローム符号発生回路を同一の回路
で構成できるとともに、シンド。
訂正符号およびシンドローム符号発生回路を同一の回路
で構成できるとともに、シンド。
−ム符号発生のために使用される誤り訂正符号入力端子
を誤り訂正符号の発生時には情報符号のパリティを入力
する端子として使用することにより入力端子数を増すこ
となくパリティ検査を同時に行なうことができるという
効果がある。さらに本発明の実施例で説明したように、
本発明には上記の条件を備えた論理構成を複数個の相算
しい論理ブロックにより構成できるという効果がある。
を誤り訂正符号の発生時には情報符号のパリティを入力
する端子として使用することにより入力端子数を増すこ
となくパリティ検査を同時に行なうことができるという
効果がある。さらに本発明の実施例で説明したように、
本発明には上記の条件を備えた論理構成を複数個の相算
しい論理ブロックにより構成できるという効果がある。
従って、本発明は、論理回路数に比べて入出力ビン数の
制限される近年発達の著しい大規模集積回路に適用する
と非常に有効である。
制限される近年発達の著しい大規模集積回路に適用する
と非常に有効である。
図は本発明の一実施例を示す図である。
図において、１，１１・・・・・・切替回路、２，１２
・・・・・・誤り訂正符号兼シンドローム発生回路、３
，１３・・・・・・パリティ検査回路、４，１４・・・
・・・論理ブロック、２１，３１・・・・・・入力デー
タ、２２，３２・・・・・・検査符号、２３，３３・・
・・・・誤り訂正符号、２４，３４．・・・・・パリテ
ィ符号、２５，３５…・・・・．・シンドロームまたは
誤り訂正符号、２６，３６・…・・パリティ検査結果、
２７……切替指定信号、２８，３８・・・・・・中間結
果符号。
・・・・・・誤り訂正符号兼シンドローム発生回路、３
，１３・・・・・・パリティ検査回路、４，１４・・・
・・・論理ブロック、２１，３１・・・・・・入力デー
タ、２２，３２・・・・・・検査符号、２３，３３・・
・・・・誤り訂正符号、２４，３４．・・・・・パリテ
ィ符号、２５，３５…・・・・．・シンドロームまたは
誤り訂正符号、２６，３６・…・・パリティ検査結果、
２７……切替指定信号、２８，３８・・・・・・中間結
果符号。
Claims (1)
- １ 入力データを複数のセクシヨンに区分けしかつこれ
ら区分けされたセクシヨンに対する検査符号としてパリ
テイ符号および誤り訂正符号のどちらか一方を与える誤
り訂正符号作成用シンドローム発生回路において、 前
記入力データの少なくとも１つのセクシヨンおよび前記
誤り訂正符号に基づいて誤り訂正符号作成用シンドロー
ム生成符号を発生しこのシンドローム生成符号および外
部から与えられるシンドローム生成符号に基づいて誤り
訂正符号作成用シンドロームを発生するシンドローム発
生手段と、前記入力データの少なくとも１つのセクシヨ
ンとこのセクシヨンに対応するパリテイ符号とに基づい
てパリテイ検査をするパリテイ検査手段と、前記検査符
号として誤り訂正符号が与えられたときにはその誤り訂
正符号を前記シンドローム発生手段に送出し前記パリテ
イ符号が与えられたときには前記パリテイ検査手段に前
記パリテイ符号を送出するように切替動作を行なう切替
手段とを同一基板上に設けた論理ブロツクを複数個有し
、前記入力データの少なくとも１つのセクシヨンおよび
前記誤り訂正符号に基づいて第１の論理ブロツクから発
生された第１のシンドローム生成符号と前記入力データ
の残りのセクシヨンおよび前記誤り訂正符号に基づいて
第２の論理ブロツクで発生された第２のシンドローム生
成符号とに基づいて前記第１の論理ブロツクおよび前記
第２の論理ブロツクのそれぞれのシンドローム発生手段
からシンドロームを発生させるようにしたことを特徴と
するシンドローム発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53087859A JPS605981B2 (ja) | 1978-07-18 | 1978-07-18 | 誤り訂正符号作成用シンドロ−ム発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53087859A JPS605981B2 (ja) | 1978-07-18 | 1978-07-18 | 誤り訂正符号作成用シンドロ−ム発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5515544A JPS5515544A (en) | 1980-02-02 |
| JPS605981B2 true JPS605981B2 (ja) | 1985-02-15 |
Family
ID=13926601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53087859A Expired JPS605981B2 (ja) | 1978-07-18 | 1978-07-18 | 誤り訂正符号作成用シンドロ−ム発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605981B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0357188U (ja) * | 1989-10-09 | 1991-05-31 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL82764A0 (en) * | 1986-06-06 | 1987-12-20 | Advanced Plating Technology Ap | Selective plating process for the electrolytic coating of circuit boards |
-
1978
- 1978-07-18 JP JP53087859A patent/JPS605981B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0357188U (ja) * | 1989-10-09 | 1991-05-31 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5515544A (en) | 1980-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4961193A (en) | Extended errors correcting device having single package error correcting and double package error detecting codes | |
| US3728678A (en) | Error-correcting systems utilizing rate {178 {11 diffuse codes | |
| US3925647A (en) | Parity predicting and checking logic for carry look-ahead binary adder | |
| JPS632370B2 (ja) | ||
| US3571795A (en) | Random and burst error-correcting systems utilizing self-orthogonal convolution codes | |
| US3622984A (en) | Error correcting system and method | |
| JPS605981B2 (ja) | 誤り訂正符号作成用シンドロ−ム発生回路 | |
| US5671238A (en) | Method and circuitry for generating r-bit parallel CRC code for an l-bit data source | |
| JPS6221293B2 (ja) | ||
| US4519079A (en) | Error correction method and apparatus | |
| JPH0345020A (ja) | 巡回符号処理回路 | |
| JPS6046741B2 (ja) | 誤り訂正符号兼シンドロ−ム発生回路 | |
| JPH01220528A (ja) | パリテイ発生器 | |
| US4698814A (en) | Arrangement for checking the parity of parity-bits containing bit groups | |
| JPS62231333A (ja) | モジユロ２加算器 | |
| JPS6029414B2 (ja) | 誤り訂正回路 | |
| EP0152974B1 (en) | Arrangement for checking the parity bit-containing bit groups | |
| EP0146632B1 (en) | Majority circuit | |
| JPH0964754A (ja) | 誤り検出符号生成回路 | |
| JPS5966240A (ja) | Ｃｒｃｃ生成チエツク回路 | |
| JPH02189665A (ja) | バス方式 | |
| JPH06168149A (ja) | ２ビット誤りを訂正する誤り特性符号の生成方法。 | |
| JPH0728228B2 (ja) | たたみ込み符号器 | |
| JPH0637737A (ja) | Ｃｒｃ演算回路 | |
| JPS6132700B2 (ja) |