JPS61175974A - デ−タ圧縮復元方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はデータ圧縮復元方式に係り、４ＩＫ圧縮された
データを元のデータに復元する際にデータの信頼性を高
めるのに好適なデータ圧縮復元装置に関する。

〔発明の背景〕

従来１例えば特開昭５９−５６２０６号忙記載０ように
、書込み動作時は書込み情報に含まれている多量の圧縮
対象文字を圧縮して磁気テープに書込み、読取り動作時
は圧縮して書込んだ情報を自動的に元の状態に復元する
ようにデータ圧縮復元方式が知られている。

しかしながら、実際に磁気テープ上に圧縮して書かれた
データが読取り動作時に正しく元のデータに復元された
かどうかをチェックする点についての提案は未だなされ
ていなかった。

〔発明の目的〕

本発明の目的は、圧縮して書かれているデータを元のデ
ータに復元する際に１元のデータに正しく復元されたこ
とをチェック可能とするデータ圧縮復元方式を提供する
ことにある。

〔発明の概要〕

上記目的を達成するために本発明では、書込み動作時に
圧縮前の全てのデータから作成した検査情報を圧縮デー
タに付加した形でデータ書込みをしておき、読取り動作
時において復元した全てのデータから作成した検査情報
と上記書込み時に作成した検査情報とを比較することに
より１元のデータに正しく復元されたことをチェック可
能としたことを特徴とする。

以下１本発明の一実施例を図面を参照して説明する。

〔発明の実施例〕

第１図は１本発明において記憶媒体上に記録されるデー
タフォーマットを示し１図において。

１．１．１はそれぞれ圧縮処理を受けていないデータが
配列される＠１の領域であり、これらの領域の前後には
それぞれ制御情報２Ａ　、　２Ｂ　、　２Ａ。

２Ｂ　、　２Ａ　、　２Ｂ　が位置している。ここで、
２Ａと２Ｂは領域１の長さ、すなわち領域ＩＫ含まれる
データのバイト数を例えば１６進数で表示した数値情報
であり、互いに対をなし、内容的には同一のそれぞれ領
域１，１の長さを表示する内容となっている。

前後２つの第１領域間にあって、制御情報２Ｂと２Ａ　
、　２Ｂと２人の間に位置した第２の領域５．５は圧縮
処理を受けたデータの存在領域であり。

この第２領域は１バイトのデータ３（３）と１元のデー
タ列中における上記データの連続個数を例えば１６進数
で表示した数値情報４（４）とからなる。。

６．７は各々検査情報を示し、検査情報６は上位装置か
ら転送された元のデータ列から作成される検査情報であ
り、検査情報７は圧縮処理後のデータフォーマット（第
１領域、第２領域。

第１領域の前後に位置する制御情報）と検査情報６から
作成される検査情報である。

第２図囚、（杓は上記データ圧縮を具体的に説明するた
めの図であり１図囚は元のデータフォーマット、Ｑ３）
は圧縮処理後のデータフォーマットを示している。今、
各制御情報２Ａ　、　２Ｂ　、　・・・に１バイトを割
り当てた場合を仮定すると、これらの制御情報により表
示できる１つのｔａ１領域のデータブロック長は最大２
５５バイトである。また、データ３と連続個数情報４を
それぞれ１バイトで表示すると仮定すると、デー・夕圧
縮の条件は、同一データの連続個数が５バイト以上の場
合となる。

第２図囚に示した例では１元のデータ列中でα番目と６
番目に１６進データ「００」が２個連続しているが、こ
れは圧縮条件を満たしていない。

圧縮条件は、ｆ番目〜Ｗ番目に１８個、１６進表示で「
１２」　個連続するデータ「０４」の部分において満足
される。従って、同図（Ｂ）に示す如く圧縮処理後のデ
ータフォーマット上では、領域１にα番目〜一番目の５
バイトデータが元の配列のままで記録され、その前後に
位置して長さ５バイトを表示する制御情報２Ａ　、　２
Ｂが記録される。

また、圧縮領域５には、圧縮処理の対象となったパター
ンが「０４」であることを示すパターンデータ３と、連
続個数が（１２）１６であることを示す個数表示情報４
が記録される。Ｘ番目以降のデータについても、圧縮条
件を満たす連続データが存在するか否かの判定が行われ
るがこの例では、ブロックが終了する２番目までの間に
は該当箇所が無かったことを示している。従って。

領域ＩＫはＺ　％　ｚ番目のデータがそのままの配列で
記録され、その前後に領域１の長さを示す情報２Ａ　、
　２Ｂが記録される。

検査情報６．７も各々１バイトで表示すると仮定し、更
に検査情報を作成するための演算方式を巡回検査（Ｃｙ
ｃｌｉｃ　Ｒｅｄｕｎｄａｎｃｙ　Ｃｈｅｃｋ　、以下
ＣＲＣと記す）用冗長列によるものと仮定する。

ＣＲＣ用冗長列の作成に関しては特許第５２８０７４号
による。第２図ＣＢ）に示す検査情報６の値は第２図囚
のデータ列α〜２から作成したＣＲＣ用冗長列であり、
検査情報７の値は第２図０３）の２Ａ。

１．２Ｂ、　２．２Ａ、　ｌ　、２Ｂ、　６のデータ列
より作成したＣＲＣ用冗長列である。

以上説明した圧縮方式によれば再生時に次のような検査
が可能となり、読取り結果の信頼度を一段と高めること
ができる。

ここで検査情報は１例えば次のように定義する。ＣＲＣ
Ｉ、ＣａＣ２は圧縮フォーマット書込み時には付加した
検査情報６，７を示し。

ＣＲＣＲＩ　、ＣＲＣＲ２は記録媒体から読取った検査
情報６，７を示し、ＣａＣ２は記録媒体から読取ったデ
ータの内検査情報７以外のデータから作成したＣＲＣ用
冗長列であり、ＣＲＣＩは記録媒体から読取ったデータ
を復元処理し。

元のデータに復元されたデータから作成したＣＲＣ用冗
長列とする。

以上により、再生時ＫＣＲＣ２とＣａＣ２を比較するこ
とくより記録媒体から読取られたデータ列が正しいか否
か検査することが可能で、更にＣＲＣＲＩとＣＲＣＩを
比較することにより。

記録媒体から読取りだ圧縮処理されたデータが復元処理
において正しく元のデータに復元されたか否か検査する
ことが可能となる。

以下、第３図〜第５図を参照して、上記データ圧縮、復
元方式を実施するためのシステム構成の１例を説明する
。

第３図は、中央処理装置から与えられたデータ列ＩＮを
処理して、圧縮されたデータ列ＯＵＴとして出力するデ
ータ圧縮回路の構成図、第４図は′上記回路における主
要な記号を入力データＩＮとの関係において示したタイ
ムチャートであろう 中央処理装置からタイミング信号２４と同期して１バイ
トずつ転送されて来たデータＩＮは。

入力回路１０に順次取り込まれる。この入力回路１０は
１例えば、圧縮条件に合致した複数段のシフトレジスタ
からなる入カパツファ回路と、上記シフトレジスタの初
段と次段のデータを比較しデータパターンの連続性を検
知する比較回路とから構成され、同一パターンのデータ
が連続して受信されている間は、データ一致信号２５を
出力する。

ＣＲＣＩ演算回路１０１は検査情報６を作成するための
回路であり、中央処理装置からタイミング信号２４に同
期して１バイトずつ転送されてきたデータＩＮをタイミ
ング信号２４で順次演算を行う。演算は次式により行わ
れる。

ここでかはデータバイト長を示す。

上記の演算式は他のＣＲＣ演算回路にも適用されるもの
とする。

１１は各種カウンタを自薦するインバッファ制御回路で
あり、入力回路１０からの出力データのデータバッファ
１５への取り込みを制御する。また、このインバッファ
制御回路１１は、一致信号２５がオンの時、タイミング
信号２４に同期してカウンタ１３にカウントパルス２７
を出力すると共に圧縮条件が満たされた場合には、後述
するように、辞書バッツァ制御回路１４に対して制御情
報格納のためのタイミングパルス２８を化カスる。

カウンタ１３は、カウントパルス２７をカウントするカ
ウンタと、カウント値を保持するラッチ回路と、上記カ
ウント値がデータ圧縮条件となる所定値Ｎ以上になった
ことを検知する比較回路とを含み、カウント値がＮ以上
となったとぎすなわち同一データがＮバイト以上連続し
て入力回路１０に受信されたとき、圧縮指示信号３４を
出力する。このカウンタは、一致信号が速断”えたとき
に制御回路１１から出力されるリセット信号Ｒを受は取
るまでカウント動作を続け、リセット信号Ｒが入力され
た時、カウント値をラッチ回路に移すと共に、カウンタ
の値を零クリアし。

信号３４をオフ状態忙戻す。

１２は、圧縮処理を受けることなくデータバッファ１５
に取り込まれる一連のデータのバイト数すなわち、前述
した第１領域の長さをカウントするためのカウンタであ
り、インバッファ制御回路１１からデータバッファ１５
に与えられる取り込みタイミングパルス２６をカウント
する。

インバッファ制御回路１１は、信号３４がオフ状態の間
は、入力回路１０におけるシフトレジスタ最終段からの
データ出力タイミングに合わせて上記タイミングパルス
２６を発生する。同一データが連続した場合でも、連続
データ数が所定値Ｎに満たない限り上記タイミング信号
２６の出力が継続し、連続データ数がＮに達した時点、
すなわち信号３４がオンとなる時点でタイミング信号２
６の出力が止む。この時点では、入力回路１０内のシフ
トレジスタの各段には同一パターンのデータのみが存在
し、データバッファ１５に格納すべき第１領域のデータ
は全て出力し終った状態となっている。信号３４がオン
状態からオフ状態に戻った場合、インバッファ制御回路
１１が入力回路１０内のデータシフト数をカウントし、
同一でないデータが入力回路１０から出力されるタイミ
ングに合せて、再びタイミン、グパルス２６を発生し始
める。

インバッファ制御回路１１は、カウンタ１３からの圧縮
指示信号３４を受けると、ｆｌＸ４図に示す如く、イン
バッファ制御回路１１の内部クロックＣＬＫをゲートし
てパルス２８を発生する。辞書バッファ制御回路１４は
、インバッファ制御回路１１からの入力パルス２８をカ
ウントし、このカウント値を辞書バッファ１６のアドレ
スライン２２に出力する。

辞書パンファ制御回路１４は、上記アドレス信号２２の
他に、辞書バッファ１６へのデータ取り込みタイミング
信号２８．およびセレクタ回路１Ｂへの３つのセレクト
信号２９　、３０　、３１を選択的に発生スる機能を備
えている。これらのセレクト信号は、常時はオフ状態に
あり、インバッファ制御回路１１から最初のパルス２８
が入力された時。

セレクト信号３０がオンとなる。上記セレクト信号３０
は、カウンタ１２の出力を選択するゲート信号となって
おり、インバッファ制御回路１１からの第２番目のパル
ス２Ｂが出力された後にオフ状態に戻る。辞書バッファ
制御回路１４は、パルス２８の入力の都度、アドレス信
号２２とデータ取り込みタイミング信号２８′を発生す
るため、上記セレクト信号３０の出力によって、辞書バ
ッフ７１６には、カウンタ１２に保持されているデータ
バイト数を示す数値が２回続けて取り込まえることにな
る。これらの数値データは、第１図で説明した２つの制
御情報２人と２ＢＫ相当する。辞書バッファ制御回路１
４は、インバッファ制御回路１１から、第３番目のパル
ス２８を受けると、セレクト信号２９をオン状態にし、
データ線２０上のデータを辞書バッフ７１６に取り込む
。この時点ではデータ線２０に圧縮処理すべき連続デー
タの１つが出力されているため、辞書バッフ７１６は、
第１図のデータ３に相当するデータを取り込んだことに
なる。

インバッファ制御回路１１は、上記第３番目のパルス２
８を出力した後は、一致信号２５が速断えるまで次のパ
ルス２８の発生を抑止する。一致信号２５が速断えると
、第４番目のパルス２８が出力され、辞書パターン制御
回路１４がセレクト信号３１をオンにする。上記セレク
ト信号３１により。

カウンタ１３の出力が辞書バッフ７１６に取り込まれる
。第４番目のパルス２８が出力された時点で上記カウン
タ１３は圧縮すべきデータの個数を保持しているため、
これによって、第１図の数値情報４が辞書パターン１６
に格納されたことになる。

以上の動作を繰り返すととにより、不連続データまたは
圧縮条件に満たない連続データがバッフ７１５に順次に
格納され、圧縮条件を満たす連続データは圧縮された形
で１前後圧制御情報を伴なって、辞書バッファ１６に格
納されることになる。

データ転送の終了時には、上位装置からデータ転送終了
信号Ｘがインバッファ制御回路１１に与えられる。この
信号Ｘを受信すると、インバラフッ制御回路１１は内部
クロックＣＬＫにより入力回路１０内の残りデータを処
理する。第４図の１例では、終了信号Ｘを受信した後に
出力されるタイミング信号２６により、入力回路１０内
の保持データ「０５」、「′ｏ６」、「０７」がデーｐ
　／（ｙ　７　ｙ１５に取り込まれ、その後で出力され
る信号２８により、制御情報２Ａ　、　２Ｂ　が辞書パ
ック７１６に取り込まれる。このようにして入力回路１
０内の残りデータについての処理が完了すると、インバ
ッファ制御回路１１は、アウトバララフ制御回路１７に
対して読み出しサイクルの動作開始信号Ｓを出力する。

尚、上述したインバッファ制御回路１１は１例えば、１
ブロツク３２バイトの入力データＩＮが最初から最後ま
で「０４」パターンデータで連続していた場合には、デ
ータバッファ１５に全くをりを取り込むことなく、辞書
バッファ１６中にｒｏｏＪ　　、　　ｒｏｏＪ　、　　
ｒ０４Ｊ　、　　ｒ２０Ｊ　　、　ｒｏＯＪ、’　ｒｏ
ＯＪの順で辞書データを書き込むよう制御動作する。

アウトバッファ制御回路１７は、読取りタイミング信号
３３と共に、辞書バッファ１６のＩＥＩアドレスから始
まるアドレス信号２２を発生し、辞書バッファ１６の内
容を順次に読み出す。辞書バッファ１６からの最初の読
取り時点では、制御回路１７はセレクト信号３７をオン
状態にし、辞書パック７１６からの出力がセレクタ１９
を介して出力線ＯＵＴに乗るようにしておく。辞書パッ
ク７１６からの最初の出力は制御情報誌であり、制御情
報が零でなければ、制御回路１７はセレクト線３７をオ
フ、セレクト線１０５をオン状態にしてセレクタ１９に
データバッファ１５の出力３６を選択させ。

この状態でデータラッチ７１５に：読取りタイミング信
号３２を送出する。制御回路１７は、制御情報２ＡＫよ
り示される回数だけ上記読取りタイミング信号３２の出
力を繰り返し、データバッファ１５は上記読取りタイミ
ング信号の入力の都度、格納順にデータを次々と出力す
る。

データバッファ１５からの所定個数のデータ読取りが完
了すると、制御回路１７はセレクタ１９を辞書バッファ
側に切り換え、アドレス２２を更新しながら辞書バッフ
ァ１６から制御情報２Ｂ　、データ３．数値情報４を順
次に読み出す。制御情報２Ｂに続いて次の制御情報誌が
読み出されると。

上述の動作が繰り返される。

ＣＲＣ２演算回路１０２は検査情報７を作成するための
回路であり、出力線０ＵＴＫ読取りタイミング信号３２
　、３３に同期して送出されたデータを読取りタイミン
グ信号３２と３３をＯＲゲート１０８でオアし、出力信
号線１０９により順次演算を行う。

アウトバッファ制御回路１７はデータバッファ１５と辞
書バッファ１６からのデータが全て続出され、出力線Ｏ
ＵＴに出力された後はセレクト線３７　、１０５をオフ
にし、１０６をオンにし、ＣＲＣ１演算回路１０１の出
力線１０３を選択し、出力線ＯＵ’ｌ’に検査情報６を
出力する。その後送出タイミングに合わせセレクト線１
０６をオフにし、１０７をオンにし、ＣＲＣ２演算回路
１０２の出力線１０４を選択し、出力線０ＵＴＫ検査情
報７を出力する。

これにより、１ブロック分のデータが第１図のフォーマ
ットで出力線０ＵＴＫ出力されたことになる。

第５図は記録媒体から読み取られた圧縮データＩＮを復
元するための回路部の構成図を示す。

図において、４０は１ブロック分の圧縮データを一時的
に格納する入力データバツファ、　４１　、４２゜４３
はそれぞれ辞書情報を保持するためのラッチ回路、４５
は出力データラッチ回路、４６はデータバッファ４０の
出力４７とデータラッチ回路４１の出力４８のいずれか
一方を選択してデータラッチ４５に入力させるセレクタ
回路、４４は上記各要素の動作シーケンスを制御する制
御回路、２０１は記録媒体から読取られた検査情報６を
保持するためのＣＲＣＲＩラッチ回路、２０２は記録媒
体から読取られた検査情報７を保持するためのＣＲ（Ｊ
ｔ２ラッチ回路、２０３は記録媒体から読取られたデー
タから検査情報７を作成するＣＲＣ２演算回路、２０５
は復元されたデータから検査情報６を作成するＣＲＣＩ
演算回路、２０４はＣＲＣＲ２とＣＲＣ２’を比較する
比較回路、２０６はＣＲＣＲＩとＣＲＣＩを比較する比
較回路である。

記憶媒体から読取られた１ブロック分のデータが全て入
力データバッファ４０に格納されると信号Ｓ２により、
制御回路４４が上記バッファ４０からのデータ読み出し
動作の制御を開始する。ここで、データＩ　Ｎ’の入力
時に読取り方向がこの例では順方向であると仮定する。

入力データバッファ４０からのデータ読み出しはタイミ
ング信号５２により行われる。最初に読み出されるデー
タは第１領域のデータバイト数を示す制御情報であり、
制御回路４４は、この制御情報をラッチ回路４２に取り
込むため、タイミング信号５２と共にラッチ信号５３を
出力する。制御回路４４は、上記ラッチ回路４２に保持
された制御情報を読み取り次の動作として、この制御情
報によって示されたバイト数だけ、データバッファから
のデータ読取り動作を行う。すなわち、セレクト信号５
０をオンにしてセレクタ４６のＡ側のゲートを開いた状
態で、データバッファ４０に順次に読み取りタイミング
信号５２を出力する。この場合の読み取りタイミング信
号５２を、データラッチ４５に与える出力ラッチ信号５
１に同期させること釦より。

第１領域のひとつに相当する一連のデータが出力ＯＵＴ
として送出される。

この時ＣＲＣ２演算回路２０３とＣＲＣＩ演算回路２０
６も動作を行う。ＣＲＣ２演算回路２０３は入力データ
バッファ４０の出力線４７のデータをタイミング信号２
２１　Ｋより順次演算を行う。タイミング信号２２１は
入力データバッファ４０の読出しタイミング信号５２に
同期して出力されるが。

入力データバッファ４０から検査情報６，７が読出され
る時は出力されない、ＣＲＣ２’の演算は入力データバ
ッファ４０から検査情報６，７が読出される直前まで行
われる。ＣＲＣＩ演算・回路２０６は選択回路４６の出
力線５５のデータをデータラッチ４５の出力ラッチ信号
５１により全てのデータが０ＵＴＫ送出されるまで順次
演算が行われる。

上記動作が終ると、制御回路４４は読み取りタイミング
信号５２ト同期してラッチ信号５３を出力し、データバ
ッファ４０からの次の１バイトデータをラッチ回路４２
に取り込む。このデータは。

先に読み出された制御情報と対をなすも５１つの制御情
報のはずであり、制御回路４４は、ラッチ回路４２の内
容を既に記憶しである制御情報とを比較し１両者が一致
するか否かをチェック°する。もし、不一致ならば、記
憶媒体からのデータ読み取りにエラーがあったものと判
断し、エラー処理を行う。

データバッファ４０において、上記制御情報の次に読み
出されるデータは、圧縮フォーマット上の第２領域を構
成するデータ３とその連続個数を示す数値情報４である
。この場合、３と４のいずれが先に読み出されるかは、
記録媒体からの読み取り動作が順方向でありたか逆方向
であったかにより判断できる。データＩＮの人力時に読
取り方向がこの例では順方向であったと仮定しているの
で、制御回路４４は、読み取りタイミング信号５２と共
に先ずラッチ信号４９を出力し、データバッファ４０か
ら読み出されたデータ３をラッチ４１に取り込み、次い
でラッチ信号５４を出力して数値情報４をラッチ４３に
取り込む。

次いで制御回路４４はラッチ回路４３の数値情報を読み
取り、セレクト信号５０をオフにしてセレクタ４６のＢ
側ゲートを開いた状態で、上記数値情報が示す回数だけ
出力ラッチ信号５１を発生する。

この動作によりて、圧縮されていたデータ部分が元の連
続データのフォーマツ）Ｋ復元されたことになる。

以上の如く、復元回路部の制御回路４４は、データバッ
ファ４０から次々とデータを読み出し、読み出されたデ
ータが各第１領域の先頭に位置する制御情報話または２
Ｂであれば、それに続く第１領域の所定バイト数のデー
タをセレクタ４６のＡ側ゲートを介して出力データラッ
チ４５に転送し、読み出されたデータが第２領域の辞書
情報３または４であれば、ラッチ回路４１に保持された
データをセレクタのＢ側ゲートを介して所定回数連続的
に出力データラッチ４５に送り込む動作を繰り返す。

入力データバッファ４０の出力信号２２４は入力データ
バッファ内のＲＩＣカウンターとＲＯＣカウンターの差
を検出して、入力データバッファ内の残データバイトが
２バイトの時オンくなる信号である。制御回路４４は信
号２２４がオンになると次の動作を行う。この場合、順
方向読取りの例であるので、入力゛データバッファ４０
には検査情報６と７が残っている。そこでまずデータ読
出しタイミング信号５２に同期してＣＲＣＲＩラッチ信
号２２３をオンにすると検査情報６がＣＲＣＲＩラッチ
回路２０１　Ｋラッチされる。次にデータ読み出しタイ
ミング信号５２に同期してＣＲＣＲ２ラッチ信号２２２
をオンにすると検査情報７がＣＲＣＲ２ラッチ回路２０
２にラッチされる。この結果、データバッファ内の全て
のデータを処理した時、前回中央処理装置が与えたフォ
ーマットのデータ列を出力ＯＵＴとして再生できたこと
になる。

データの検査は次の如く行われる。比較回路２０４でＣ
ＲＣ２演算回路２０３の出力２１１とＣＲＣＲ２ラッチ
回路２０２の出力２１２が比較される。これはＣＲＣＲ
２とＣＲＣ２の比較であり、もし両者が一致しない場合
（例えば記録媒体から読取ったデータに誤りがあった場
合等）比較回路２０４の出力であるエラー信号２１３が
オン尤なる。

比較回路２０６でＣＲＣ１演算回路の出力２２０とＣＲ
ＣＲＩラッチ回路２０１の出力２１４が比較される。こ
れはＣＲＣＲ１とＣＲＣ１の比較であり、もし両者が一
致しない場合（例えば復元処理が誤り復元データが異な
った場合等）は比較回路２０６の出力であるエラー信号
２１５がオンになる。エラー信号２１３と２１５はＯＲ
ゲート２０７でオアされ、２１６が出力される。制御信
号２１７は復元動作終了後オンになる信号でＡＮＤゲー
ト２０８の出力２１９は復元動作終了後エラーがあれば
オンになり、上位装置に復元処理においてエラーがあり
たことが報告される。これ虻より上位装置は誤ったデー
タ処理を防止することができる。

以上説明した装置は、中央処理装置と磁気テープ駆動ユ
ニットとの間に介在するＭＴコントローラに組み込むこ
とが可能であり、また、磁気テープ駆動ユニット側の制
御装置部分く組み込んでもよい。

〔発明の効果〕

本発明によれば、記録媒体上に圧縮処理されて書かれて
いるデータを読取り、復元処理を行う動作において、復
元処理されたデータが正しいか否かを検査情報により検
査可能なため、読取りデータの信頼度を一段と高める効
果がある。

【図面の簡単な説明】

第１図は本発明にデータ圧縮された記録フォーマットを
示す図、第２図囚、（Ｂ）は本発明によるデータ圧縮の
１例を具体的に説明するための図であり、囚は元のデー
タ列、■は圧縮後のデータ列を示す図、第３図は本発明
を実施するデータ圧縮回路の構成例を示すブロック図、
第゛４図は上記回路において入力データ列と主要な信号
との関係を説明するための図、第５図は圧縮されたデー
タ列を元の状態に復元する回路の構成例を示すブロック
図である。 １：第１領域。 ２Ａ　、　２Ｂ・・・話、２Ｂ＝制御情報。 ５：第２領域、　　　３：データパターン。 ４：データバイト数を示す数値情報。 ６．７：検査情報、１０：データ入力回路。 １１：インバラフッ制御回路。 １４：辞書バッフ７制御回路。 １５：データバッファ。 １６：辞書バッファ。 １７：アウトバッファ制御回路。 ４０：データバツ７ア。 ４１〜４５：ラッチ回路。 ４６：データ復元部制御回路。 １０１　：　ＣＲＣＩ演算回路。 １０２　：　ＣＲＣ２演算回路。 ２０３　：　ＣＲＣ２演算回路。 ２０６　：　ＣＲＣＩ演算回路。 ２０４　、２０６　：比較回路。

Claims (1)

【特許請求の範囲】
1. 記録媒体上に記録される一連のデータ列を、圧縮されて
   いないデータが配列された第１領域と、圧縮処理を受け
   たデータとその連続個数情報とからなる第２領域と、上
   記第１領域の前後に位置して挿入された該第１領域に含
   まれるデータ数を示す制御情報と、上位装置から転送さ
   れた元のデータ列から作成した検査情報１と第１領域、
   第２領域、第１領域の前後に位置する制御情報及び検査
   情報１とから作成した検査情報２で構成し、データ再生
   時に、検査情報１及び２により記録媒体上に記録された
   一連のデータ列が正しく元のデータに復元されたか否か
   をチェックするようにしたことを特徴とするデータ圧縮
   復元方式。