-
Die
vorliegende Erfindung betrifft allgemein Generatoren zur Erzeugung
von Datenströmen,
welche aus einer pseudozufälligen
Folge von Datenbits bestehen, und betrifft insbesondere ein Verfahren zum
Erzeugen eines Pseudozufallsdatenstroms und eine Schaltungsanordnung
zur Durchführung
des Verfahrens, wobei ein Pseudozufallsdatenstrom-Generator einer
niedrigen Taktfrequenz eingesetzt werden kann.
-
Zur
Erzeugung eines Pseudozufallsdatenstroms wird üblicherweise eine Schieberegisteranordnung
eingesetzt, wie sie beispielsweise in 7 gezeigt
ist. Eine derartige Schaltungsanordnung besteht, wie in 7 gezeigt,
aus einer Schieberegistereinrichtung 100 und einer Rückkopplungseinrichtung 200.
Die Schieberegistereinrichtung 100 besteht aus einer vorgebbaren
Anzahl von Registereinheiten 101a–101n, die in der 7 von „0" bis „ n – 1" nummeriert sind.
-
Die
Rückkopplungseinrichtung 200 besteht aus
einer Rückkopplungseinheit 201,
welche üblicherweise
als ein Exklusiv-ODER-Gatter
bzw. aus einem Antivalenz-Gatter ausgebildet ist. Eine derartige Einheit 201 der
Rückkopplungseinrichtung 200 weist zwei
Eingänge
und einen Ausgang auf. Der Ausgang der Rückkopplungseinheit 201 ist
mit einem Eingang einer Registereinheit 101a verbunden,
welches das niedrigstwertige Bit (LSB = Least Significant Bit) der Schieberegistereinrichtung 100 darstellt.
Ein Eingang der Rückkopplungseinheit 201 ist
mit dem Ausgang der Schieberegistereinrichtung 100, d.h.
mit dem Ausgang der letzten Registereinheit 101n der Schieberegistereinrichtung 100 verbunden.
Die letzte Registereinheit 101n der Schieberegistereinrichtung 100 kennzeichnet
das höchstwertige
Bit (MSB = Most Significant Bit) der Schieberegistereinrichtung 100.
-
Der
zweite Eingang der Rückkopplungseinheit 201 ist
mit einem Ausgang einer Registereinheit 101j verbunden,
welche zwischen der ersten Registereinheit 101a und der
letzten Registereinheit 101n angeordnet ist.
-
Es
sei darauf hingewiesen, dass beliebig viele Registereinheiten 101a–101n angeordnet
sein können.
Hierbei bezeichnet der Index "i" einen Laufindex,
d.h. i = a – n.
-
Über einen
Taktsignaleingang 105 wird der Schieberegistereinrichtung 100 ein
Taktsignal 104 zugeführt.
Dieses Taktsignal 104 gibt nun einen Erzeugungstakt für einen
Pseudozufallsdatenstrom vor, welcher beispielsweise am Ausgang der
letzten Registereinheit 101n, was der üblichen Vorgehensweise entspricht,
oder an einem Ausgang einer beliebigen davorliegenden Registereinheit 101a–101n–1 abgegriffen
wird.
-
Der
Pseudozufallsdatenstrom besteht hiermit aus einer pseudozufälligen Folge
von Datenbits, wobei die einzelnen Datenbits in den Registereinheiten 101a–101n gespeichert
sind. Dieses herkömmliche
Verfahren einer Erzeugung eines Pseudozufallsdatenstroms, welche
aus einer pseudozufälligen
Folge von Datenbits besteht, weist den wesentlichen Nachteil auf,
dass eine Datenrate bzw. eine Datenbit-Erzeugungsgeschwindigkeit
auf die angelegte Taktfrequenz des Taktsignals 104 beschränkt ist.
-
In
jüngerer
Zeit besteht jedoch ein zunehmender Bedarf an einer Erzeugung von
Pseudozufallsdatenströmen
für Hochgeschwindigkeitsanwendungen,
welche eine hohe Datenrate, z.B. 2,5 Gbit/s aufweisen. Um derart
hohe Datenraten erzielen zu können,
ist vorgeschlagen worden, Hochgeschwindigkeits-Registereinheiten als die Registereinheiten 101a–101n einzusetzen.
Derartige Registereinheiten weisen jedoch den großen Nachteil
auf, dass ihr Energieverbrauch infolge der hohen Taktfrequenz in
unzweckmäßiger Weise
erhöht
ist.
-
In
der
DE 689 27 785
T2 ist ein Prüfmustergenerator
mit einem Schieberegister maximaler Länge mit linearer Rückkopplung,
mit zusätzlichen
Logikschaltungen zur Bereitstellung einer Ausgabe "gut", wenn die ersten
n – 1-Stufen
des n-Stufen-Registers mit
einem haftenden Zustand des Schieberegisters mit linearer Rückkopplung
zusammentreffen, Ausgabemitteln zur Bereitstellung von mindestens
einem Prüfmuster
und einem Multiplexer beschrieben.
-
Die
US 6,181,164 B1 betrifft
ein lineares Rückkopplungs-Schieberegister in
einem programmierbaren Gatterfeld mit zwei unterschiedlichen "Lookup"-Tabellen. Eine erste
Lookup-Tabelle ist
als ein Schieberegister ausgelegt, das n auswählbare Anschlüsse und
einen Schiebregister-Eingang aufweist. Die zweite Lookup-Tabelle
ist als ein Parity-Generator ausgelegt und weist Eingänge, die
an die n auswählbaren
Anschlüsse
angeschlossen sind, und einen Ausgang auf, der an den Schieberegistereingang
des Schieberegisters angeschlossen ist.
-
Die
WO 99/59246 A1 betrifft einen Generator zum Erzeugen von Sequenzen
binärer
oder diskreter Werte. Spezifisch umfasst die in der WO 99/59246 A1
beschriebene Vorrichtung ein Schieberegister, das eine Vielzahl
von Registerspeicherorten aufweist, eine Auswahleinrichtung, eine
Verarbeitungseinrichtung und eine Rückkopplungseinrichtung zum Rückkoppeln
eines Ausgangssignals von der Verarbeitungseinrichtung zu zumindest
einer Registerspeicherstelle, die als eine Einspeisungsstelle gewählt wird.
-
Die
DE 39 26 489 A1 offenbart
einen Pseudozufallsrauschcodegenerator, der einen einfachen oder
modularen Schiebregistergenerator zum gleichzeitigen Erzeugen einer
Vielzahl von GOLD-Codes aufweist. Hierbei wird ein GOLD-Code dadurch
erhalten, dass unterschiedliche Maximalfolgecodes Modulo
2 addiert
werden. Die unter Bezugnahme auf die
3,
4 und
5 beschriebenen Pseudozufallsrauschcodegeneratoren
weisen aber eine herkömmliche
Schieberegisteranordnung auf, bei welcher keine weiteren Rückkopplungseinheiten
bereitgestellt sind, die Ausgangssignale erzeugen könnten, um
es zu ermöglichen,
Datenbits in der Schiebregisteranordnung bei einem Taktzyklus des
Taktsignals um mehr als eine Registereinheit zu verschieben.
-
In
der
DE 195 24 402
C2 ist eine Programmausführungssteuereinrichtung mit
einer Adressierbarkeit entsprechend einer Mreihigen Pseudo-Zufallszahlenfolge
offenbart, wobei eine Befehlslesegeschwindigkeit erhöht und schaltungstechnisch
durch eine relativ kleine Schaltung realisiert ist. Eine Befehlsleseeinrichtung
dient einem Erzeugen von Pseudo-Zufallszahlen
in Übereinstimmung
mit der M-reihigen Pseudo-Zufallszahlenfolge
zum Lesen von Befehlen aus der Befehlsspeichereinrichtung mit derart
erzeugten Pseudo-Zufallszahlen als Leseadressen.
-
Um
Pseudozufallsdatenströme
mit einer hohen Datenrate zu erzeugen, ist ferner vorgeschlagen worden,
mehrere Pseudozufallsdatenstrom-Generatoren parallel zu betreiben.
Eine derartige Schaltungsanordnung mit parallel betriebenen Pseudozufallsdatenstrom-Generatoren
ist jedoch schaltungstechnisch äußerst aufwendig
und weist in nachteiliger Weise einen hohen Verbrauch an einer Chipfläche auf.
-
Ferner
ist es nachteilig, dass der erhöhte Schaltungsaufwand
herkömmlicher
Schaltungsanordnungen den Energieverbrauch der Gesamtschaltung erhöht.
-
Somit
ist es unzweckmäßig, Pseudozufallsdatenstrom-Generatoren gemäß 7 zur Erzeugung von hochbitratigen,
pseudozufälligen
Datenbit-Folgen einzusetzen.
-
Es
ist daher eine Aufgabe der vorliegenden Erfindung, eine Schaltungsanordnung
und ein Verfahren zur Erzeugung eines Pseudozufallsdatenstroms,
welcher aus einer pseudozufälligen Folge von
Datenbits besteht, bereitzustellen, mit welchen die Erzeugung eines
hochbitratigen Pseudozufallsdatenstroms unter Verwendung eines Pseudozufallsdatenstrom-Generators
ermöglicht
wird, welcher bei einer niedrigen Taktrate arbeitet.
-
Diese
Aufgabe wird erfindungsgemäß durch eine
Schaltungsanordnung mit den Merkmalen des Patentanspruchs 1 gelöst.
-
Ferner
wird diese Aufgabe durch ein im Patentanspruch 7 5 angegebenes Verfahren
gelöst.
-
Weitere
Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
-
Ein
wesentlicher Gedanke der Erfindung besteht darin, einen Pseudozufallsdatenstrom-Generator
mit einer Rückkopplungseinrichtung
zu versehen, welche durch mehrere Rückkopplungseinheiten bzw. Gattereinheiten
gebildet ist. Es sei darauf hingewiesen, dass derartige Rückkopplungseinheiten
bzw. Gattereinheiten als Logikeinheiten ausgebildet werden können. Die
Bereitstellung unterschiedlicher Rückkopplungseinheiten bzw. Gattereinheiten
oder Logikeinheiten in der Rückkopplungseinrichtung
ermöglicht
eine entsprechend der Anzahl der Rückkopplungseinheiten erhöhte Anzahl
von Rückkopplungen
der Datenbitfolge zu einem Eingang einer Registereinheit einer niedrigeren
Bitwertigkeit, woraufhin die Datenbits in der Schieberegistereinrichtung bei
einem Taktzyklus des Taktsignals um einen Registerverschiebungsbetrag
verschiebbar sind, der der Anzahl von zusätzlich eingebrachten Rückkopplungseinheiten
in der Rückkopplungseinrichtung
entspricht.
-
Eine
Ausgabeeinrichtung zur Ausgabe der in den Registereinheiten der
Schieberegistereinrichtung gespeicherten Datenbits sorgt dafür, dass
ein Pseudozufallsdatenstrom mit einer erhöhten Datenrate mittels mindestens
einer Multiplexiereinheit erzeugbar ist.
-
Es
ist somit ein Vorteil der vorliegenden Erfindung, dass die Arbeitsfrequenz
des Pseudozufallsdatenstrom-Generators um denjenigen Faktor reduziert
werden kann, welcher der Anzahl der in der Rückkopplungseinrichtung vorhandenen
Rückkopplungseinheiten
(Gattereinheiten) entspricht, d.h.
Arbeitsfrequenz = Datentaktfrequenz/m,
wobei
m der Anzahl der in der Rückkopplungseinrichtung
vorhandenen Rückkopplungseinheiten
entspricht.
-
Es
ist somit ein Vorteil der vorliegenden Erfindung, dass sämtliche
Komponenten eines Pseudozufallsdatenstrom-Generators, der für niedrige Geschwindigkeiten
ausgelegt ist, durch eine Erhöhung eines
Aufwandes in der Rückkopplungseinrichtung zur
Erzeugung eines hochbitratigen Pseudozufallsdatenstroms eingesetzt
werden kann. Die Voraussetzung zur Erreichung dieser erhöhten Datenrate
besteht darin, unterschiedliche Rückführpositionen, d.h. die Ausgänge unterschiedlicher
Registereinheiten in der mindestens einen Rückkopplungseinheit der Rückkopplungseinrichtung
zu kombinieren.
-
In
vorteilhafter Weise lassen sich somit während eines einzigen Taktzyklus
mehrere Datenbits des Pseudozufallsdatenstroms erzeugen.
-
Die
erfindungsgemäße Schaltungsanordnung
zur Erzeugung eines Pseudozufallsdatenstroms, welcher aus einer
pseudozufälligen
Folge von Datenbits besteht, weist im Wesentlichen auf:
- a) eine Schieberegistereinrichtung, welche seriell verbundene
Registereinheiten aufweist, wobei die Datenbits in den Registereinheiten
der Schieberegistereinrichtung gespeichert sind und abhängig von
einem Taktsignal, das an die Registereinheiten angelegt ist, durch
die Schieberegistereinrichtung geschoben werden;
- b) eine Rückkopplungseinrichtung,
die mindestens eine Rückkopplungseinheit
aufweist, wobei der Rückkopplungseinheit
Ausgangssignale einer ersten und einer zweiten Registereinheit zugeführt werden,
die Ausgangssignale der ersten und der zweiten Registereinheit in
der Rückkopplungseinheit
logisch verknüpft
werden und ein von der logischen Verknüpfung abhängiges Ausgangssignal der Rückkopplungseinheit
einer dritten Registereinheit als ein Eingangssignal zugeführt wird;
- c) eine Ausgabeeinrichtung zur Ausgabe der in den Registereinheiten
der Schieberegistereinrichtung gespeicherten Datenbits als ein Pseudozufallsdatenstrom,
wobei die Rückkopplungseinrichtung
ferner mindestens eine weitere Rückkopplungseinheit
aufweist, wobei der mindestens einen weiteren Rückkopplungseinheit Ausgangssignale
weiterer Registereinheiten zugeführt
werden, die Ausgangssignale der weiteren Registereinheiten in der
mindestens einen weiteren Rückkopplungseinheit
logisch verknüpft
werden, ein von der logischen Verknüpfung abhängiges Ausgangssignal der mindestens
einen weiteren Rückkopplungseinheit
noch einer weiteren Registereinheit als ein Eingangssignal zugeführt wird,
und die Datenbits in der Schieberegistereinrichtung bei einem Taktzyklus
des Taktsignals um einen Registerverschiebungsbetrag verschoben
werden, der mindestens zwei Registereinheiten entspricht, wobei
in der Schieberegistereinrichtung in einer Reihenfolge vom niedrigstwertigen
Bit zum höchstwertigen
Bit die dritte vor der ersten vor der zweiten Registereinheit angeordnet
ist und die Rückkopplungseinrichtung
weiter mindestens eine Umschalteinheit aufweist, mit welcher die
logische Verknüpfung
der ersten und zweiten Registereinheiten gesteuert wird.
-
Ferner
weist das erfindungsgemäße Verfahren
zum Erzeugen eines Pseudozufallsdatenstroms, welcher aus einer pseudozufälligen Folge
von Datenbits besteht, im Wesentlichen die folgenden Schritte auf:
- a) Speichern von Datenbits in einer Schieberegistereinrichtung,
welche seriell verbundene Registereinheiten aufweist, wobei eine
Verbindungsstruktur der Schieberegistereinheiten untereinander in
Abhängigkeit
von einem Registerverschiebungsbetrag vorgebbar ist;
- b) Zuführen
von Ausgangssignalen einer ersten und einer zweiten Registereinheit
zu dem Eingang einer in einer Rückkopplungseinrichtung
bereitgestellten Rückkopplungseinheit;
- c) Verknüpfen
der Ausgangssignale der ersten und der zweiten Registereinheiten
in der Rückkopplungseinheit
mittels einer logischen Funktion;
- d) Zuführen
eines von der logischen Verknüpfung abhängigen Ausgangssignals
der Rückkopplungseinheit
zu einer dritten Registereinheit als ein Eingangssignal;
- e) Schieben der Datenbits durch die Schieberegistereinrichtung
in Abhängigkeit
von einem Taktsignal, das an die Registereinheiten angelegt wird;
und
- f) Ausgeben der in den Registereinheiten der Schieberegistereinrichtung
gespeicherten Datenbits als einen Pseudozufallsdatenstrom, der aus einer
pseudozufälligen
Folge von Datenbits besteht, mittels einer Ausgabeeinrichtung, wobei
die Rückkopplungseinrichtung
ferner mindestens eine weitere Rückkopplungseinheit
aufweist, wobei der mindestens einen weiteren Rückkopplungseinheit Ausgangssignale
weiterer Registereinheiten zugeführt
werden, die Ausgangssignale der weiteren Registereinheiten in der
mindestens einen weiteren Rückkopplungseinheit
logisch verknüpft
werden, ein von der logischen Verknüpfung abhängiges Ausgangssignal der mindestens
einen weiteren Rückkopplungseinheit
noch einer weiteren Registereinheit als ein Eingangssignal zugeführt wird,
und die Datenbits in der Schieberegistereinrichtung bei einem Taktzyklus
des Taktsignals um einen vorgegebenen Registerverschiebungs betrag
verschoben werden, wobei in der Schieberegistereinrichtung in einer
Reihenfolge vom niedrigstwertigen Bit zum höchstwertigen Bit die dritte
vor der ersten vor der zweiten Registereinheit angeordnet ist und
die Rückkopplungseinrichtung
weiter mindestens eine Umschalteinheit aufweist, mit welcher die
logische Verknüpfung
der ersten und zweiten Registereinheiten gesteuert wird.
-
In
den Unteransprüchen
finden sich vorteilhafte Weiterbildungen und Verbesserungen des
jeweiligen Gegenstandes der Erfindung.
-
Gemäß einer
bevorzugten Weiterbildung der vorliegenden Erfindung sind die Rückkopplungseinheiten
als Exklusiv-ODER-Gatter (XOR-Gatter) bzw. als Antivalenz-Gatter
ausgebildet. In vorteilhafter Weise weisen diese Gatter zwei oder
mehrere Eingänge
und einen Ausgang auf, derart, dass das Ausgangssignal eine Antivalenz-
Funktion der Eingangssignale ist, d.h. ein Ausgangssignal wird dann
auf 1 gesetzt, wenn die Eingangssignale einen unterschiedlichen
logischen Pegel ("Null" oder "Eins" bzw. L oder H) aufweisen.
-
Gemäß einer
weiteren bevorzugten Weiterbildung der vorliegenden Erfindung weist
die Ausgabeeinrichtung zur Ausgabe des erzeugten Datenstroms mindestens
eine Multiplexiereinheit auf, mit welcher in vorteilhafter Weise
Ausgangssignale der die Schieberegistereinrichtung bildenden Registereinheiten
in ein serielles Pseudozufallsdatenstrom-Ausgangssignal multiplexiert
werden können.
-
Gemäß noch einer
weiteren bevorzugten Weiterbildung der vorliegenden Erfindung ist
eine Verkettung der Registereinheiten aufsteigend ausgebildet und
abhängig
von dem Registerverschiebungsbetrag ist. Vorzugsweise ist jede m-te
Registereinheit verbunden, wobei m der Anzahl der in der Rückkopplungseinrichtung
vorhandenen Rückkopplungseinheiten
entspricht.
-
Somit
werden einer Registereinheit logisch verknüpfte Ausgangssignale als ein
Eingangssignal zugeführt,
welcher vorteilhafterweise der Rückkopplungseinheit
von höherbitwertigen
Registereinheiten, d.h. in der Schieberegistereinrichtung hinter
dieser Registereinheit angeordneten Registereinheiten zugeführt.
-
Es
ist vorteilhaft, dass die mindestens eine Umschalteinheit in der
Rückkopplungseinrichtung
als ein UND-Gatter ausgebildet ist, wodurch in vorteilhafter Weise
ein Umschalten einer Rückführposition
zu den Rückkopplungseinheiten
steuerbar ist.
-
Gemäß noch einer
weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden
die in den Registereinheiten der Schieberegistereinrichtung gespeicherten
Datenbits in der mindestens einen Multiplexiereinheit der Ausgabeeinrichtung
multiplexiert und als ein Pseudozufallsdatenstrom ausgegeben. Gemäß noch einer
weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden
die logische Verknüpfung
der ersten und der zweiten Registereinheiten und/oder eine Länge eines
rückgekoppelten
Polynoms mittels der mindestens einen Umschalteinheit der Rückkopplungseinrichtung
gesteuert.
-
Gemäß noch einer
weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird
die Steuerung der logischen Verknüpfung der ersten und zweiten
Registereinheiten in der mindestens einen Umschalteinheit der Rückkopplungseinrichtung
mittels einer UND-Funktion durchgeführt.
-
Gemäß noch einer
weiteren bevorzugten Weiterbildung der vorliegenden Erfindung umfasst der
vorgegebene Registerverschiebungsbetrag, um welchen die Datenbits
in der Schieberegistereinrichtung bei einem Taktzyklus des Taktsignals
verschoben werden, mindestens zwei Registereinheiten. In vorteilhafter
Weise entspricht die Anzahl der Registereinheiten, welche den Registerverschiebungsbetrag bestimmt,
der Gesamtanzahl der in der Rückkopplungseinrichtung
bereitgestellten Rückkopplungseinheiten.
-
Gemäß noch einer
weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden
die Datenbits in der Schieberegistereinrichtung bei einer aktiven
Flanke des Taktsignals um den vorgegebenen Registerverschiebungsbetrag
verschoben. In vorteilhafter Weise kann die aktive Flanke des Taktsignals,
bei welcher die Datenbits in der Schieberegistereinrichtung um den
vorgegebenen Registerverschiebungsbetrag verschoben werden, durch
eine steigende oder eine fallende Taktflanke bereitgestellt werden.
-
Ausführungsbeispiele
der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden
Beschreibung näher
erläutert.
-
In
den Zeichnungen zeigen:
-
1 eine
Schaltungsanordnung zur Erzeugung eines Pseudozufallsdatenstroms
gemäß einem bevorzugten
Ausführungsbeispiel
der vorliegenden Erfindung;
-
2 eine
weitere Schaltungsanordnung mit Umschalteinheiten in der Rückkopplungseinrichtung gemäß einem
weiteren bevorzugten Ausführungsbeispiel
der vorliegenden Erfindung;
-
3(a) ein Blockdiagramm zur Erläuterung einer
Erzeugung eines ersten Datenbits eines Pseudozufallsdatenstroms
zu einer Zeit "0" gemäß einem weiteren
Ausführungsbeispiel
der vorliegenden Erfindung;
-
3(b) ein Blockbild zur Erläuterung
einer Erzeugung eines zweiten Datenbits des Pseudozufallsdatenstroms
nach einer Erzeugung des ersten Datenbits des Pseudozufallsdatenstroms
gemäß 3(a) zu einer Zeit "0";
-
3(c) ein Blockbild einer Schaltungsanordnung
zur Erläuterung
einer Erzeugung der übrigen,
in den Schaltungsanordnungen der 3(a) und
der 3(b) nicht erzeugten Datenbits
des Pseudozufallsdatenstroms ebenfalls zu einer Zeit t = 0;
-
4 ein
Blockbild einer Schaltungsanordnung mit einer Anzeige eines Registerverschiebungsbetrags
gemäß einem
weiteren bevorzugten Ausführungsbeispiel
der vorliegenden Erfindung;
-
5 ein
Blockbild einer Schaltungsanordnung für kurze Polynome und Rückführpositionen
gemäß einem
weiteren bevorzugten Ausführungsbeispiel
der vorliegenden Erfindung;
-
6 ein
beispielhaftes Blockdiagramm einer Schaltungsanordnung zur Erzeugung
eines Pseudozufallsdatenstroms in einer Schieberegistereinrichtung
gemäß einem
weiteren bevorzugten Ausführungsbeispiel
der vorliegenden Erfindung; und
-
7 ein
Blockdiagramm einer herkömmlichen
Schaltungsanordnung zur Erzeugung eines Pseudozufallsdatenstroms.
-
In
den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche
Komponenten oder Schritte.
-
In
dem in 1 gezeigten Blockbild ist eine Anzahl von n Registereinheiten 101a–101n verbunden,
wobei der Ausgang einer Registereinheit jeweils mit dem Eingang
der m-ten nachfolgenden Registereinheit verbunden ist. Es sei darauf
hingewiesen, dass die Reihenfolge der Registereinheiten durch die Bezugszeichen
101a-101i-101n dargestellt wird, wobei i der Laufindex (i = a, ...n)
ist. Die Registereinheit 101a repräsen tiert somit das niedrigstwertige
Bit (LSB = Least Significant Bit), während die Registereinheit 101n das
höchstwertige
Bit (MSB = Most Significant Bit) darstellt. In der Schaltungsanordnung
der 1 sind die aufeinanderfolgend in einer Schieberegistereinrichtung 100 verbundenen
Registereinheiten 101a–101n mit
0 ...m – 2,
m – 1,
m ...2m – 2,
2m – 1,
... j – m,
... j – 2,
j – 1,
... n – m,
... n – 1
bezeichnet.
-
Erfindungsgemäß ist eine
Rückkopplungseinrichtung 200 bereitgestellt,
welche aus einer Anzahl von m Rückkopplungseinheiten
201a-201m besteht. Die Rückkopplungseinheit 201a verknüpft den Ausgang
der letzten Registereinheit 101n, d.h. der Registereinheit
Nr. n – 1
mit dem Ausgang der Registereinheit Nr. j – 1. In dem erfindungsgemäßen Ausführungsbeispiel
ist die Rückkopplungseinheit 201a als
ein Exklusiv-ODER-Gatter bzw. ein Antivalenz-Gatter ausgebildet.
Das heißt,
dass eine logische "1" an dem Ausgang der
Rückkopplungseinheit 201a nur
dann bereitgestellt wird, wenn die beiden Eingänge der Rückkopplungseinheit 201a einen
unterschiedlichen logischen Pegel ("0" bzw. "1") aufweisen. Die übrigen Rückkopplungseinheiten 201b-201m
sind ebenfalls als Exklusiv-ODER-Gatter ausgebildet.
-
Wie
in 1 veranschaulicht, ist der Ausgang der Rückkopplungseinheit 201a mit
dem Eingang der Registereinheit Nr. m – 1 verbunden.
-
In ähnlicher
Weise wie oben beschrieben sind nunmehr die weiteren Rückkopplungseinheiten 201b-201m
(i = a, ...m, wobei i einen Laufindex darstellt) mit den Ausgängen von
jeweils um eine Registereinheit nach links verschobenen Registereinheiten 101a–101n verbunden.
Die Ausgänge
sind ebenfalls mit den Eingängen
von Registereinheiten 101a–101n verbunden,
welche um eine Registereinheit nach links verschoben sind.
-
Es
sei darauf hingewiesen, dass "nach
links verschoben" unter
Bezugnahme auf die Schaltungsanordnung der 1 bedeutet, dass
es sich um eine Registereinheit 101a–101n einer niedrigeren
Bitwertigkeit handelt. Die einzelnen Registereinheiten 101a–101n sind
nunmehr nicht wie bei der unter Bezugnahme auf 7 erläuterten
herkömmlichen Schaltungsanordnung
seriell aufeinanderfolgend verbunden, sondern weisen einen Registerverschiebungsbetrag
auf, der in der in 1 veranschaulichten Schaltungsanordnung
einer Anzahl von m Registereinheiten 101a–101n entspricht.
-
Das
heißt,
dass die erste Registereinheit 101a (Nr. 0) mit der m-ten
Registereinheit Nr. m verbunden ist, während die nächste Registereinheit 101b (Nr.
1) mit der Registereinheit Nr. m + 1 verbunden ist. Der Registerverschiebungsbetrag 103,
welcher untenstehend unter Bezugnahme auf 4 erläutert werden
wird, beträgt
in dem veranschaulichten Ausführungsbeispiel
gemäß der vorliegenden
Erfindung somit m. Die Verschiebung einer Verbindung der Registereinheiten 101a–101n der
Registereinrichtung 100 um einen Registerverschiebungsbetrag 103
um m Einheiten setzt sich fort bis zur letzten Registereinheit 101n (Nr.
n – 1;
höchstwertiges
Bit).
-
Auf
diese Weise ist es möglich,
eine hohe Anzahl von Rückführungen,
d.h. eine Anzahl von m Rückführungen,
bereitzustellen, derart, dass in der Rückkopplungseinrichtung 200 eine
m-fache Anzahl von
Rückkopplungseinheiten 201a–201 gegenüber der
herkömmlichen
Schaltungsanordnung (7) bereitgestellt wird. Durch
die um den Registerverschiebungsbetrag 103 versetzte serielle
Verbindung der Registereinheiten 101a–101n wird das Schieberegister 100 bei
einem dem Schieberegister zugeführten
Taktzyklus um eine Anzahl von m Registereinheiten 101a-101n verschoben.
-
Es
sei darauf hingewiesen, dass den einzelnen Registereinheiten 101a–101n ein
Taktsignal 104 über
einen Taktsignaleingang 105 parallel zugeführt wird.
Auf diese Weise wird erreicht, dass die Arbeitsfrequenz des Pseudozufallsdatenstrom-Generators um einen
Faktor m reduzierbar ist, bzw. eine um den Faktor m erhöhte Datenstromfrequenz
bei einer vorgegebenen Arbeitsfrequenz des Pseudozufallsdatenstrom-Generators
erreichbar ist. Wie in 1 gezeigt, werden die Ausgänge der
ersten m Registereinheiten Nr. 0 bis Nr. m – 1 einer Multiplexiereinheit 301 zugeführt, welche
in einer Ausgabeeinrichtung 300 bereitgestellt ist. Die
multiplexierten Ausgänge dieser
Registereinheiten werden als ein serieller Pseudozufallsdatenstrom 102 aus
der Multiplexiereinheit 301 ausgegeben.
-
Auf
diese Weise wird die erzeugte Pseudozufallsdaten-Information von jedweder Position der Verschieberegistereinrichtung 100 extrahierbar
und muss lediglich in der Multiplexiereinheit 301 "serialisiert" werden, um zu einer Übertragungsleitung
mit der Datenfrequenz gesendet zu werden. Das Rückführpolynom, welches durch die
Verknüpfung
der Ausgangssignale von Registereinheiten 101a–101n in
den Rückkopplungseinheiten 201a–201m der Rückkopplungseinrichtung 200 bereitgestellt
wird, kann somit verändert
werden, wenn die Rückkopplung
umschaltbar ist.
-
Eine
derartige Umschaltung ist in dem Blockbild der 2 veranschaulicht.
Gleiche oder funktionsgleiche Komponenten, die den in 1 beschriebenen
Komponenten entsprechen, sind unter Bezugnahme auf 2 und
folgende nicht näher
erläutert, um
eine überlappende
Beschreibung zu vermeiden. Die Rückkopplungseinrichtung 200,
die in 2 gezeigt ist, weist zusätzlich zu den in 1 gezeigten Rückkopplungseinheiten 201a–201m Umschalteinheiten 202a–202m auf.
-
Die
Umschalteinheiten 201a–201m dienen dazu,
das Polynom veränderbar
auszuführen,
derart, dass die Ausgänge
sämtlicher
Registereinheiten 101a–101n mit
einer Anzahl von m Multiplexiereinheiten 301a–301m verbindbar
sind. Somit weist eine in 2 gezeigte
Ausgabeeinrichtung 300 eine Anzahl von m Multiplexiereinheiten 301a–301m auf.
Die Ausgänge
der Regis tereinheiten 101a–101n werden somit
mit der entsprechenden Multiplexiereinheit 301a–301m verbunden.
-
Es
sei darauf hingewiesen, dass der Pseudozufallsdatenstrom 102,
der durch den in den 1 und 2 gezeigten
Pseudozufallsdatenstrom-Generator erzeugt wird, unter Verwendung
einer Schieberegistereinrichtung 100 erzeugt wird, welche
n Bit lang ist, wobei n einer Polynomlänge entspricht. Hierbei wird
das Polynomverhalten durch die Antivalenzfunktion zwischen mindestens
zwei Registern verwirklicht. Bei einem Auftreten einer aktiven Taktflanke des über den
Taktsignaleingang 105 zugeführten Taktsignals 104 findet
eine Verschiebung der Datenbits in den Registereinheiten 101a–101n nach
rechts, d.h. in Richtung einer höheren
Bitwertigkeit statt.
-
Die 3(a) bis 3(c) veranschaulichen
den Betrieb eines Pseudozufallsdatenstrom-Generators mit einer Anzahl
von m Rückkopplungseinheiten 201a–201m in
der Rückkopplungseinrichtung 200. 3(a) zeigt die Erzeugung des ersten Pseudozufallsdatenstrom-Datenbits
zu einer Zeit t = 0, während 3(b) die Erzeugung des zweiten Pseudozufallsdatenstrom-Datenbits zu der
Zeit t = 0 veranschaulicht.
-
Es
sei darauf hingewiesen, dass die in den 3(a) bis 3(c) gezeigten, gestrichelt veranschaulichten
Registereinheiten mit der Nr. –m
bis –1
virtuelle Register sind, die in der tatsächlichen Schaltungsanordnung
nicht vorhanden sind. Vielmehr sind die Ausgänge der entsprechenden Rückkopplungseinheiten 201a–201m direkt
mit dem Zielregister der Schieberegistereinrichtung verbunden, so
dass die Schaltungsanordnung gemäß dem bevorzugten
Ausführungsbeispiel
der vorliegenden Erfindung keine zusätzlichen Registereinheiten
außer
den Registereinheiten 101a–101n benötigt.
-
Die
in 4 gezeigten Registereinheiten –m, ..., –1 stellen weiterhin virtuelle
Registereinheiten dar. Insgesamt werden also lediglich die Registereinheiten
Nr. 0 bis Nr. n – 1,
d.h. die Registereinheiten 101a–101n benötigt.
-
Der
in 4 veranschaulichte Registerverschiebungsbetrag 103 entspricht
somit genau der Anzahl der in der Rückkopplungseinrichtung 200 vorhandenen
Rückkopplungseinheiten 201a-201m. Zur Vereinfachung
der Darstellung ist in 4 die Ausgabeeinrichtung 300 mit
den entsprechenden Multiplexiereinheiten 301a–301m weggelassen.
Die Ausgabeeinrichtung 300 zusammen mit den Multiplexiereinheiten 301a–301m wurde
unter Bezugnahme auf die 1 und 2 erläutert.
-
Das
erfindungsgemäße Verfahren
kann auch für
Polynome verwendet werden, die kürzer
als die Anzahl der Datenbits sind, die während eines Arbeitszyklus erzeugt
werden, d.h. es gilt dann m > n.
-
5 veranschaulicht
ein entsprechendes Blockbild für
eine derartige Schaltungsanordnung, bei welcher wiederum die Registerverschiebungsbeträge 103 angegeben
sind, wobei lediglich sechs tatsächlich
existierende Registereinheiten 101a-101f angegeben sind. Wie in 5 dargestellt,
sind die Ausgänge
der Registereinheiten 101a–101c über Rückkopplungseinheiten 201a–201m der
Rückkopplungseinrichtung 200 mit
den entsprechenden Eingängen
virtueller Registereinheiten der Nummern Nr. –6 bis Nr. –1 verbunden. Die Registereinheiten
Nr. 3 bis 5 dienen ausschließlich
zur Speicherung der erzeugten Datenbits zum Zweck einer späteren Ausgabe
durch die Ausgabeeinrichtung. Hierdurch ist ein Registerverschiebungsbetrag
von m = 6 real dargestellt.
-
6 zeigt
die schaltungstechnische Realisation des unter Bezugnahme auf 5 erläuterten Verfahrens
zum Erzeugen eines Pseudozufallsdatenstroms 102 unter Verwendung
von sechs Registereinheiten 101a–101f. Die in 6 gezeigte
Schaltungsanordnung besteht aus einer Schieberegistereinrichtung 100 und
einer Rückkopplungseinrichtung 200.
Die Schieberegis tereinrichtung 100 weist sechs Registereinheiten
101a-101f auf (Nr. 0 bis Nr. 5). Die Rückkopplungseinrichtung 200 weist
sechs Rückkopplungseinheiten 201a–201f auf,
die als Antivalenz-Gatter ausgeführt
sind. Die Ausgänge
der Registereinheiten 101a-101f werden mittels einer Multiplexiereinheit
(301) multiplexiert und ausgegeben. Durch die in der 6 gezeigte
schaltungstechnische Realisation ist es möglich, einen Pseudozufallsdatenstrom-Generator
zu verwirklichen, bei dem die Beziehung erfüllt ist: m > n.
-
Es
sei darauf hingewiesen, dass die in 6 gezeigte
Schaltungsanordnung diejenige Schaltungsanordnung ist, die die geringste
Anzahl von Registereinheiten 101a-101f benötigt.
-
Die
erfindungsgemäßen Ausführungsbeispiele
weisen somit den Vorteil auf, dass Registereinheiten 101a–101n eingesetzt
werden können,
die lediglich eine niedrige Taktfrequenz verarbeiten können, wobei
eine Datenfrequenz des ausgegebenen Pseudozufallsdatenstroms 102 um
einen Faktor m erhöht
ist. Weiterhin besteht der Vorteil, dass sich die Rückführpositionen
j über
Umschalteinheiten 202a–202m variabel
einstellen lassen, derart, dass das erzeugte Polynom veränderbar
ist.
-
Obwohl
die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele
beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise
modifizierbar.
-
Auch
ist die Erfindung nicht auf die genannten Anwendungsmöglichkeiten
beschränkt.