DE19754899A1 - Automatische Refresh-Steuerschaltung für ein Halbleitergerät - Google Patents
Automatische Refresh-Steuerschaltung für ein HalbleitergerätInfo
- Publication number
- DE19754899A1 DE19754899A1 DE19754899A DE19754899A DE19754899A1 DE 19754899 A1 DE19754899 A1 DE 19754899A1 DE 19754899 A DE19754899 A DE 19754899A DE 19754899 A DE19754899 A DE 19754899A DE 19754899 A1 DE19754899 A1 DE 19754899A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- pulse
- circuit
- burn
- refresh
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
Description
Die vorliegende Erfindung betrifft ein Halbleitergerät und
insbesondere eine automatische Auffrisch- bzw. Refresh-
Steuerschaltung für ein Halbleitergerät.
Im allgemeinen ist die automatische Refresh-Operation eines
synchronen Speichers einer CBR- (CAS-Before-RAS)-Refresh-
Operation eines asynchronen Speichers sehr ähnlich. Bei der
automatischen Refresh-Operation des synchronen Speichers wird
nämlich ein Zeilenadreßzähler immer dann aktiviert, wenn ein
Auto-Refresh-Steuerbefehl in diesen eingegeben wird, und die
Signale werden ohne Verwendung eines extern eingegebenen
Adreßsignals sequentiell aufgefrischt. Zu diesem Zeitpunkt
ist eine Mindestperiode des automatischen Refresh-Zyklus zu
vor eingestellt worden. Die Schaltung ist deshalb so konfi
guriert, daß die automatische Refresh-Operation innerhalb
einer zuvor eingestellten Zeit durchgeführt wird.
Darüber hinaus wird während des Halbleiterherstellungsprozes
ses ein Einbrenntest, d. h. ein Schnellalterungsversuch bei
hoher Temperatur und hoher Spannung zur Kontrolle auf defekte
Produkte durchgeführt. Während des Einbrenntests wird im all
gemeinen eine automatische Refresh-Zeit verwendet.
Die automatische Refresh-Steuerschaltung, die während des
Einbrenntests verwendet wird, braucht eine Steuerung, mittels
derer eine Aktivierung einer erweiterten Speicheranordnung
zur wirksameren Kontrolle und zur Einsparung von Versuchszeit
gegenüber dem Normalbetrieb möglich wird.
Fig. 1 zeigt eine herkömmliche automatische Refresh-Steuer
schaltung. Wie aus Fig. 1 ersichtlich ist, enthält die her
kömmliche automatische Refresh-Steuerschaltung einen Syn
chronpuffer 10 zum Ausgeben eines Synchronsignals, indem ein
extern eingegebenes Befehlssignal RASB entsprechend einem
Taktsignal CLK synchronisiert wird, einen Einbrenn-Signal
generator 20 zum Erkennen eines Einbrenntestzustands und zum
Generieren eines Einbrennsignals BI, einen Auto-Refresh-
Befehlssignal-Decodierer 30 zum Empfangen und Decodieren von
Befehlssignalen sCSB, sRASB, sCASB und sWET, die durch ein
Taktsignal synchronisiert sind, und einen Refresh-Steuer
signalgenerator 40, der durch das Einbrennsignal BI vom Ein
brenn-Signalgenerator 20 aktiviert wird, um ein Refresh-
Steuersignal REFC gemäß einem Refresh-Signal REF vom Befehls
signaldecodierer 30 zu generieren.
Wie Fig. 2 zeigt, enthält der Synchronpuffer 10 in Reihe ge
schaltete Inverter I1 und I2 zum sequentiellen Verzögern ex
tern eingegebener Befehlssignale RASB und einen Synchronsig
nalgenerator 11 zum Ausgeben eines synchronen Signals sRAS
durch Synchronisieren des Befehlssignals RASB, das in diesen
über die Inverter I1 und I2 eingegeben wird, entsprechend dem
Taktsignal.
Wie aus Fig. 3 ersichtlich ist, enthält der Einbrenn-Signal
generator 20 NMOS-Transistoren T1 bis T4, die mit einer Span
nung VDD in Reihe geschaltet sind, einen NMOS-Transistor T5,
dessen Gate mit der Versorgungsspannung VDD, dessen Source mit
der Massespannung VSS und dessen Drain mit dem Drain des vier
ten NMOS-Transistors T4 verbunden ist. Inverter I3 und I4
verzögern sequentiell die Signale vom Knoten F, mit dem das
Drain des NMOS-Transistors T5 verbunden ist. Die NMOS-Tran
sistoren T1 bis T4, die hier mit der Spannung VDD in Reihe
geschaltet sind, erhalten die Source-Eingänge über das Gate
derselben.
Beim Einbrenn-Signalgenerator 20 hängt die Anzahl der NMOS-Tran
sistoren T1 bis T4 vom Pegel der einzustellenden Spannung
ab. Wird eine Spannung angelegt, die höher ist als der einge
stellte Spannungspegel, werden die NMOS-Transistoren T1 bis
T4 eingeschaltet, und der Knoten F wird ein High-Pegel, so
daß die Einbrennsignale BI über die Inverter I3 und I4 ausge
geben werden.
Wie aus Fig. 4 ersichtlich ist, enthält der Befehlssignal
decodierer 30 ein NAND-Gatter N1, das die vier Befehlssignale
sCSB, sRASB, sCASB und sWET empfängt, die entsprechend dem
Taktsignal synchronisiert sind.
Gemäß Fig. 4 enthält der Refresh-Steuersignalgenerator 40
einen Impulsgenerator 41 zum Generieren von Impulsen gemäß
einem Signal vom Befehlssignaldecodierer 30. Eine Normal
impuls-Erweiterungsschaltung 42 und eine Einbrennimpuls-
Erweiterungsschaltung 43 erweitern das Impulssignal vom
Impulsgenerator 41 gemäß dem Einbrennsignal BI vom Einbrenn
signalgenerator 20. Eine Steuersignalausgangseinheit 44 er
hält die Signale von der Normalimpuls-Erweiterungsschaltung
42 und der Einbrennimpuls-Erweiterungsschaltung 43 und gibt
ein Refresh-Steuersignal aus.
Der Impulsgenerator 41 enthält drei in Reihe geschaltete
Inverter I5 bis I7 zum sequentiellen Verzögern und Invertie
ren der Ausgangssignale vom Befehlssignaldecodierer 30 und
ein NOR-Gatter O1 zum "NORen", (Durchführen einer NOR-Opera
tion) des verzögerten und invertierten Signals von den In
vertern I5 bis I7 und des Ausgangssignals vom Befehlssignal
decodierer 30.
Die Normalimpuls-Erweiterungsschaltung 42 enthält eine Verzö
gerungseinheit D1, die durch den Ausgang des Inverters I8 zum
Invertieren des Einbrennsignals BI vom Einbrenn-Signalgene
rator 20 und zum Verzögern des Ausgangs vom Impulsgenerator
41 aktiviert wird, und ein NOR-Gatter O2 zum Durchführen
einer NOR-Operation mit dem Ausgang von der Verzögerungsein
heit D1 und dem Ausgang vom Impulsgenerator 41.
Die Einbrenn-Erweiterungsschaltung 43 enthält eine Verzöge
rungseinheit D2, die durch das Einbrennsignal BI vom Ein
brenn-Signalgenerator 20 zum Verzögern des Ausgangs vom
Impulsgenerator 41 aktiviert wird, und ein NOR-Gatter O3 zum
Durchführen einer NOR-Operation mit dem Ausgang von der
Verzögerungseinheit D2 und dem Ausgang vom Impulsgenerator
41.
Die Steuersignalausgangseinheit 44 enthält ein NAND-Gatter N2
zum "NANDen" (Ausführen einer logischen NAND-Operation) gemäß
den Ausgängen der Normalimpuls-Erweiterungsschaltung 42 und
der Einbrenn-Erweiterungsschaltung 43 sowie zum Ausgeben
eines Refresh-Steuersignals REFC.
Die Funktion der herkömmlichen automatischen Refresh-Steuer
schaltung für ein Halbleitergerät wird nunmehr unter Bezug
nahme auf die beiliegenden Zeichnungen erläutert.
Wie aus Fig. 5A bis 5E ersichtlich ist, wird Knoten A ein
Low-Pegel, wenn die Refresh-Befehlssignale sCSB, sRASB, sCASb
und sWET (wobei "s" synchron, "B" Überstreichung und "T" wahr
bedeutet), die vom externen Taktsignal CLK (Fig. 5A) synchro
nisiert sind, in das NAND-Gatter N1 des Refresh-Befehlssig
naldecodierers 30 eingegeben werden. Der Impulsgenerator 41,
der das Signal vom Knoten A erhält, generiert Impulse und
überträgt dieselben an Knoten B.
Liegt das Einbrennsignal BI vom Einbrenn-Signalgenerator 20
auf Low, wird der Ausgangsknoten D der Einbrennimpuls-Erwei
terungsschaltung 43 ein High-Pegel, und das Signal vom Aus
gangsknoten C der Normalimpuls-Erweiterungsschaltung 42 wird
vom NAND-Gatter N2 zu einem Auto-Refresh-Steuersignal REFC
invertiert.
Zu diesem Zeitpunkt wird die Impulserweiterung durch die Nor
malimpuls-Erweiterungsschaltung 42 wie in Fig. 5D dargestellt
durch die Verzögerungseinheit D1 auf eine solche Weise be
stimmt, daß die Mindeststandardperiode des Auto-Refresh-
Zyklus eingehalten wird.
Des weiteren wird der Ausgangsknoten C der Normalimpuls-
Erweiterungsschaltung 43 ein High-Pegel, wenn das Einbrenn
signal vom Einbrenn-Signalgenerator 20 auf High liegt, und
das Signal vom Ausgangsknoten D der Einbrennimpuls-Erweite
rungsschaltung 43 wird vom NAND-Gatter N2 zu einem Steuer
signal REFC invertiert.
Die Impulserweiterung durch die Einbrennimpuls-Erweiterungs
schaltung 43 wird wie in Fig. 5E dargestellt durch die Ver
zögerungseinheit D2 auf Basis der Effizienz des Einbrenntests
bestimmt.
Liegt das Einbrennsignal BI vom Einbrenn-Signalgenerator 20
auf dem Low-Pegel, befindet sich die Schaltung im normalen
Betriebszustand und nicht im Einbrennzustand. Liegt das Ein
brennsignal BI auf dem High-Pegel, befindet sich die Schal
tung im Einbrennzustand.
Wie in Fig. 5D und 5E dargestellt, ist das Auto-Refresh-Steu
ersignal REFC (Einbrennen) so konfiguriert, daß seine Impuls
breite größer ist (um ein Mehrfaches oder um mehrere Zehn
fache) als die Impulsbreite im normalen Betriebszustand, so
daß die Aktivierung des Speicherbereichs erweitert wird, die
Dauer des Einbrenntests verkürzt werden kann und die Kon
struktion der Prüfvorrichtung vereinfacht wird.
Bei der herkömmlichen automatischen Refresh-Steuerschaltung
ist es jedoch unmöglich, das Signal REFC zu steuern, da die
Impulsbreite des Auto-Refresh-Steuersignals REFC während des
Einbrenntests fest ist. Der Einbrenntest kann deshalb nicht
wirksam durchgeführt werden. Um außerdem einen langen Impuls
zu generieren, muß die Chip-Auslegung in unerwünschter Weise
vergrößert werden.
Die vorliegende Erfindung zielt deshalb darauf ab, eine auto
matische Refresh-Steuerschaltung für ein Halbleitergerät zu
schaffen, die eines oder mehrere der Probleme aufgrund der
dem Stand der Technik innewohnenden Einschränkungen und Nach
teile im wesentlichen beseitigt.
Die Aufgabe der vorliegenden Erfindung ist es, eine automati
sche Refresh-Steuerschaltung für ein Halbleitergerät bereit
zustellen, mit der es möglich ist, einen Einbrenntest der
Schaltung mit Gehäuse durchzuführen und die in der Lage ist,
ein Auto-Refresh-Steuersignal von einem Synchronspeicher zu
steuern.
Um diese und weitere Vorteile zu erzielen und entsprechend
der Aufgabe der vorliegenden Erfindung, wie sie verwirklicht
und ausführlich beschrieben ist, enthält eine automatische
Refresh-Steuerschaltung für ein Halbleitergerät folgendes:
einen Einbrenn-Signalgenerator zum Erkennen eines Einbrenn
testzustands und zum Generieren eines Einbrennsignals, einen
Synchronpuffer zum Synchronisieren eines asynchronen Signals
iRAS, das sich durch Invertieren der Phase eines extern ein
gegebenen Befehlssignals RASB ergibt, und eines Befehlssig
nals entsprechend einem Taktsignal, und zum Generieren eines
synchronen Signals sRAS, einen Decodierer zum Empfangen des
synchronen Signals sRAS, das vom Synchronpuffer entsprechend
einem Taktsignal synchronisiert wird, und zum Decodieren des
empfangenen Signals zu einem Refresh-Signal, und einen
Refresh-Steuersignalgenerator, der gemäß einem Einbrennsignal
BI vom Einbrenn-Signalgenerator und einem asynchronen Signal
iRAS vom Synchronpuffer aktiviert wird, um ein Signal REF vom
Decodierer zum empfangen und ein Auto-Refresh-Steuersignal zu
generieren.
Bei einer weiteren Ausführungsform der vorliegenden Erfindung
enthält eine automatische Refresh-Steuerschaltung für ein
Halbleitergerät folgendes: einen Einbrenn-Signalgenerator,
der einen Einbrenntestzustand erkennt und ein Einbrennsignal
generiert; einen Synchronpuffer, der ein Taktsignal und ein
externes Signal empfängt und ein asynchrones sowie ein syn
chrones Signal entsprechend dem externen Signal generiert,
wobei der Synchronpuffer das asynchrone Signal entsprechend
dem Taktsignal synchronisiert; einen mit dem Synchronpuffer
gekoppelten Decodierer, der Steuersignale und das entspre
chend dem Taktsignal des Synchronpuffers synchronisierte syn
chrone Signal empfängt und ein Refresh-Signal ausgibt; und
einen mit dem Einbrenn-Signalgenerator, dem Synchronpuffer
und dem Decodierer gekoppelten Refresh-Steuersignalgenerator,
der das Refresh-Signal, das Einbrennsignal und das asynchrone
Signal empfängt und ein Auto-Refresh-Steuersignal generiert.
Bei einer weiteren Ausführungsform der vorliegenden Erfindung
enthält eine automatische Refresh-Steuerschaltung für ein
Halbleitergerät folgendes: einen Einbrenn-Signalgenerator,
der einen Einbrenntestzustand erkennt und ein Einbrennsignal
generiert; einen Synchronpuffer, der ein Taktsignal und ein
externes Signal empfängt und ein asynchrones sowie ein syn
chrones Signal entsprechend dem externen Signal generiert,
wobei der Synchronpuffer das asynchrone Signal entsprechend
dem Taktsignal synchronisiert; einen mit dem Synchronpuffer
gekoppelten Decodierer, der Steuersignale und das entspre
chend dem Taktsignal des Synchronpuffers synchronisierte
synchrone Signal empfängt und ein Refresh-Signal ausgibt, wo
bei der Refresh-Steuersignalgenerator einen mit dem Decodie
rer gekoppelten Impulsgenerator enthält, der das Refresh-
Signal empfängt und ein Impulssignal ausgibt; eine mit dem
Impulsgenerator gekoppelte Impulserweiterungsschaltung, die
das Impulssignal vom Impulsgenerator erweitert; eine mit der
Impulserweiterungsschaltung gekoppelte Steuersignalausgangs
einheit, die das asynchrone Signal und das Einbrennsignal
empfängt und das Auto-Refresh-Steuersignal gemäß einem Signal
von der Impulserweiterungsschaltung ausgibt; und einen mit
dem Einbrenn-Signalgenerator, dem Synchronpuffer und dem De
codierer gekoppelten Refresh-Steuersignalgenerator, der das
Refresh-Signal, das Einbrennsignal und das asynchrone Signal
empfängt und ein Auto-Refresh-Steuersignal generiert.
Weitere Merkmale und Vorteile der Erfindung ergeben sich an
hand der nachfolgenden Beschreibung oder der praktischen Ver
wirklichung der Erfindung anhand der beiliegenden beispiel
haften Zeichnungen von Ausführungsformen der Erfindung; es
zeigen:
Fig. 1 ein Blockschaltbild einer herkömmlichen automatischen
Refresh-Steuerschaltung;
Fig. 2 ein detailliertes Schaltbild eines Synchronpuffers der
Schaltung von Fig. 1;
Fig. 3 ein detailliertes Schaltbild eines Einbrenn-Signal
generators der Schaltung von Fig. 1;
Fig. 4 ein detailliertes Schaltbild eines Refresh-Steuersig
nalgenerators der Schaltung von Fig. 1;
Fig. 5A bis 5E Impulsdiagramme von Signalen der Elemente der
Schaltung von Fig. 1;
Fig. 6 ein Blockschaltbild einer automatischen Refresh-Steu
erschaltung gemäß der vorliegenden Erfindung;
Fig. 7 ein detailliertes Schaltbild eines Synchronpuffers der
Schaltung von Fig. 6;
Fig. 8 ein detailliertes Schaltbild eines Refresh-Steuersig
nalgenerators der Schaltung von Fig. 6; und
Fig. 9A bis 9H Impulsdiagramme von Signalen der Elemente der
automatischen Refresh-Steuerschaltung von Fig. 6 gemäß der
vorliegenden Erfindung.
Nunmehr soll im einzelnen auf die bevorzugten Ausführungs
formen der vorliegenden Erfindung eingegangen werden, die
beispielhaft in den beiliegenden Zeichnungen dargestellt
sind.
Fig. 6 zeigt eine automatische Refresh-Steuerschaltung gemäß
der vorliegenden Erfindung. Wie aus Fig. 6 ersichtlich ist,
sind ein Einbrenn-Signalgenerator 20 und ein Decodierer 30
der automatischen Refresh-Steuerschaltung für ein Halbleiter
gerät gemäß der vorliegenden Erfindung in der gleichen Weise
konfiguriert wie bei der herkömmlichen Schaltung.
Die automatische Refresh-Steuerschaltung für ein Halbleiter
gerät gemäß der vorliegenden Erfindung enthält einen Syn
chronpuffer 50 zum Generieren eines asynchronen Signals iRAS,
das sich durch Invertieren der Phase eines Befehlssignals er
gibt, und eines Signals sRAS, das durch ein Taktsignal syn
chronisiert wird, wenn ein Befehlssignal RASB extern einge
geben wird. Ein Refresh-Steuersignalgenerator 60, der durch
ein Einbrennsignal BI und ein asynchrones Signal iRAS vom
Einbrenn-Signalgenerator 20 bzw. vom Synchronpuffer 50 syn
chronisiert wird, empfängt ein vom Decodierer 30 decodiertes
Refresh-Signal REF und gibt ein Refresh-Steuersignal REFC
aus.
Wie aus Fig. 7 ersichtlich ist, enthält der Synchronpuffer 50
in Reihe geschaltete Inverter I1, I2, um extern eingegebene
Befehlssignale RASB sequentiell zu verzögern. Ein Inverter I9
invertiert das verzögerte Signal und gibt ein asynchrones
Signal iRAS aus. Ein Synchronsignalgenerator 11 synchroni
siert die Ausgänge der Inverter I1 und I2 entsprechend einem
Taktsignal und gibt ein synchrones Signal sRAS aus.
Wie in Fig. 8 dargestellt, enthält der Refresh-Steuersignal
generator 60 einen Impulsgenerator 61 zum Empfangen eines vom
Befehlssignal-Decodierer 30 decodierten Refresh-Signals REF
und zum Generieren eines Impulssignals. Eine Impulserweite
rungsschaltung 62 erweitert ein Impulssignal vom Impulsgene
rator 61. Eine Steuersignalausgangseinheit 63, die durch das
asynchrone Signal iRAS und das Einbrennsignal BI vom Syn
chronpuffer 50 bzw. vom Einbrenn-Signalgenerator 20 synchro
nisiert wird, gibt gemäß dem Ausgang der Impulserweiterungs
schaltung 62 ein Auto-Refresh-Steuersignal REFC aus.
Der Impulssignalgenerator 61 enthält in Reihe geschaltete
Inverter I10 bis I12 zum Verzögern und Invertieren des Aus
gangssignals vom Befehlssignal-Decodierer 30 und ein NOR-Gat
ter O4 zum Empfangen der von den Invertern I10 bis I12
invertierten Signale und des Ausgangssignals vom Befehls
signal-Decodierer 30.
Die Impulserweiterungsschaltung 62 enthält eine Verzögerungs
einheit D3 zum Verzögern des Ausgangssignals vom Impulsgene
rator 61 und ein NOR-Gatter O5 zum NORen des Signals von der
Verzögerungseinheit D3 und des Ausgangssignals vom Impulsge
nerator 61. Die Verzögerungseinheit D3 ist hier zum Erweitern
eines Impulses konfiguriert.
Die Steuersignalausgangseinheit 63 enthält einen Inverter I13
zum Invertieren des Impulssignals von der Impulserweiterungs
schaltung 61, ein NAND-Gatter N3 zum NANDen des asynchronen
Signals iRAS vom Synchronpuffer 50 und des Einbrennsignals BI
vom Einbrenn-Signalgenerator 20, eine Latch-Einheit 64 mit
zwei OR-Gattern O6 und O7 zum Empfangen der Ausgänge des
NAND-Gatters N3 und des Inverters I13 und einen Inverter I14
zum Invertieren des Ausgangs des OR-Gatters O6.
Die Funktion der automatischen Refresh-Steuerschaltung für
ein Halbleitergerät gemäß der vorliegenden Erfindung wird
nunmehr unter Bezugnahme auf die beiliegenden Zeichnungen er
läutert.
Wie aus Fig. 9A bis 9E ersichtlich ist, wird der Ausgangs
knoten A des Decodierers 30 ein Low-Pegel (Fig. 9D) und der
Ausgangsknoten B des Impulsgenerators 61 generiert aufgrund
der Fortpflanzungsverzögerung durch die Inverter I10 bis I12
einen Impuls (Fig. 9E), wenn vier Auto-Refresh-Befehlssignale
wie beispielsweise sCSB, sRASB, sCASB und sWET gemäß dem ex
ternen Taktsignal CLK (Fig. 9A) in das NAND-Gatter N1 des De
codierers 30 (Fig. 9B und 9C) eingegeben werden. Dieser Im
puls wird durch die Impulserweiterungsschaltung 62 am Knoten
C (Fig. 9F) erweitert und an die Latch-Einheit 64 über den
Inverter I13 als ein Refresh-Signal REF angelegt.
Liegt das Einbrennsignal BI im normalen Betriebszustand auf
einem Low-Pegel, wird der Ausgang vom NAND-Gatter N3 ein
High-Pegel und der Ausgang des Knotens D ein Low-Pegel. Das
von der Impulserweiterungsschaltung 62 aus gegebene und vom
Inverter I13 invertierte Refresh-Signal REF wird durch das
NOR-Gatter O6 und den Inverter I14 ein Auto-Refresh-Steuer
signal REFC. Das Auto-Refresh-Steuersignal hat die gleiche
Impulsbreite wie das Refresh-Signal REF.
Die Impulsbreite des Auto-Refresh-Steuersignals REFC mit
einem auf Low-Pegel liegendem Einbrennsignal BI (Fig. 9G) wird
durch die Verzögerungseinheit D3 bestimmt, so daß die Min
deststandardperiode des Auto-Refresh-Zyklus eingehalten wer
den kann.
Liegt außerdem das Einbrennsignal BI auf einem High-Pegel (im
Einbrennzustand), wird der Ausgang des NAND-Gatters N3 der
Steuersignalausgangseinheit 63 ein Low-Pegel, während das
asynchrone Signal iRAS vom Synchronpuffer 50 auf einem High-
Pegel liegt. Die Latch-Einheit 64, bei der es sich vorzugs
weise um ein RS-Flipflop handelt, wird durch das Refresh-
Befehlssignal REF (das auf Low liegt) vom Befehlssignal-Deco
dierer 30 gesetzt, und das Auto-Refresh-Steuersignal REFC
wird erweitert, bis das asynchrone Signal iRAS auf einen Low-
Pegel invertiert ist, d. h. bis das asynchrone Signal iRAS auf
einen Low-Pegel invertiert ist, und wird dann rückgesetzt.
Somit wird das erweitere Auto-Refresh-Steuersignal REFC über
den Inverter I14 nach außen ausgegeben.
Liegen also das Signal iRAS und das Signal BI auf High-Pegel,
dann hält das Signal iRAS den High-Zustand aufrecht, bis das
interne Signal RAS (iRAS), das durch das externe Signal RAS
(RASB) gesteuert wird, auf einen Low-Pegel wechselt. Demzu
folge wird das Signal REFC sowohl extern als auch asynchron
gesteuert.
Zu diesem Zeitpunkt wird die Impulsbreite des Auto-Refresh-
Steuersignals REFC, wie in Fig. 9H dargestellt, auf Basis der
Impulsbreite des asynchronen Signals iRAS vom Synchronpuffer
50 bestimmt. Es ist deshalb möglich, die Impulsbreite des
Auto-Refresh-Steuersignals REFC extern und asynchron zu vari
ieren.
Wie oben beschrieben ist es bei der automatischen Refresh-
Steuerschaltung für ein Halbleitergerät gemäß der vorliegen
den Erfindung möglich, ein Auto-Refresh-Steuersignal bei
einem Einbrenntest mit Gehäuse für einen Synchronspeicher mit
einer Auslegungsfläche, die kleiner ist als bei herkömmlichen
Geräten, extern und asynchron zu steuern. Außerdem können die
gleichen herkömmlichen Einbrenntestsysteme für Asynchronspei
cher auch für Synchronspeicher mit der Fähigkeit der externen
und asynchronen Steuerung des Refresh-Steuersignals gemäß der
vorliegenden Erfindung verwendet werden. Somit läßt sich der
Einbrenntest mit Gehäuse für Synchronspeicher unter Verwen
dung herkömmlicher Testsysteme für Asynchronspeicher auf ein
fache Weise durchführen.
Claims (21)
1. Automatische Refresh-Steuerschaltung für ein Halblei
tergerät, die folgendes aufweist:
einen Einbrenn-Signalgenerator (20), der einen Einbrenntest zustand erkennt und ein Einbrennsignal (BI) generiert;
einen Synchronpuffer (50), der ein Taktsignal (CLK) und ein externes Signal empfängt und ein asynchrones Signal (iRAS) sowie ein synchrones Signal (sRAS) entsprechend dem externen Signal generiert, wobei der Synchronpuffer (50) das asynchro ne Signal entsprechend dem Taktsignal synchronisiert;
einen mit dem Synchronpuffer (50) gekoppelten Decodierer (30), der Steuersignale und das entsprechend dem Taktsignal synchronisierte synchrone Signal vom Synchronpuffer (50) emp fängt und ein Refresh-Signal (REF) ausgibt; und
einen mit dem Einbrenn-Signalgenerator (20), dem Synchron puffer (50) und dem Decodierer (30) gekoppelten Refresh- Steuersignalgenerator (60), der das Einbrennsignal (BI) und das asynchrone Signal (iRAS) empfängt und ein Auto-Refresh- Steuersignal (REFC) ausgibt.
einen Einbrenn-Signalgenerator (20), der einen Einbrenntest zustand erkennt und ein Einbrennsignal (BI) generiert;
einen Synchronpuffer (50), der ein Taktsignal (CLK) und ein externes Signal empfängt und ein asynchrones Signal (iRAS) sowie ein synchrones Signal (sRAS) entsprechend dem externen Signal generiert, wobei der Synchronpuffer (50) das asynchro ne Signal entsprechend dem Taktsignal synchronisiert;
einen mit dem Synchronpuffer (50) gekoppelten Decodierer (30), der Steuersignale und das entsprechend dem Taktsignal synchronisierte synchrone Signal vom Synchronpuffer (50) emp fängt und ein Refresh-Signal (REF) ausgibt; und
einen mit dem Einbrenn-Signalgenerator (20), dem Synchron puffer (50) und dem Decodierer (30) gekoppelten Refresh- Steuersignalgenerator (60), der das Einbrennsignal (BI) und das asynchrone Signal (iRAS) empfängt und ein Auto-Refresh- Steuersignal (REFC) ausgibt.
2. Schaltung nach Anspruch 1, bei der der Synchronpuffer
(50) folgendes aufweist:
eine Verzögerungseinheit zum Empfangen des externen Signals und zum Ausgeben eines verzögerten externen Signals;
eine mit der Verzögerungseinheit gekoppelte Invertereinheit (19), die das verzögerte externe Signal invertiert und das asynchrone Signal (IRAS) ausgibt;
einen mit der Verzögerungseinheit gekoppelten Synchronsig nalgenerator (11), der das verzögerte externe Signal entspre chend dem Taktsignal synchronisiert und das synchrone Signal (sRAS) ausgibt.
eine Verzögerungseinheit zum Empfangen des externen Signals und zum Ausgeben eines verzögerten externen Signals;
eine mit der Verzögerungseinheit gekoppelte Invertereinheit (19), die das verzögerte externe Signal invertiert und das asynchrone Signal (IRAS) ausgibt;
einen mit der Verzögerungseinheit gekoppelten Synchronsig nalgenerator (11), der das verzögerte externe Signal entspre chend dem Taktsignal synchronisiert und das synchrone Signal (sRAS) ausgibt.
3. Schaltung nach Anspruch 2, bei der die Verzögerungsein
heit eine Vielzahl in Reihe geschaltete Inverter (I1, I2)
enthält.
4. Schaltung nach Anspruch 1, bei der der Refresh-Steuer
signalgenerator (60) folgendes enthält:
einen mit dem Decodierer (30) gekoppelten Impulsgenerator (61), der das Refresh-Signal (REF) empfängt und ein Impuls signal generiert,
eine mit dem Impulsgenerator (61) gekoppelte Impulserweite rungsschaltung (62), die das Impulssignal vom Impulsgenerator (61) erweitert; und
eine mit der Impulserweiterungsschaltung (62) gekoppelte Steuersignalausgangseinheit (63), die das asynchrone Signal (iRAS) und das Einbrennsignal (BI) empfängt und gemäß dem Signal von der Impulserweiterungsschaltung (62) ein Auto- Refresh-Steuersignal (REFC) ausgibt.
einen mit dem Decodierer (30) gekoppelten Impulsgenerator (61), der das Refresh-Signal (REF) empfängt und ein Impuls signal generiert,
eine mit dem Impulsgenerator (61) gekoppelte Impulserweite rungsschaltung (62), die das Impulssignal vom Impulsgenerator (61) erweitert; und
eine mit der Impulserweiterungsschaltung (62) gekoppelte Steuersignalausgangseinheit (63), die das asynchrone Signal (iRAS) und das Einbrennsignal (BI) empfängt und gemäß dem Signal von der Impulserweiterungsschaltung (62) ein Auto- Refresh-Steuersignal (REFC) ausgibt.
5. Schaltung nach Anspruch 4, bei der der Impulsgenerator
(61) folgendes enthält:
eine zweite Verzögerungseinheit (I10 bis I12), die das Refresh-Signal vom Decoder (30) verzögert und invertiert; und ein mit der zweiten Verzögerungseinheit (I10 bis I12) gekop peltes NOR-Gatter (O4), das ein von der Verzögerungseinheit invertiertes Signal und das Refresh-Signal von Decodierer (30) empfängt und das Impulssignal generiert.
eine zweite Verzögerungseinheit (I10 bis I12), die das Refresh-Signal vom Decoder (30) verzögert und invertiert; und ein mit der zweiten Verzögerungseinheit (I10 bis I12) gekop peltes NOR-Gatter (O4), das ein von der Verzögerungseinheit invertiertes Signal und das Refresh-Signal von Decodierer (30) empfängt und das Impulssignal generiert.
6. Schaltung nach Anspruch 4, bei der die Impulserweite
rungsschaltung (62) folgendes enthält:
eine zweite Verzögerungseinheit (D3) zum Verzögern des Im pulssignals;
und ein mit der zweiten Verzögerungseinheit (D3) gekoppeltes NOR-Gatter (O5) zum NORen des verzögerten Signals von der zweiten Verzögerungseinheit (D3) und des Impulssignals vom Impulsgenerator (61).
eine zweite Verzögerungseinheit (D3) zum Verzögern des Im pulssignals;
und ein mit der zweiten Verzögerungseinheit (D3) gekoppeltes NOR-Gatter (O5) zum NORen des verzögerten Signals von der zweiten Verzögerungseinheit (D3) und des Impulssignals vom Impulsgenerator (61).
7. Schaltung nach Anspruch 4, bei der die Steuersignalaus
gangseinheit (63) folgendes enthält:
eine Invertereinheit (I13) zum Invertieren des Impulssignals von der Impulserweiterungsschaltung (61);
eine NAND-Logikeinheit (N3) zum NANDen des asynchronen Sig nals (iRAS) vom Synchronpuffer (50) und des Einbrennsignals (BI) vom Einbrenn-Signalgenerator (20); und
eine mit dem ersten Inverter (I13) und der NAND-Logikeinheit (N3) gekoppelte Latch-Einheit (64), die einen Ausgang von der NAND-Logikeinheit (N3) und einen Ausgang vom ersten Inverter (I13) empfängt und das Auto-Refresh-Steuersignal (REFC) aus gibt.
eine Invertereinheit (I13) zum Invertieren des Impulssignals von der Impulserweiterungsschaltung (61);
eine NAND-Logikeinheit (N3) zum NANDen des asynchronen Sig nals (iRAS) vom Synchronpuffer (50) und des Einbrennsignals (BI) vom Einbrenn-Signalgenerator (20); und
eine mit dem ersten Inverter (I13) und der NAND-Logikeinheit (N3) gekoppelte Latch-Einheit (64), die einen Ausgang von der NAND-Logikeinheit (N3) und einen Ausgang vom ersten Inverter (I13) empfängt und das Auto-Refresh-Steuersignal (REFC) aus gibt.
8. Schaltung nach Anspruch 7, bei der die Latch-Einheit
(64) ein RS-Flipflop enthält.
9. Schaltung nach Anspruch 7, bei der die Latch-Einheit
(64) gemäß dem Refresh-Signal (REF) vom Decodierer (30) ge
setzt wird und gemäß dem asynchronen Signal vom Synchronpuf
fer (50) asynchron rückgesetzt wird.
10. Schaltung nach Anspruch 1, bei der die Impulsbreite des
Auto-Refresh-Steuersignals (REFC) extern und asynchron vari
iert wird.
11. Schaltung nach Anspruch 1, bei der die Impulsbreite des
asynchronen Signals vom Synchronpuffer (50) die Impulsbreite
des Auto-Refresh-Steuersignals (REFC) bestimmt.
12. Automatische Refresh-Steuerschaltung für ein Halbleiter
gerät, die folgendes aufweist:
einen Einbrenn-Signalgenerator (20), der einen Einbrenntest zustand erkennt und ein Einbrennsignal (BI) generiert;
einen Synchronpuffer (50), der ein Taktsignal (CLK) und ein externes Signal empfängt und ein asynchrones Signal (iRAS) sowie ein synchrones Signal (sRAS) entsprechend dem externen Signal generiert, wobei der Synchronpuffer (50) das asynchro ne Signal entsprechend dem Taktsignal synchronisiert;
einen mit dem Synchronpuffer (50) gekoppelten Decodierer (30), der Steuersignale und das entsprechend dem Taktsignal synchronisierte synchrone Signal vom Synchronpuffer (50) emp fängt und ein Refresh-Signal (REF) ausgibt, wobei der Refresh-Steuersignalgenerator (60) folgendes enthält:
einen mit dem Decodierer (30) gekoppelten Impulsgenerator (61), der das Refresh-Signal (REF) empfängt und ein Impuls signal generiert;
eine mit dem Impulsgenerator (61) gekoppelte Impulserweite rungsschaltung (62), die das Impulssignal vom Impulsgenerator (61) erweitert; und
eine mit der Impulserweiterungsschaltung (62) gekoppelte Steuersignalausgangseinheit (63), die das asynchrone Signal (iRAS) und das Einbrennsignal (BI) empfängt und gemäß dem Signal von der Impulserweiterungsschaltung (62) das Auto- Refresh-Steuersignal (REFC) ausgibt; und
einen mit dem Einbrenn-Signalgenerator (20), dem Synchron puffer (50) und dem Decodierer (30) gekoppelten Refresh-Steu ersignalgenerator (60), der das Refersh-Signal (REF), das Einbrennsignal (BI) und das asynchrone Signal (iRAS) empfängt und das Auto-Refresh-Steuersignal (REFC) generiert.
einen Einbrenn-Signalgenerator (20), der einen Einbrenntest zustand erkennt und ein Einbrennsignal (BI) generiert;
einen Synchronpuffer (50), der ein Taktsignal (CLK) und ein externes Signal empfängt und ein asynchrones Signal (iRAS) sowie ein synchrones Signal (sRAS) entsprechend dem externen Signal generiert, wobei der Synchronpuffer (50) das asynchro ne Signal entsprechend dem Taktsignal synchronisiert;
einen mit dem Synchronpuffer (50) gekoppelten Decodierer (30), der Steuersignale und das entsprechend dem Taktsignal synchronisierte synchrone Signal vom Synchronpuffer (50) emp fängt und ein Refresh-Signal (REF) ausgibt, wobei der Refresh-Steuersignalgenerator (60) folgendes enthält:
einen mit dem Decodierer (30) gekoppelten Impulsgenerator (61), der das Refresh-Signal (REF) empfängt und ein Impuls signal generiert;
eine mit dem Impulsgenerator (61) gekoppelte Impulserweite rungsschaltung (62), die das Impulssignal vom Impulsgenerator (61) erweitert; und
eine mit der Impulserweiterungsschaltung (62) gekoppelte Steuersignalausgangseinheit (63), die das asynchrone Signal (iRAS) und das Einbrennsignal (BI) empfängt und gemäß dem Signal von der Impulserweiterungsschaltung (62) das Auto- Refresh-Steuersignal (REFC) ausgibt; und
einen mit dem Einbrenn-Signalgenerator (20), dem Synchron puffer (50) und dem Decodierer (30) gekoppelten Refresh-Steu ersignalgenerator (60), der das Refersh-Signal (REF), das Einbrennsignal (BI) und das asynchrone Signal (iRAS) empfängt und das Auto-Refresh-Steuersignal (REFC) generiert.
13. Schaltung nach Anspruch 12, bei der Synchronpuffer (50)
folgendes enthält:
eine Verzögerungseinheit (I1, I2), die das externe Signal er hält und ein verzögertes externes Signal ausgibt;
eine mit der Verzögerungseinheit gekoppelte Invertereinheit (19), die das verzögerte externe Signal invertiert und das asynchrone Signal (iRAS) ausgibt; und
einen mit der Verzögerungseinheit gekoppelten Synchronsignal generator (11), der das verzögerte externe Signal entspre chend dem Taktsignal synchronisiert und das synchrone Signal (sRAS) ausgibt.
eine Verzögerungseinheit (I1, I2), die das externe Signal er hält und ein verzögertes externes Signal ausgibt;
eine mit der Verzögerungseinheit gekoppelte Invertereinheit (19), die das verzögerte externe Signal invertiert und das asynchrone Signal (iRAS) ausgibt; und
einen mit der Verzögerungseinheit gekoppelten Synchronsignal generator (11), der das verzögerte externe Signal entspre chend dem Taktsignal synchronisiert und das synchrone Signal (sRAS) ausgibt.
14. Schaltung nach Anspruch 13, bei der die Verzögerungsein
heit ein Vielzahl in Reihe geschalteter Inverter enthält.
15. Schaltung nach Anspruch 12, bei der der Impulsgenerator
(61) folgendes enthält:
eine zweite Verzögerungseinheit (I10 bis I12), die das Refresh-Signal vom Decoder (30) verzögert und invertiert; und ein mit der zweiten Verzögerungseinheit (I10 bis I12) gekop peltes NOR-Gatter (O4), das ein von der Verzögerungseinheit invertiertes Signal und das Refresh-Signal von Decodierer (30) empfängt und das Impulssignal generiert.
eine zweite Verzögerungseinheit (I10 bis I12), die das Refresh-Signal vom Decoder (30) verzögert und invertiert; und ein mit der zweiten Verzögerungseinheit (I10 bis I12) gekop peltes NOR-Gatter (O4), das ein von der Verzögerungseinheit invertiertes Signal und das Refresh-Signal von Decodierer (30) empfängt und das Impulssignal generiert.
16. Schaltung nach Anspruch 12, bei der die Impulserweite
rungsschaltung folgendes enthält:
eine zweite Verzögerungseinheit (D3) zum Verzögern des Im pulssignals; und
ein mit der zweiten Verzögerungseinheit (D3) gekoppeltes NOR-Gat ter (O5) zum NORen des verzögerten Impulssignals von der zweiten Verzögerungseinheit (D3) und des Impulssignals vom Impulsgenerator (61).
eine zweite Verzögerungseinheit (D3) zum Verzögern des Im pulssignals; und
ein mit der zweiten Verzögerungseinheit (D3) gekoppeltes NOR-Gat ter (O5) zum NORen des verzögerten Impulssignals von der zweiten Verzögerungseinheit (D3) und des Impulssignals vom Impulsgenerator (61).
17. Schaltung nach Anspruch 12, bei der die Steuersignalaus
gangseinheit (63) folgendes enthält:
eine Invertereinheit (I13) zum Invertieren des Impulssignals von der Impulserweiterungsschaltung (61);
eine NAND-Logikeinheit (N3) zum NANDen des asynchronen Sig nals (iRAS) vom Synchronpuffer (50) und des Einbrennsignals (BI) vom Einbrenn-Signalgenerator (20); und
eine mit dem ersten Inverter (I13) und der NAND-Logikeinheit (N3) gekoppelte Latch-Einheit (64), die einen Ausgang von der NAND-Logikeinheit (N3) und einen Ausgang vom ersten Inverter (I13) empfängt und das Auto-Refresh-Steuersignal (REFC) aus gibt.
eine Invertereinheit (I13) zum Invertieren des Impulssignals von der Impulserweiterungsschaltung (61);
eine NAND-Logikeinheit (N3) zum NANDen des asynchronen Sig nals (iRAS) vom Synchronpuffer (50) und des Einbrennsignals (BI) vom Einbrenn-Signalgenerator (20); und
eine mit dem ersten Inverter (I13) und der NAND-Logikeinheit (N3) gekoppelte Latch-Einheit (64), die einen Ausgang von der NAND-Logikeinheit (N3) und einen Ausgang vom ersten Inverter (I13) empfängt und das Auto-Refresh-Steuersignal (REFC) aus gibt.
18. Schaltung nach Anspruch 17, bei der die Latch-Einheit
(64) ein RS-Flipflop enthält.
19. Schaltung nach Anspruch 17, bei der die Latch-Einheit
(64) gemäß dem Refresh-Signal (REF) vom Decodierer (30) ge
setzt und gemäß dem asynchronen Signal (iRAS) vom Synchron
puffer (50) rückgesetzt wird.
20. Schaltung nach Anspruch 12, bei der die Impulsbreite des
Auto-Refresh-Steuersignals (REFC) extern und asynchron vari
iert wird.
21. Schaltung nach Anspruch 12, bei der die Impulsbreite des
asynchronen Signals (iRAS) vom Synchronpuffer (50) die Im
pulsbreite des Auto-Refresh-Steuersignals (REFC) bestimmt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970013813A KR100259336B1 (ko) | 1997-04-15 | 1997-04-15 | 반도체 소자의 오토 리프레쉬 제어회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19754899A1 true DE19754899A1 (de) | 1998-10-29 |
Family
ID=19502802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19754899A Ceased DE19754899A1 (de) | 1997-04-15 | 1997-12-10 | Automatische Refresh-Steuerschaltung für ein Halbleitergerät |
Country Status (4)
Country | Link |
---|---|
US (1) | US5905392A (de) |
JP (1) | JP3168417B2 (de) |
KR (1) | KR100259336B1 (de) |
DE (1) | DE19754899A1 (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100284296B1 (ko) * | 1999-04-13 | 2001-03-02 | 김영환 | 내부전원 발생회로 |
US6833736B2 (en) * | 2003-02-07 | 2004-12-21 | Toshiba America Electronic Components, Inc. | Pulse generating circuit |
KR100604873B1 (ko) * | 2004-06-24 | 2006-07-31 | 삼성전자주식회사 | 레지스터 비트값 오류를 인식하여 리프레쉬하는 비트리프레쉬 회로, 이를 구비한 집적회로 장치 및 그 방법 |
CN101601098A (zh) * | 2007-02-01 | 2009-12-09 | 富士通株式会社 | 监视老化试验装置和监视老化试验方法 |
KR100884609B1 (ko) * | 2007-09-12 | 2009-02-19 | 주식회사 하이닉스반도체 | 메모리장치의 버퍼제어회로 |
KR100896463B1 (ko) | 2007-11-06 | 2009-05-14 | 주식회사 하이닉스반도체 | 웨이퍼 번인 테스트 모드를 가지는 반도체 메모리 소자 |
KR20100026728A (ko) * | 2008-09-01 | 2010-03-10 | 주식회사 하이닉스반도체 | 내부전압 생성회로 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2977385B2 (ja) * | 1992-08-31 | 1999-11-15 | 株式会社東芝 | ダイナミックメモリ装置 |
-
1997
- 1997-04-15 KR KR1019970013813A patent/KR100259336B1/ko not_active IP Right Cessation
- 1997-10-31 US US08/962,318 patent/US5905392A/en not_active Expired - Lifetime
- 1997-12-10 DE DE19754899A patent/DE19754899A1/de not_active Ceased
-
1998
- 1998-04-14 JP JP10275198A patent/JP3168417B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3168417B2 (ja) | 2001-05-21 |
US5905392A (en) | 1999-05-18 |
KR100259336B1 (ko) | 2000-06-15 |
KR19980076907A (ko) | 1998-11-16 |
JPH10320974A (ja) | 1998-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10084993B3 (de) | Ausgabeschaltung für einen mit doppelter Datenrate arbeitenden dynamischen Speicher mit wahlfreiem Zugriff (DDR DRAM), ein mit doppelter Datenrate arbeitender dynamischer Speicher mit wahlfreiem Zugriff (DDR DRAM), ein Verfahren zum getakteten Auslesen von Daten aus mit doppelter Datenrate arbeitenden dynamischen Speicher mit wahlfreiem Zugriff (DDR DRAM) | |
DE69619505T2 (de) | Optimierschaltung und steuerung für eine synchrone speicheranordnung vorzugsweise mit programmierbarer latenzzeit | |
DE10010440B9 (de) | Synchrones dynamisches Speicherbauelement mit wahlfreiem Zugriff und Verfahren zur CAS-Latenzsteuerung | |
DE3587223T2 (de) | Unabhängige Matrixtaktierung. | |
DE69129016T2 (de) | Synchroner halbleiterspeicher | |
DE69838852T2 (de) | Verfahren und vorrichtung zur kopplung von signalen zwischen zwei schaltungen, in verschiedenen taktbereichen arbeitend | |
DE102008008194A1 (de) | Speicherbauelement und Verfahren zum Betreiben eines Speicherbauelements | |
DE69319372T2 (de) | Halbleiterspeichervorrichtung mit Selbstauffrischungsfunktion | |
DE19807298A1 (de) | Synchrone Halbleiterspeichereinrichtung | |
DE102004050080B4 (de) | Halbleiterspeichervorrichtung mit Spaltenadresspfad darin zur Energieverbrauchsreduzierung | |
DE60214992T2 (de) | Mehrbit-prefetch-ausgangsdatenweg | |
DE10307244B4 (de) | Automatische Vorladesteuerungsschaltung und zugehöriges Vorladesteuerungsverfahren | |
DE102006048390B4 (de) | Taktschaltung für Halbleiterspeicher | |
DE69823753T2 (de) | Synchrone Halbleiter-Speichervorrichtung | |
DE102005010906A1 (de) | Taktsignalerzeugungsvorrichtung zur Verwendung in einer Halbleiterspeichervorrichtung und ihr Verfahren | |
DE102004025900A1 (de) | Leselatenz-Steuerschaltung | |
DE10065785B4 (de) | Halbleiterspeichervorrichtung | |
DE10126589A1 (de) | Halbleiterspeichergerät zur Bereitstellung einer Adressenzugriffszeit und einer Datenzugriffszeit mit hoher Geschwindigkeit | |
DE3787357T2 (de) | Steuerschaltung für Halbleiterspeicher. | |
DE112004001676B4 (de) | Direktzugriffsspeicher mit Postambel-Datenübernahmesignal-Rauschunterdrückung | |
DE4333765A1 (de) | Halbleiterspeichervorrichtung | |
DE102006030373A1 (de) | Halbleiterspeichervorrichtung | |
DE10102626B4 (de) | Halbleiterspeicherbauelement, Puffer und zugehörige Signalübertragungsschaltung | |
DE4309363A1 (de) | In einem selbstauffrischendem Modus betreibbare dynamische Halbleiterspeichereinrichtung | |
DE10235740A1 (de) | Register, das zum Korrespondieren mit einem Breitfrequenzband geeignet ist, und Signalerzeugungsverfahren, das dasselbe verwendet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |