DE19725449A1 - Halbleiter-Heterostruktur - Google Patents

Halbleiter-Heterostruktur

Info

Publication number
DE19725449A1
DE19725449A1 DE19725449A DE19725449A DE19725449A1 DE 19725449 A1 DE19725449 A1 DE 19725449A1 DE 19725449 A DE19725449 A DE 19725449A DE 19725449 A DE19725449 A DE 19725449A DE 19725449 A1 DE19725449 A1 DE 19725449A1
Authority
DE
Germany
Prior art keywords
layer
doped
heavily
silicon
heterostructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19725449A
Other languages
English (en)
Other versions
DE19725449C2 (de
Inventor
Stephen J Kovacic
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nortel Networks Ltd
Original Assignee
Northern Telecom Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northern Telecom Ltd filed Critical Northern Telecom Ltd
Publication of DE19725449A1 publication Critical patent/DE19725449A1/de
Application granted granted Critical
Publication of DE19725449C2 publication Critical patent/DE19725449C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8256—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using technologies not covered by one of groups H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252 and H01L21/8254
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET

Description

Die Erfindung bezieht sich auf eine Halbleiter-Heterostruktur der im Oberbegriff des Anspruchs 1 genannten Art und insbesonde­ re auf eine Halbleiter-Heterostruktur, die die Ausbildung sowohl von n- als auch von p-Kanal-MODFET′s (modulationsdotier­ ten Feldeffekttransistoren) auf dem gleichen Substrat ermög­ licht, sowie auf n- und p-Kanal-MODFET′s, die auf einer derartigen Heterostruktur ausgebildet sind, zusammen mit Ver­ fahren zur Herstellung der Heterostruktur und der MODFET′s.
Ein MOFET hat eine Drain-Elektrode und eine Source-Elektrode, zwischen denen sich ein Kanal befindet, wobei die Leitfähigkeit des Kanals durch eine Gate-Spannung gesteuert wird, die an eine Gate-Elektrode angelegt wird. Die Intrinsic- oder Eigen­ leitfähigkeits-Halbleiterschicht befindet sich zwischen dem Kanal und dem Gate, wodurch das Gate elektrisch von dem Kanal isoliert wird.
Ein übliches p-Kanal- oder n-Kanal-MODFET-Bauteil wird auf einem Silizium-Halbleiterplättchen hergestellt, wobei eine Hetero­ struktur von Halbleiterlegierungen verwendet wird, um Bereiche zu bilden, in denen entweder Löcher oder Elektroden jeweils ein örtliches Energieminimum in dem Energiebanddiagramm finden. Diese Bereiche sind koplanar zur Oberfläche der Halbleiter­ scheibe und können sich über deren gesamte Fläche erstrecken. Das örtliche Energieminimum wird dadurch gebildet, daß ein epitaxialer Einkristall-Stapel verschiedener Halbleitermateria­ lien mit unterschiedlichen Energiebandabständen und Dotierungen geschaffen wird. Die Stelle, an der sich die einen weiten und einen schmalen Bandabstand aufweisenden Materialien treffen, wird als ein Heteroübergang bezeichnet, und dies ist die Stelle, an der sich Hetero-Versetzungen in dem Leitungsband und dem Valenzband finden. Typischerweise befindet sich das örtliche Energieminimum für freie Ladungsträger an dem Heteroübergang [1]. Bei diesem örtlichen Energieminimum ist die Population von entweder Löchern oder Elektronen größer als in dem umgebenden Halbleitermaterial. Ladungsträger, die von den Source- und Drain-Elektroden injiziert werden, befinden sich in diesem Energieminimum oder werden zu diesem geleitet. Im Fall eines n-Kanal-Bauteils existiert ein Minimum für Elektronen, und es kann ein Kanal gebildet werden, der stark n-dotierte (n⁺- dotierte) Source- und Drain-Implantationen verbindet. In ähn­ licher Weise existiert bei einem p-Kanal-Bauteil ein Minimum für Löcher, und es kann ein Kanal gebildet werden, der stark p-dotierte (p⁺-dotierte) Source- und Drain-Implantationen verbindet. Üblicherweise hängen die Leitungseigenschaften des Kanals von der Vorspannung ab, die einem Gate zugeführt wird, das gegenüber den Source- und Drainbereichen und dem Kanal relativ elektrisch isoliert ist. Das Gate-Potential moduliert die Population der freien Ladungsträger in dem Kanal und modu­ liert damit die Leitfähigkeit des Kanals, der die Source- und Drain-Bereiche miteinander verbindet.
Der Kanalbereich des MODFET-Bauteils ist weiterhin so ausge­ legt, daß er in einem Halbleitermaterial hoher Reinheit (vor­ zugsweise undotiert) liegt, um so weit wie möglich eine ioni­ sierte Dotierungsmittelstreuung der freien Träger zu vermeiden, während diese vom Source- zum Drain-Bereich fließen [1]. Streu­ mechanismen erniedrigen die Mobilität der freien Ladungsträger und verschlechtern die Leitungseigenschaften des Bauteils. Zusätzlich kann in Abhängigkeit von der Dotierung in dem Kanalbereich die Schmalheit des Kanals ausreichend sein, um Quantenbegrenzungseffekte hervorzurufen, was andererseits die Ladungsträgermobilität verbessert. Die Quantenbegrenzung der Ladungsträger ruft eine Diskretisierung der freien Energiepegel hervor, die für die Ladungsträger zur Verfügung stehen, und beseitigt einen Freiheitsgrad der Bewegung der Ladungsträger [2]. Dies verbessert den Ladungsträgertransport in der Richtung, die die Source- und Drain-Bereiche verbindet, weil ein zwei­ dimensionales Teilchengas gebildet wird [3].
Bei der geschichteten Struktur, die üblicherweise zur Herstel­ lung von MODFET-Bauteilen verwendet wird, beispielsweise der, wie sie in Fig. 1a gezeigt ist, kann entweder ein n-Kanal- oder ein p-Kanal-Bauteil gebildet werden, jedoch nicht beide. Dies ergibt sich daraus, daß lediglich ein Heteroübergang geschaffen wird und daß lediglich eine Art von Dotierungsmittel in der Schichtfolge verwendet wird. Im Fall eines n-Kanal-MODFET- Bauteil wird ein örtliches Minimum für Elektronen dadurch gebildet, daß aufeinanderfolgend auf einen leicht dotierten, einen schmalen Bandabstand aufweisenden Substrat eine dünne Schicht eines stark n-dotierten, einen weiten Bandabstand aufweisenden Halbleiters, gefolgt von einer Schicht eines leicht dotierten n-Leitungstyp- oder p-Leitungstyp- oder eines reinen Halbleiters mit weitem Bandabstand aufgewachsen wird. Ein n-Kanal bildet sich an dem Heteroübergang zwischen den einen breiten und einen schmalen Bandabstand aufweisenden Halbleitern. Eine Quelle für freie Ladungsträger in dem Kanal wird durch die ionisierten Dotierungsmittel in der stark n-dotierten, einen weiten Bandabstand aufweisenden Schicht, benachbart zu dem Heteroübergang, geschaffen. Das leicht dotierte, einen weiten Bandabstand aufweisende Material iso­ liert das Gate elektrisch von dem Kanalbereich. In-diesem Fall existiert kein Energieminimum für Löcher, und entsprechend sind CMODFET-Bauteile auf der Grundlage der Heterostruktur nach Fig. 1 nicht möglich.
Die Fähigkeit, CMODFET-Bauteile zu schaffen, d. h., die Fähig­ keit, auf dem gleichen darunterliegenden Substrat sowohl n-Kanal- als auch p-Kanal-modulationsdotierte Feldeffekttransi­ storen zu schaffen, ist für verschiedene digitale und Analog- Schaltungsanwendungen äußerst wünschenswert.
Das US-Patent 5 019 882 beschreibt eine geschichtete Halbleiter­ struktur, die die Herstellung von p-Kanal-MODFET-Bauteilen und n-Kanal-MOSFET-Bauteilen ermöglicht. Ein Germaniumkanal ergibt ein Energieminimum für Löcher, und dieser Kanal wird für den MODFET verwendet. Es existiert jedoch kein Energieminimum für Elektronen in dem Germaniumkanal, weil die Heteros-Versetzung in dem Leitungsband zwischen Germanium und Silizium sehr klein ist. Als solche sind Elektronen nicht auf den Germaniumkanal beschränkt, sondern fließen statt dessen zu der Oberfläche, was zu einem n-Kanal in der Schicht des Siliziums unterhalb der Gate-Elektrode führt und bewirkt, daß sich das Bauteil wie ein n-Kanal-MOSFET verhält. Damit wird der Vorteil, sowohl n- als auch p-Kanal-MODFET-Bauteile auf dem gleichen Substrat zu haben, bei dieser Struktur nicht erreicht.
Bei dem US-Patent 4 710 788 wird eine dotierte Si1-xGex- Schicht verwendet, um einen n-Kanal-MODFET zu bilden. Obwohl ein Bandabstand-Diagramm gezeigt ist, aus dem hervorzugehen scheint, daß ein Energieminimum jeweils für die Elektronen und für die Löcher existiert, befindet sich das Minimum für Löcher in einer dotierten Schicht. Die Dotierung ruft eine Streuung hervor und verringert die Leitfähigkeit, wodurch sie für die Verwendung als ein Kanal ungeeignet wird.
Der Erfindung liegt die Aufgabe zugrunde, eine Heterostruktur zu schaffen, die die Herstellung von sowohl n-Kanal- als auch p-Kanal-MODFET-Bauteilen auf dem gleichen Substrat unter Verwendung des gleichen darunterliegenden Satzes von Halbleiter­ schichten ermöglicht.
Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen Merkmale gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Bei einer ersten Ausführungsform ergibt die Erfindung eine Halbleiter-Heterostruktur, die aus einer Anzahl von Schichten von Material auf der Grundlage von Silizium mit verschiedenen Dotierungen hergestellt ist, die die Herstellung von modula­ tionsdotierten Feldeffekttransistoren (MODFET) ermöglicht und dadurch gekennzeichnet ist, daß eine erste Schicht undotiert oder leicht p-dotiert ist und aus Silizium oder einer Silizium­ legierung hergestellt ist, daß eine zweite Schicht eine stark n-dotierte Schicht ist und aus Silizium oder einer Silizium­ legierung hergestellt ist, daß eine dritte Schicht aus einer Siliziumlegierung hergestellt ist, daß eine vierte Schicht stark n-dotiert ist und aus Silizium oder einer Siliziumlegierung hergestellt ist, daß eine fünfte Schicht undotiert oder leicht p-dotiert ist und aus Silizium oder einer Siliziumlegierung hergestellt ist und daß eine Leitungsband-Senke in der dritten Schicht existiert und daß eine Valenzband-Heteroversetzung zwischen der dritten Schicht und jeder der zweiten und vierten Schichten existiert, wodurch die Herstellung von sowohl n-Kanal- als auch p-Kanal-MODFET-Bauteilen ermöglicht wird.
Bei der ersten Ausführungsform bestehen vorzugsweise die ersten, zweiten, vierten und fünften Schichten aus Silizium.
In der ersten Ausführungsform ist die Siliziumlegierung der dritten Schicht vorzugsweise Si1-xGex, wobei 0 < x < 1 ist.
In der ersten Ausführungsform ist die Siliziumlegierung der dritten Schicht vorzugsweise SiC.
Bei der ersten Ausführungsform sind die zweiten und vierten Schichten vorzugsweise 50-150 Å dick.
Bei der ersten Ausführungsform ist die dritte Schicht vorzugs­ weise 50-500 Å dick.
In der ersten Ausführungsform ist die Siliziumlegierung der dritten Schicht vorzugsweise Si1-xGex, wobei x die Bedin­ gung 0,01 x 0,1 erfüllt.
Bei der ersten Ausführungsform liegt die Dotierung der zweiten und vierten Schichten vorzugsweise im Bereich von 5 × 10¹⁷ bis 5 × 10¹⁹ Dotierungsatome/cm³.
Bei der ersten Ausführungsform erstrecken sich vorzugsweise ein stark n-dotierter Source-Bereich und ein stark n-dotierter Drain-Bereich von mit Abstand voneinander angeordneten Stellen auf der fünften Schicht der Heterostruktur nach unten durch zumindest einen Teil der dritten Schicht, eine Source-Elektrode ist auf einer Oberfläche des Source-Bereichs vorgesehen, eine Drain-Elektrode ist auf einer Oberfläche des Drain-Bereichs vorgesehen, und eine Gate-Elektrode befindet sich auf der fünften Schicht der Heterostruktur zwischen den Source- und Drain-Elektroden, wodurch ein modulationsdotierter n-Kanal- Feldeffekttransistor gebildet wird.
Bei der ersten Ausführungsform weist die Heterostruktur vorzugsweise einen stark p-dotierten Source-Bereich und einen stark p-dotierten Drain-Bereich auf, die sich von mit Abstand voneinander angeordneten Stellen auf der fünften Schicht der Heterostruktur nach unten durch zumindest einen Teil der dritten Schicht hindurch erstrecken, wobei eine Source-Elektrode auf der Oberfläche des Source-Bereiches vorgesehen ist, eine Drain- Elektrode auf der Oberfläche des Drain-Bereiches vorgesehen ist und eine Gate-Elektrode auf der fünften Schicht der Heterostruktur zwischen den Source- und Drain-Bereichen liegt, wodurch ein modulationsdotierter p-Kanal-Feldeffekttransistor gebildet wird.
Bei der ersten Ausführungsform sind in der Heterostruktur vorzugsweise die folgenden Teile ausgebildet: a) zumindest ein n-Kanal-MODFET, der aus einem stark n-dotierten Source-Bereich und einem stark n-dotierten Drain-Bereich, die sich von mit Abstand voneinander angeordneten Stellen auf der fünften Schicht der Heterostruktur nach unten durch zumindest einen Teil der dritten Schicht hindurcherstrecken, und aus einer Source-Elektrode auf der Oberfläche des Source-Bereiches, einer Drain-Elektrode auf der Oberfläche des Drain-Bereiches und einer Gate-Elektrode besteht, die sich auf der fünften Schicht der Heterostruktur zwischen den stark n-dotierten Source- und Drain-Bereichen befindet, und b) zumindest ein p-Kanal-MODFET, der aus einem stark p-dotierten Source-Bereich und einem stark p-dotierten Drain-Bereich, die sich von mit Abstand voneinander angeordneten Stellen auf der fünften Schicht der Heterostruktur nach unten durch zumindest einen Teil der dritten Schicht hindurcherstrecken, aus einer Source-Elektrode auf der Ober­ fläche des Source-Bereiches, aus einer Drain-Elektrode auf der Oberfläche des Drain-Bereiches und aus einer Gate-Elektrode besteht, die sich auf der fünften Schicht der Heterostruktur zwischen den stark p-dotierten Source- und Drain-Bereichen befindet.
Bei der ersten Ausführungsform erstrecken sich vorzugsweise die stark dotierten Source- und Drain-Bereiche zumindest soweit wie die zweite Schicht.
In der ersten Ausführungsform bestehen die ersten, zweiten, vierten und fünften Schichten vorzugsweise aus Silizium, wobei die Siliziumlegierung der dritten Schicht Si1-xGex ist, wobei 0,01 x 0,10 ist.
In einer zweiten Ausführungsform ergibt die Erfindung eine Halbleiter-Heterostruktur, die eine Folge von Schichten auf der Grundlage von Silizium umfaßt, die die Herstellung von bestimm­ ten modulationsdotierten Feldeffekttransistoren (MODFET) ermöglichen, wobei die Heterostruktur dadurch gekennzeichnet ist, daß a) die Folge von Schichten folgende Schichten umfaßt:
eine erste undotierte oder leicht p-dotierte Schicht aus Silizium oder einer Siliziumlegierung, eine zweite stark n-dotierte Schicht aus Silizium oder einer Siliziumlegierung, eine dritte Schicht aus einer Siliziumlegierung; daß b) sich für jeden herzustellenden MODFET ein stark dotierter Source-Bereich und ein stark dotierter Drain-Bereich durch zumindest einen Teil der dritten Schicht erstrecken, wobei der Source-Bereich und der Drain-Bereich vom gleichen Leitungstyp sind, wobei eine Drain- Elektrode auf den Drain-Bereich und eine Source-Elektrode auf dem Source-Bereich vorgesehen ist, daß eine erste stark n-dotierte Mesastruktur-Schicht aus Silizium oder einer Siliziumlegierung zwischen der Drain-Elektrode und der Source- Elektrode vorgesehen ist, daß eine zweite undotierte oder leicht p-dotierte Mesastruktur-Schicht aus Silizium oder einer Siliziumlegierung über der ersten Mesastruktur-Schicht liegt, wobei eine Gate-Elektrode auf der zweiten Mesastruktur-Schicht vorgesehen ist, und daß eine Leitungsbandsenke in der dritten Schicht vorliegt und eine Valenzband-Hetero-Versetzung zwischen der dritten Schicht und jeder der zweiten Schicht und der ersten Mesastruktur-Schicht vorliegt, wodurch sowohl n-Kanal- als auch p-Kanal-MODFET-Bauteile hergestellt werden können.
Bei der zweiten Ausführungsform bestehen vorzugsweise alle Schichten aus Silizium, mit Ausnahme der dritten Schicht.
Bei der zweiten Ausführungsform ist vorzugsweise die Silizium­ legierung der dritten Schicht Si1-xGex, wobei 0 < x < 1 ist.
In der zweiten Ausführungsform ist vorzugsweise 0,01 x 0,1.
Bei der zweiten Ausführungsform wird vorzugsweise zumindest ein MODFET geschaffen, bei dem die stark dotierten Source- und Drain-Bereiche stark n-dotiert sind, wodurch ein modulations­ dotierter n-Kanal-Feldeffekttransistor gebildet wird, und es wird zumindest ein MODFET geschaffen, bei dem die stark dotierten Source- und Drain-Bereiche stark p-dotiert sind, wodurch ein modulationsdotierter p-Kanal-Feldeffekttransistor gebildet wird.
Bei einer dritten Ausführungsform ergibt die Erfindung ein Verfahren zur Herstellung eines MODFET′s, das Schritte zur Ausbildung von Schichten aus Materialien auf der Grundlage von Silizium mit verschiedenen Dotierungen umfaßt und dadurch gekennzeichnet ist, daß es die folgenden Schritte umfaßt:
a) Ausbildung einer Heterostruktur auf einem Substrat, indem die folgenden Schritte ausgeführt werden: i) Ausbilden einer ersten undotierten oder leicht p-dotierten Schicht aus Silizium oder einer Siliziumlegierung auf einem Substrat, ii) Ausbilden einer zweiten stark n-dotierten Schicht aus Silizium oder einer Siliziumlegierung, iii) Ausbilden einer dritten Silizium­ legierungsschicht, iv) Ausbilden einer vierten stark n-dotierten Schicht aus Silizium oder einer Siliziumlegierung, v) Ausbilden einer fünften undotierten oder leicht p-dotierten Schicht aus Silizium oder einer Siliziumlegierung, wobei eine Leitungsband­ senke in der dritten Schicht und eine Valenzband-Hetero- Versetzung zwischen der dritten Schicht und jeder der zweiten und vierten Schichten existiert; b) Ausbilden von zumindest einem n-Kanal-MODFET auf der Heterostruktur mit den folgenden Schritten: i) Implantieren eines stark n-dotierten Source- Bereichs und eines stark n-dotierten Drain-Bereichs, die sich von mit Abstand voneinander angeordneten Stellen auf der fünften Schicht der Heterostruktur nach unten durch zumindest einen Teil der dritten Schicht erstrecken, und ii) Aufbringen einer Source-Elektrode auf die Oberfläche des Source-Bereiches, einer Drain-Elektrode auf die Oberfläche des Drain-Bereichs und einer Gate-Elektrode auf die fünfte Schicht zwischen der Source- Elektrode und der Drain-Elektrode; c) Ausbilden von zumindest einem p-Kanal-MODFET auf der Heterostruktur mit den folgenden Schritten: i) Implantieren eines stark p-dotierten Source- Bereichs und eines stark p-dotierten Drain-Bereichs, die sich von mit Abstand voneinander angeordneten Stellen auf der fünften Schicht der Heterostruktur nach unten durch zumindest einen Teil der dritten Schicht hindurch erstrecken, und ii) Aufbringen einer Source-Elektrode auf die Oberfläche des Source-Bereiches, einer Drain-Elektrode auf die Oberfläche des Drain-Bereichs und einer Gate-Elektrode auf die fünfte Schicht zwischen der Source-Elektrode und der Drain-Elektrode, wodurch die Ausbildung eines CMODFET (komplementärer modulations­ dotierter Feldeffekttransistor) ermöglicht wird.
Bei der dritten Ausführungsform sind die ersten, zweiten, vierten und fünften Schichten vorzugsweise Silizium.
Bei der dritten Ausführungsform ist die Siliziumlegierung der dritten Schicht vorzugsweise Si1-xGex, wobei 0 < x < 1 ist.
Bei der dritten Ausführungsform sind die zweiten und vierten Schichten vorzugsweise 50-150 Å dick.
Bei der dritten Ausführungsform ist die dritte Schicht vorzugs­ weise 50-500 Å dick.
Bei der dritten Ausführungsform ist die Siliziumlegierung der dritten Schicht vorzugsweise Si1-xGex, wobei 0,01 < 1 < x < 0,1 ist.
Bei einer vierten Ausführungsform ergibt die Erfindung vorzugs­ weise ein Verfahren zur Herstellung eines MODFET-Bauteils mit Schritten zur Ausbildung von Schichten von Materialien auf der Grundlage von Silizium mit verschiedenen Dotierungen, wobei das Verfahren dadurch gekennzeichnet ist, daß die Schritte folgende Schritte umfassen: a) Ausbilden einer Heterostruktur auf einem Substrat, indem die folgenden Schritte ausgeführt werden: i) Ausbilden einer ersten undotierten oder leicht p-dotierten Schicht aus Silizium oder einer Siliziumlegierung auf einem Substrat, ii) Ausbilden einer zweiten stark n-dotierten Schicht aus Silizium oder einer Siliziumlegierung, iii) Ausbilden einer dritten Siliziumlegierungsschicht, iv) Ausbilden einer vierten stark n-dotierten Schicht aus Silizium oder einer Silizium­ legierung, v) Ausbilden einer fünften undotierten oder leicht p-dotierten Schicht aus Silizium oder einer Siliziumlegierung, vi) Fortätzen der vierten und fünften Schichten zur Bildung einer Vielzahl von Mesa-Strukturen, jeweils eine für jedes einer Vielzahl von herzustellenden MODFET-Bauteilen; b) Impan­ tieren eines stark n-dotierten Source-Bereiches und eines stark n-dotierten Drain-Bereiches an mit Abstand voneinander angeord­ neten Stellen auf gegenüberliegenden Seiten einer der Mesa- Strukturen auf der dritten Schicht nach unten durch zumindest einen Teil der dritten Schicht hindurch für jedes der zumindest einen n-Kanal-MODFET-Bauteile; c) Implantieren eines stark n-dotierten Source-Bereiches und eines stark p-dotierten Drain- Bereiches an mit Abstand voneinander angeordneten Stellen auf gegenüberliegenden Seiten einer anderen der Mesa-Strukturen auf der dritten Schicht nach unten durch zumindest einen Teil der dritten Schicht hindurch für jedes der zumindest einen p-Kanal-MODFET-Bauteile; d) für jedes MODFET-Bauteil: ii) Anbringen einer Source-Elektrode auf der Oberfläche seines Source-Bereiches und einer Drain-Elektrode auf der Oberfläche seines Drain-Bereichs, iii) Anbringen einer Gate-Elektrode auf seiner Mesa-Struktur, wobei eine Leitungsbandsenke in der dritten Schicht und eine Valenzband-Hetero-Versetzung zwischen der dritten Schicht und jeder der zweiten und vierten Schichten existiert.
Bei der vierten Ausführungsform bestehen vorzugsweise alle Schichten mit Ausnahme der Kanalschicht aus Silizium.
Bei der vierten Ausführungsform besteht die Siliziumlegierung der dritten Schicht vorzugsweise aus Si1-xGex, wobei 0 < x < 1 ist.
Bei der vierten Ausführungsform sind die zweiten und vierten Schichten vorzugsweise 50-150 Å dick.
Bei der vierten Ausführungsform ist die dritte Schicht vorzugs­ weise 50-500 Å dick.
Bei der vierten Ausführungsform ist die Siliziumlegierung der dritten Schicht vorzugsweise Si1-xGex, wobei 0,01 x 0,1 ist.
Die Erfindung wird nachfolgend unter Bezugnahme auf die beige­ fügten Zeichnungen noch näher erläutert, in denen:
Fig. 1a eine schematische Querschnittsansicht der Schichtfolge ist, wie sie bei einem üblichen MODFET verwendet wird,
Fig. 1b das Energiebanddiagramm eines üblichen n-Kanal- MODEFT′s ist,
Fig. 1c eine modifizierte Version des Energiebanddia­ gramms nach Fig. 1b ist, das die Ausrichtungen der Leitungs- und Valenzbänder zeigt,
Fig. 1d eine vereinfachte schematische Querschnitts­ ansicht eines üblichen n-Kanal-MODFET′s ist,
Fig. 2a eine schematische Querschnittsansicht der Schichtfolge gemäß der Erfindung ist, die die Herstellung von komplementären MODFET-Bauteilen auf der Grundlage von Si/Si1-xGex ermög­ licht,
Fig. 2b das Energiebanddiagramm der Schichtfolge nach Fig. 2a ist,
Fig. 3a das Energiebanddiagramm (im Bereich von Hetero- Übergängen) für eine dünne (50 Å-150 Å) Si1-xGex-Legierungsschicht ist, das die diskreten Energiepegel freier Ladungsträger zeigt, die sich aufgrund von Quantenbegrenzungs­ effekten ergeben,
Fig. 3b das Energiebanddiagramm (im Bereich der Hetero- Übergänge) für eine dicke Si1-xGex- Legierungsschicht ist, das die diskreten Energiepegel freier Ladungsträger zeigt, die sich aufgrund von Quantenbegrenzungseffekten ergeben,
Fig. 4 eine vereinfachte schematische Querschnitts­ ansicht eines n-Kanal- und eines p-Kanal-MODFET auf der Grundlage von Si/Si1-xGex gemäß der Erfindung ist, bei dem implantierte, stark n- und p-dotierte Bereiche, die sich zu der Si1-xGex-Schicht erstrecken, verwendet werden, und
Fig. 5 eine vereinfachte Querschnittsansicht eines n-Kanal- und p-Kanal-MODFET auf der Grundlage von Si/Si1-xGex gemäß der Erfindung ist, bei dem Mesa-Strukturen verwendet werden.
Zunächst wird auf Fig. 1a Bezug genommen, in der die geschichte­ te Struktur eines üblichen n-Kanal-MODFET-Bauteils gezeigt ist. Das Substrat 2 ist ein Halbleiter mit schmalem Bandabstand, wie z. B. GaAs. Eine stark n-dotierte, einen weiten Bandabstand aufweisende Halbleiterschicht 4 aus einem Material wie z. B. AlGaAs, wird auf dem Substrat 2 abgeschieden. Auf dieser Schicht wird eine leicht n-dotierte, einen weiten Bandabstand aufweisen­ de Halbleiterschicht 6 abgeschieden, wie z. B. AlGaAs.
In Fig. 1b ist ein Bandabstand-Diagramm für die n-Kanal-Struktur nach Fig. 1a gezeigt. Ef bezieht sich auf die Position des Fermi-Niveaus, Ec auf die Position des Leitungsbandes, Ev auf die Position des Valenzbandes und E- auf die Akkumulation freier Elektronen, die sich an dem Hetero-Übergang bildet.
Fig. 1c zeigt ein ähnliches Energiebanddiagramm, bei dem die Einzelheiten der Änderung in den Energiebändern in der Nähe der stark dotierten Schicht 4 fortgelassen wurden, um die Parameter ΔEc und ΔEv, d. h. die Leitungs- bzw. Valenzband-Hetero- Versetzungen oder Offsets, hervorzuheben. Die dotierte Schicht 4 benachbart zu dem Hetero-Übergang 8 ist eine Quelle für freie Ladungsträger, die das örtliche Energieminimum 10 für Elektronen füllen. Die Leitungseigenschaften des Kanals und der Gleich­ gewichtsbedingungen können durch geeignetes Dotieren der benachbarten Schichten festgelegt werden. Ein p-Kanal-Bauteil würde ein Energieminimum für Löcher in dem Valenzband erfordern, doch existiert dies in erkennbarer Weise nicht.
Die Source- und Drain-Bereiche des MODFET können dadurch gebildet werden, daß in die Halbleiter-Heterostruktur von der Oberfläche aus Dotierungsionen implantiert werden. In Fig. 1d ist ein n-Kanal-Bauteil gezeigt, und somit sind der Source- Bereich 12 und der Drain-Bereich 14 stark n-dotierte Bereiche, die effektiv Bereiche bilden, an denen einen niedrigen Wider­ stand aufweisende elektrische Kontakte an den Kanal hergestellt werden und an denen freie Ladungsträger dem Kanal zugeführt oder von diesem abgeleitet werden können.
Fig. 2a zeigt ein Beispiel einer Heterostruktur auf der Grund­ lage von Si/Si1-xGex gemäß der Erfindung, die die Her­ stellung von sowohl n-Kanal- als auch p-Kanal-MODFET-Bauteilen auf der gleichen Heterostruktur ermöglicht. Die Heterostruktur wird typischerweise auf einem üblichen Siliziumsubstrat 18 hergestellt, die einen Teil einer Halbleiterscheibe bildet. Auf dem Substrat 18 wird eine erste Schicht 20 aufgewachsen, die aus leicht p-dotiertem Silizium besteht und die bei der dargestellten Ausführungsform als eine Fortsetzung der Silizium­ substratschicht gezeigt ist. Als nächstes findet sich eine zweite Schicht 22, die aus stark n-dotiertem Si mit einem Dotierungsbereich vorzugsweise zwischen 5 × 10¹⁷ und 5 × 10¹⁹ Dotierungsatomen/cm³ hergestellt ist. Nachfolgend wird eine dritte Schicht 24 aus einer Si1-xGex-Legierung aufgewachsen. Die invertierte Schichtfolge bis zum Aufwachsen von Si1-xGex wird dann auf die Oberseite des Si1-xGex-Films aufgewachsen. Diese invertierte Folge umfaßt eine vierte Schicht 26 aus stark n-dotiertem Si, gefolgt von einer fünften Schicht 28 aus leicht p-dotiertem Si. Wie dies weiter unten erläutert wird, gibt es vielfältige Varianten für die für jede der Schichten verwendeten Materialien. Die Dicken der verschiedenen Schichten und der Germanium-Anteil in der Legierungsschicht sind Konstruktions­ parameter, die ebenfalls weiter unten erläutert werden. Eine bevorzugte Dicke für die erste Schicht 20 ist 100 Å-5000 Å. Eine bevorzugte Dicke für die stark n-dotierten Si-Schichten 22, 26 ist 50-150 Å. Eine bevorzugte Dicke für die Legierungs­ schicht ist 50-500 Å. Schließlich ist ein bevorzugter Germanium-Bruchteil x für die Legierungsschicht 0,01-0,1. Diese Bereiche werden lediglich bevorzugt und sie sollen keine strikten Grenzen darstellen.
Fig. 2b zeigt das Energiebanddiagramm für die Heterostruktur nach Fig. 2a als eine Funktion der Tiefe in einer Richtung senkrecht zur Oberfläche der Halbleiterscheibe. Der Unterschied in dem Valenzband Ev für die Si1-xGex-Schicht 24 und den stark dotierten Siliziumschichten 22, 26 führt zu einer Loch- Einfangstelle 30. Die stark n-dotierten Schichten 22, 26 benach­ bart zu der Si1-xGex-Schicht ziehen das Leitungsband Ec nach unten, um eine Elektronensenke 32 zu bilden.
Unter weiterer Bezugnahme auf Fig. 2b ist zu erkennen, daß die Ladungsneutralität unter Gleichgewichtsbedingungen bestimmt, daß die Population freier Träger in den verschiedenen Bereichen die folgende Gleichung erfüllen muß:
Qb1 + Qb2 + Qo1 + Qo2 + no + po = 0
worin Qb1 und Qb2 die Ladungen sind, die sich in den die Hetero-Übergänge umgebenden verarmten Bereichen befinden, Qo1 und Qo2 die Ladungen sind, die den ionisierten Donatoren in den dünnen stark dotierten Schichten benachbart zu den Hetero-Übergängen zugeordnet sind, no die freie Elektronen­ ladung ist, die sich in dem lokalen Energieminimum für das Leitungsband befindet, und po die freie Lochladung ist, die sich in dem lokalen Energieminimum des Valenzbandes befindet.
Die Si1-xGex-Schicht 24 wird in angepaßter Weise auf Silizium aufgewachsen und wird daher Spannungen ausgesetzt. Die Spannung kann die Größe der Valenzband-Hetero-Versetzung vergrößern [4]. Werte von x, des Germanium-Atombruchteils, die von 0,01-0,10 abweichen, sind ebenfalls geeignet, wobei der herausragende Faktor darin besteht, daß die Größen der Valenz- und Leitungsband-Hetero-Versetzungen proportional zu x sind [6]. Größere Hetero-Versetzungen verbessern die Begrenzung der freien Träger und ergeben ein Bauteil, das stärker auf das Gate- Potential anspricht.
Zusätzlich zu dem Germanium-Bruchteil x ist auch die Dicke der Si1-xGex-Schicht 24 ein Konstruktionsparameter, der die Leitungseigenschaften des Kanals bestimmt. Eine dünne Si1-xGex-Schicht (50-150 Å) führt durch Quantenbegrenzung induzierte Energiepegel über die gesamte Schicht ein, wie dies in Fig. 3a gezeigt ist, in der sich Ee1 und Ee2 auf die ersten bzw. zweiten Energiepegel für Elektronen beziehen. Eh1 und Eh2 beziehen sich auf den ersten bzw. zweiten Energiepegel für Löcher. Ec bezieht sich wiederum auf die Position des Leitungsbandes und Ev auf die Position des Valenzbandes. Im Gegensatz hierzu sind in der in Fig. 3b gezeig­ ten Weise, die ein Bandabstand-Diagramm für ein Beispiel einer Heterostruktur mit einer dickeren Si1-xGex-Schicht ist, die Träger auf den Mittelbereich der Schicht 24 für Elektronen und an den Hetero-Übergängen für die Löcher beschränkt. In Fig. 3b beziehen sich Eh1 und Eh2 auf die ersten bzw. zweiten Energiepegel für Löcher. Ec bezieht sich auf die Position des Leitungsbandes und Ev auf die Position des Valenzbandes. In diesem Fall ergeben sich keine diskreten Energiepegel für Elektronen, während sich die Energiepegel für Löcher unmittelbar benachbart zu den Hetero-Übergängen finden.
Wenn die Si1-xGex-Schicht dünn ist, verbessert die Quantenbegrenzung die Trägerbeweglichkeit, was zu einem verbesserten elektrischen Betriebsverhalten des Bauteils führt. Wenn die Si1-xGex-Schicht dicker ist, haben die Träger nicht mehr den Nutzen aus den Wirkungen der Quantenbegrenzung, und die Mobilität kann abnehmen. Der Nutzen der Quantenbegren­ zung kann durch die Tatsache aufgehoben werden, dar dünne Schichten schwierig in wiederholbarer und übereinstimmender Weise herstellbar sind.
Die Dicke t des Kanals und der Bruchteil des Germaniums x muß ebenfalls so bestimmt werden, daß der Kanal im wesentlichen frei von Gitterfehlstellen ist. Eine hohe Dichte von Gitterfehl­ stellen kann beispielsweise zu einem Kurzschluß in einem der elektronischen Bauteile führen. Es sei bemerkt, daß in diesem Zusammenhang die Angabe, daß der Kristall im wesentlichen von Gitterfehlstellen frei ist, bedeutet, daß das Halbleiterkri­ stallgitter seine Kristallordnung über die Grenzen zwischen den Siliziumschichten 20, 24, 28 und den Siliziumlegierungsschichten 22, 26 aufrechterhält. Sowohl pseudomorphe als auch unkondi­ tionell stabile Kristalle sind im wesentlichen frei von Gitter­ fehlstellen. Ein unkonditional stabiler Kristall hält seine Kristallordnung bei Temperaturen bis zum Schmelzpunkt des Kristalls aufrecht. Im Gegensatz hierzu beginnt ein pseudo­ morpher Kristall mit der Bildung von Gitterfehlstellen bei Temperaturen kleiner als der Schmelzpunkt. Eine Differenz in der Gleichgewichts-Gitterkonstante des Kerns und der der Beschich­ tung führt Spannungen in dem resultierenden Kristall ein. Die Spannungen nehmen mit zunehmenden Unterschieden der Gitter­ konstanten und mit zunehmender Dicke der Legierungsschicht zu. Der Unterschied der Gitterkonstanten ist durch die Legierungs­ zusammensetzungen der Schichten bestimmt. Wenn die Spannung auf dem Kristall groß genug ist, ist der Kristall nicht mehr im wesentlichen frei von Gitterfehlstellen. Die Spannung nimmt mit der Dicke des Kanals und mit dem Bruchteil des Germaniums zu. Damit ergibt sich für einen höheren Germaniumanteil einer kleinere kritische Dicke, bevor Gitterfehlstellen hervorgerufen werden können. Unter der Annahme, daß die Dicke der SiGe-Schicht unterhalb der kritischen Dicke gehalten wird, bei der der Kristall nicht mehr im wesentlichen frei von Gitterfehlstellen ist, ist ein Bauteil mit einer dickeren SiGe-Kanalschicht besser herstellbar.
Die Bandausrichtung von Spannungen ausgesetztem Si1-xGex zu Si ist vom Typ I, d. h. der größte Teil des Unterschiedes in dem Energie-Bandabstand befindet sich in dem Valenzband [4]. Beispielsweise ist für x = 0,10 die Leitungsbandversetzung ΔEc = 0,02 eV, und ΔEv = 0,07 eV [5]. Aus diesem Grund hat eine Heterostruktur, die die beiden dotierten Bereiche benachbart zu der Si1-xGex-Schicht nicht einschließt, ein Energieminimum für Löcher, das durch die Valenzband-Hetero- Versetzung bestimmt ist, hat jedoch kein Energieminimum für Elektronen.
Wenn ein Potential an das Gate angelegt wird, und die die Hetero-Übergänge umgebenden Verarmungsbereiche moduliert werden, so wird auch die freie Trägerpopulation in den Kanälen moduliert. Dies ist die Grundlage der Leitfähigkeitsmodulation in dem Kanal und die Grundlage des Betriebs von CMODFET- Bauteilen auf der Grundlage von Si/Si1-xGex. Weiterhin bestimmt die Dotierung, die absichtlich in die stark dotierten Schichten benachbart zu den Hetero-Übergängen eingeführt ist (über die Ladungsneutralitätsbedingung) die Gleichgewichts- Kanaleigenschaften [6]. Diese Dotierung ist ein Konstruktions­ parameter, der die Anreicherungs- oder Verarmungs-Betriebsart sowohl der n-Kanal- als auch der p-Kanal-MODFET-Bauteile bestimmt. Eine allgemeine quantenmechanische Behandlung dieser Arten von Kanalbereichen wurde in der Literatur beschrieben [2]. Weiterhin wird durch die verschiedene Dotierung in den Schichten der Heterostruktur die Betriebsspannung des Bauteils bestimmt, d. h. der Bereich, über den das Gate-Potential die Leitfähigkeit des betreffenden Kanals beeinflußt.
Fig. 4 zeigt eine Schichtstruktur gemäß der Erfindung, auf der sowohl ein n-Kanal-MODFET 40 als auch ein p-Kanal-MODFET 42 hergestellt wurde. Übliche Gate-Elektroden 44, 46 sind vorge­ sehen. Ein Kontakt an den Kanal 47 des n-Kanal-MOSFET 40 wird mit implantierten stark n-dotierten Source- und Drain-Bereichen 48 bzw. 49 hergestellt, die sich von der Oberfläche der Hetero­ struktur nach unten durch zumindest einen Teil der Schicht 24 erstrecken müssen, in denen sich die MODFET-Kanäle befinden. Vorzugsweise erstrecken sich die implantierten Bereiche 48 und 49 von der Oberfläche aus vollständig durch die Kanalschicht 24. Bei der dargestellten Ausführungsform erstrecken sich die implantierten Bereiche 48 und 49 von der Oberfläche aus nach unten bis zur Schicht 20 oberhalb des Substrats. Im jeden Fall sollten sich diese implantierten Bereiche nicht vollständig herunter bis zum Substrat erstrecken. In gleicher Weise wird ein Kontakt an den Kanal 50 des p-Kanal-MODFET 42 mit implan­ tierten stark p-dotierten Source- und Drain-Bereichen 52 bzw. 54 erzielt, die sich von der Oberfläche aus vorzugsweise nach unten bis zur Schicht 20 oberhalb des Substrates erstrecken.
Eine übliche VLSI-Herstellungstechnologie ist auf die Ausbildung der n-Kanal-MODFET-Bauteile, der p-Kanal-MODFET-Bauteile und der CMODFET-Schaltungen anwendbar, die alle gemäß der Erfindung ausgebildet sind. Diese komplementäre Art ist das Ergebnis einer Heterostruktur, die für diese Konstruktion neuartig ist.
Die Art der hergestellten Bauteile hängt lediglich von der Art des Kontaktes (n-Leitungstyp oder p-Leitungstyp) ab, der an die Si1-xGex-Schicht hergestellt wird.
In Fig. 5 ist eine weitere Ausführungsform der Erfindung gezeigt, bei der eine andere Ausgestaltung der vorstehend beschriebenen Halbleiter-Heterostruktur für die gleiche Wirkung verwendet wird.
Fig. 5 zeigt sowohl einen n-Kanal als auch einen p-Kanal- MODFET, die unter Verwendung der modifizierten Heterostruktur hergestellt wurden. Ein Substrat 18, eine untere Siliziumschicht 20, eine stark n-dotierte Siliziumschicht 22 und eine Kanal­ schicht 24 sind wie vorher vorgesehen. Anstelle der Verwendung mehrerer weiterer kontinuierlicher Schichten, die auf der Kanalschicht 24 ausgebildet sind, verwendet diese Ausführungs­ form eine Mesa-Struktur. Die Mesa-Struktur schließt stark n-dotierte Siliziumbereiche 68, 70 ein, die lediglich an den erforderlichen Stellen vorgesehen sind, nämlich zwischen den Stellen, an denen die Source- und Drain-Bereiche jedes Bauteils angeordnet werden sollen. Diese stark n-dotierten Bereiche 68, 70 erfüllen die gleiche Funktion wie die zweite stark n-dotierte Schicht 26 in Fig. 4. Auf jeder der stark n-dotierten Bereiche 68, 80 befindet sich ein leicht p-dotierter Siliziumbereich 72, 74 und eine Gate-Elektrode 76, 78. Die Mesa-Struktur- Bereiche werden durch Abscheiden oder Aufwachsen planarer Materialschichten und Fortätzen des Materials um die Stellen herum gebildet, an denen die Mesa-Struktur-Bereiche angeordnet werden sollen. Nach dem Fortätzen des Materials zum Bilden der Mesa-Struktur werden die stark dotierten Source-Bereiche 48, 52 und Drain-Bereiche 49, 54 implantiert. Bei der dargestellten Ausführungsform ist das Source- und Drain-Paar 48, 49 stark n-dotiert, wie dies für die Bildung eines n-Kanal-Bauteils erforderlich ist, und das Source- und Drain-Paar 52, 54 ist stark p-dotiert, wie dies für die Bildung eines p-Kanal- Bauteils erforderlich ist. Nachdem die Mesa-Struktur geätzt und die implantierten Bereiche gebildet wurden, werden die Source- und Drain-Elektroden 60, 62 bzw. 64, 66 gebildet. Die Silizium­ schichten 72, 74 erfüllen die gleiche Funktion wie die obere Siliziumschicht 28 in Fig. 4, nämlich die Isolation der Gate- Elektronen 76, 78 von den Kanälen 44, 50.
Obwohl spezielle Ausführungsformen der Erfindung ausführlich beschrieben wurden, können vielfältige Modifikationen, Abände­ rungen und Anpassungen vorgenommen werden, ohne den Grundge­ danken der Erfindung zu verlassen, wie sie in den Ansprüchen definiert ist.
Bezüglich der Halbleitermaterialien, die für die fünf Schichten verwendet wurden, ist festzustellen, daß eine oder alle Schichten aus einer Siliziumlegierung der Gruppe IV hergestellt werden könnten. Die in dem Kanal (oder in den anderen Schichten) verwendete Legierung könnte eine Legierung der Gruppe IV sein, die von SiGe abweicht, wie z. B. SiC. Es ist selbstverständlich erforderlich, daß jede geschichtete Struktur einen Kristall ergeben muß, der im wesentlichen frei von Gitterfehlstellen ist. Ein weiteres wichtiges Merkmal, das vorliegen muß, besteht darin, daß die resultierende Schichtstruktur eine Bandabstand­ struktur ähnlich der nach Fig. 2b aufweist. D.h., daß erstens eine Valenzband-Hetero-Versetzung zwischen der in dem Kanal verwendeten Legierung und dem benachbarten stark n-dotierten Schichten vorliegen muß und daß zweitens die stark n-dotierten Schichten zu einer Leitungsband-Senke in dem Kanal führen müssen.
Hinsichtlich der Dotierung der anderen Schichten als der stark n-dotierten Schichten 22, 26, sollte die Kanalschicht 24 vor­ zugsweise frei von jeder Dotierung sein, doch ist dies mit heutigen Herstellungstechniken nicht ohne weiteres zu erreichen, die fast immer eine gewisse Stördotierung einführen. Eine Stör­ dotierung in der Kanalschicht 24 muß klein genug sein, um schwerwiegende Auswirkungen auf die Leitfähigkeit des Kanals zu vermeiden.
Die p-Dotierung der Schichten 20, 28 ist ein Konstruktions­ parameter, der die Pegel der parasitären MOSFET-Leitung und des Leckstroms bestimmt. Es kann entweder keinerlei Dotierung oder eine leichte p-Dotierung in diesen Schichten verwendet werden. Diese Schichten können nicht stark dotiert werden, weil dies zu der Bildung einer Verbindung mit niedrigem Widerstand zwischen den Source- und Drain-Bereichen führt, wodurch ein Leitungspfad parallel zu dem Kanal gebildet wird. Wenn keinerlei Dotierung vorliegt, so ist es wahrscheinlich, daß eine gewisse parasitäre MOSFET-Leitung auftritt, die aus einem Stromfluß in der Schicht 28 zwischen den Source- und Drain-Bereichen besteht. Eine leichte p-Dotierung in diesen Schichten führt zu einem hohen Widerstand gegen einen Stromfluß in diesen Schichten. Trotzdem ergibt sich in den meisten Fällen ein gewisser Leck­ strom von dem Source-Bereich durch die Schicht 28 zum Gate.
Bei den beschriebenen Ausführungsformen weist die Gate-Elektrode einen direkten Kontakt mit der oberen Siliziumschicht 28 auf, und dies setzt voraus, daß eine gute Schottky-Diode hergestellt werden kann, wodurch der Leckstrom zu einem Minimum gemacht wird. Alternativ kann die Gate-Elektrode elektrisch dadurch isoliert werden, daß zwischen der Elektrode und der Silizium­ schicht eine Oxidschicht (wie in einem MOSFET) eingefügt wird. Dies beseitigt den Leckstrom. Es kann immer noch ein Strom in der oberen Schicht 28 unterhalb der Oxidschicht fließen, und dies ist wiederum eine parasitäre MOSFET-Leitung. Es ist üblicherweise wünschenswert, das MOSFET-Verhalten zu einem Minimum zu machen.
Veröffentlichungen
[1] R. Dingle, et al., "Electron Mobilities in Modulation-Doped Semiconductor Heterojunction Superlattices," Appl. Phys. Lett., Vol. 33, p. 665.
[2] C. Weisbuch and B. Vinter, Quantum Semiconductor Structures. Academic Press, 1991.
[3] G. Abstreiter, et al., "Strain-induced two-dimensional electron gas in selectively doped Si/Si1-xGex superlattices," Phys. Rev. Lett., Vol. 54, p. 2441.
[4] R. People, "Indirect band gap of coherently strained bulk GexSi1-x/Si alloys on (001) silicon substrates, Phys. Rev., Vol. 1332, p. 1405. Si1-xGex.
[5] R. People, "Physics and Applications of GexSi1-x/Si Strained Layer Heterostructures," IEEE 1. Quantum Electron., Vol. QE-22, p. 1696.
[6] R. People, et al., "Modulation-doping in GexSi1-x/Si strained-layer heterostructures," Appl. Phys. Lett., Vol. 45, p. 1231.

Claims (11)

1. Halbleiter-Heterostruktur, die aus einer Anzahl von Schichten aus Material auf Grundlage von Silizium mit verschie­ denen Dotierungen hergestellt ist und die Herstellung von modulationsdotierten Feldeffekttransistoren (MODFET) ermöglicht, dadurch gekennzeichnet, daß:
eine erste Schicht (20) undotiert oder leicht p-dotiert ist und aus Silizium oder einer Siliziumlegierung hergestellt ist,
eine zweite Schicht (22) eine stark n-dotierte Schicht ist und aus Silizium oder einer Siliziumlegierung hergestellt ist,
eine dritte Schicht (24) aus einer Siliziumlegierung hergestellt ist,
eine vierte Schicht (26) stark n-dotiert ist und aus Silizium oder einer Siliziumlegierung hergestellt ist,
eine fünfte Schicht (28) eine undotierte oder leicht p-dotierte Schicht ist und aus Silizium oder einer Silizium­ legierung hergestellt ist,
und daß eine Leitungsbandsenke (32) in der dritten Schicht vorliegt und eine Valenzband-Hetero-Versetzung (30) zwischen der dritten Schicht (24) und jeder der zweiten und vierten Schichten (22, 26) vorliegt, so daß die Herstellung von sowohl n-Kanal- als auch p-Kanal-MODFET-Bauteilen ermöglicht wird.
2. Heterostruktur nach Anspruch 1, dadurch gekennzeichnet, daß die ersten, zweiten, vierten und fünften Schichten (20, 22, 26, 28) Silizium sind.
3. Heterostruktur nach Anspruch 2, dadurch gekennzeichnet, daß die Siliziumlegierung der dritten Schicht (24) Si1-xGex ist, wobei 0,01 < x < 0,1 ist und die Dicke der zweiten und vierten Schichten (22, 26) 50-150 Å beträgt, während die dritte Schicht 50-500 Å dick ist.
4. Heterostruktur nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß:
ein stark n-dotierter Source-Bereich (48) und ein stark n-dotierter Drain-Bereich (49) sich von mit Abstand voneinander angeordneten Stellen auf der fünften Schicht (28) der Hetero­ struktur nach unten durch zumindest einen Teil der dritten Schicht (24) hindurch erstrecken,
eine Source-Elektrode auf einer Oberfläche des Source- Bereiches (48) vorgesehen ist,
eine Drain-Elektrode auf einer Oberfläche des Drain- Bereiches (49) vorgesehen ist, und
eine Gate-Elektrode (44) sich auf der fünften Schicht (28) der Heterostruktur zwischen den Source- und Drain- Elektroden befindet,
wodurch ein modulationsdotierter n-Kanal-Feldeffekt­ transistor (40) gebildet wird.
5. Heterostruktur nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß:
ein stark p-dotierter Source-Bereich (52) und ein stark p-dotierter Drain-Bereich (54) sich von mit Abstand voneinander angeordneten Stellen auf der fünften Schicht (28) der Hetero­ struktur nach unten durch zumindest einen Teil der dritten Schicht (24) hindurch erstrecken,
eine Source-Elektrode auf der Oberfläche des Source- Bereiches (52) vorgesehen ist,
eine Drain-Elektrode auf der Oberfläche des Drain- Bereiches (54) vorgesehen ist, und
eine Gate-Elektrode (46) sich auf der fünften Schicht (28) der Heterostruktur zwischen den Source- und Drain-Bereichen befindet, wodurch ein modulationsdotierter p-Kanal-Feldeffekt­ transistor (42) gebildet wird.
6. Heterostruktur nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß:
  • a) zumindest ein n-Kanal-MODFET (40) gebildet ist, der aus:
    einem stark n-dotierten Source-Bereich (48) und einem stark n-dotierten Drain-Bereich (49), die sich von mit Abstand voneinander angeordneten Stellen auf der fünften Schicht (28) der Heterostruktur nach unten durch zumindest einen Teil der dritten Schicht (26) hindurch erstrecken, und
    aus einer Source-Elektrode auf der Oberfläche des Source-Bereiches (48),
    aus einer Drain-Elektrode auf der Oberfläche des Drain-Bereiches (49), und
    aus einer Gate-Elektrode (44) besteht, die sich auf der fünften Schicht (28) der Heterostruktur zwischen den stark n-dotierten Source- und Drain-Bereichen befindet, und
  • b) zumindest ein p-Kanal-MODFET (42) geschaffen wird, der aus:
    einem stark p-dotierten Source-Bereich (52) und einem stark p-dotierten Drain-Bereich (54), die sich von mit Abstand voneinander angeordneten Stellen auf der fünften Schicht (28) der Heterostruktur nach unten durch zumindest einen Teil der dritten Schicht (24) hindurch erstrecken,
    aus einer Source-Elektrode auf der Oberfläche des Source-Bereichs (52),
    aus einer Drain-Elektrode auf der Oberfläche des Drain-Bereichs (54), und
    aus einer Gate-Elektrode (46) besteht, die auf der fünften Schicht (28) der Heterostruktur zwischen den stark p-dotierten Source- und Drain-Bereichen angeordnet ist.
7. Heterostruktur nach einem der Ansprüche 4, 5, 6, dadurch gekennzeichnet, daß sich die stark dotierten Source- und Drain-Bereiche zumindest soweit erstrecken, wie die zweite Schicht (22).
8. Halbleiter-Heterostruktur mit einer Folge von Schichten auf der Grundlage von Silizium, die die Herstellung von bestimmten modulationsdotierten Feldeffekttransistoren (MODFET) ermöglichen, dadurch gekennzeichnet daß:
die Folge von Schichten folgende Schichten umfaßt:
eine erste undotierte oder leicht p-dotierte Schicht (20) aus Silizium oder einer Siliziumlegierung, eine zweite stark n-dotierte Schicht (22) aus Silizium oder einer Silizium­ legierung, und eine dritte Siliziumlegierungsschicht (24),
für jeden herzustellenden MODFET ein stark dotierter Source-Bereich (48) und ein stark dotierter Drain-Bereich (49) sich durch zumindest einen Teil der dritten Schicht (22) erstrecken, wobei der Source-Bereich und der Drain-Bereich vom gleichen Leitungstyp sind,
eine Drain-Elektrode (64) auf dem Drain-Bereich (49) und eine Source-Elektrode (60) auf dem Source-Bereich (65) vorge­ sehen ist,
eine erste stark n-dotierte Mesa-Struktur-Schicht (68) aus Silizium oder einer Siliziumlegierung zwischen der Drain- Elektrode und der Source-Elektrode vorgesehen ist,
eine zweite undotierte oder leicht p-dotierte Mesa- Struktur-Schicht (72) aus Silizium oder einer Siliziumlegierung über der ersten Mesa-Struktur-Schicht (68) liegt, und
eine Gate-Elektrode (76) auf der zweiten Mesa-Struktur- Schicht (72) vorgesehen ist,
und daß eine Leitungsbandsenke in der dritten Schicht (24) vorliegt und eine Valenzband-Hetero-Versetzung zwischen der dritten Schicht (24) und jeder der zweiten Schicht (22) und der ersten Mesa-Struktur-Schicht (68) vorliegt, wodurch die Herstellung von sowohl n-Kanal- als auch p-Kanal-MODFET- Bauteilen ermöglicht wird.
9. Verfahren zur Herstellung eines MODFET mit den Schritten der Ausbildung von Schichten aus Materialien auf der Grundlage von Silizium mit verschiedenen Dotierungen, dadurch gekennzeichnet, daß die Schritte folgende Schritte umfassen:
  • a) Ausbildung einer Heterostruktur auf einem Substrat (18) durch Ausführen der folgenden Schritte:
  • i) Ausbilden einer ersten undotierten oder leicht p-dotierten Schicht (20) aus Silizium oder einer Silizium­ legierung auf einem Substrat,
  • ii) Ausbilden einer zweiten stark n-dotierten Schicht (22) aus Silizium oder einer Siliziumlegierung,
  • iii) Ausbilden einer dritten Siliziumlegierungsschicht (24)
  • iv) Ausbilden einer vierten stark n-dotierten Schicht (26) aus Silizium oder einer Siliziumlegierung,
  • v) Ausbilden einer fünften undotierten oder leicht p-dotierten Schicht (28) aus Silizium oder einer Silizium­ legierung,
    wobei eine Leitungsband-Senke in der dritten Schicht (24) vorliegt und eine Valenzband-Hetero-Versetzung zwischen der dritten Schicht (24) und jeder der zweiten und vierten Schichten (22, 26) vorliegt,
  • b) die Ausbildung von zumindestens einem n-Kanal- MODFET (40) auf der Heterostruktur mit den folgenden Schritten:
  • i) Implantieren eines stark n-dotierten Source- Bereiches (48) und eines stark n-dotierten Drain-Bereiches (49), die sich von mit Abstand voneinander angeordneten Stellen auf der fünften Schicht (28) der Heterostruktur nach unten durch zumindest einen Teil der dritten Schicht (24) erstrecken, und
  • ii) Anbringen einer Source-Elektrode auf der Ober­ fläche des Source-Bereiches (48), einer Drain-Elektrode auf der Oberfläche des Drain-Bereiches (49) und einer Gate-Elektrode (44) auf der fünften Schicht (28) zwischen der Source-Elektrode und der Drain-Elektrode,
  • c) die Ausbildung zumindest eines p-Kanal-MODFET (42) auf der Heterostruktur mit den folgenden Schritten:
  • i) Implantieren eines stark p-dotierten Source- Bereiches (52) und eines stark p-dotierten Drain-Bereiches (54), die sich von mit Abstand voneinander angeordneten Stellen auf der fünften Schicht (28) der Heterostruktur nach unten durch zumindest einen Teil der dritten Schicht (24) erstrecken, und
  • ii) Anbringen einer Source-Elektrode auf der Ober­ fläche des Source-Bereiches (52), einer Drain-Elektrode auf der Oberfläche des Drain-Bereiches (54) und einer Gate-Elektrode (46) auf der fünften Schicht zwischen der Source-Elektrode und der Drain-Elektrode,
    wodurch die Bildung eines CMODFET (komplementärer modulationsdotierter Feldeffekttransistor) ermöglicht wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die ersten, zweiten, vierten und fünften Schichten (20, 22, 26, 28) Silizium sind.
11. Verfahren nach einem der Ansprüche 9 oder 10, dadurch gekennzeichnet, daß die Siliziumlegierung der dritten Schicht (24) Si1-xGex ist, wobei 0,01 < x 0,1 ist, und daß die zweiten und vierten Schichten (22, 26) 50-150 Å dick sind.
DE19725449A 1996-06-17 1997-06-16 Halbleiter-Heterostruktur und Verfahren zur Herstellung Expired - Fee Related DE19725449C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/665,735 US5686744A (en) 1996-06-17 1996-06-17 Complementary modulation-doped field-effect transistors

Publications (2)

Publication Number Publication Date
DE19725449A1 true DE19725449A1 (de) 1997-12-18
DE19725449C2 DE19725449C2 (de) 1999-12-09

Family

ID=24671367

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19725449A Expired - Fee Related DE19725449C2 (de) 1996-06-17 1997-06-16 Halbleiter-Heterostruktur und Verfahren zur Herstellung

Country Status (3)

Country Link
US (2) US5686744A (de)
JP (1) JPH1056076A (de)
DE (1) DE19725449C2 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399970B2 (en) * 1996-09-17 2002-06-04 Matsushita Electric Industrial Co., Ltd. FET having a Si/SiGeC heterojunction channel
JP3461274B2 (ja) * 1996-10-16 2003-10-27 株式会社東芝 半導体装置
DE19720008A1 (de) * 1997-05-13 1998-11-19 Siemens Ag Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung
US6350993B1 (en) 1999-03-12 2002-02-26 International Business Machines Corporation High speed composite p-channel Si/SiGe heterostructure for field effect devices
WO2001093338A1 (en) * 2000-05-26 2001-12-06 Amberwave Systems Corporation Buried channel strained silicon fet using an ion implanted doped layer
CN1254026C (zh) * 2000-11-21 2006-04-26 松下电器产业株式会社 通信系统用仪器
US20020090772A1 (en) * 2000-12-11 2002-07-11 Seiko Epson Corporation Method for manufacturing semiconductor lamination, method for manufacturing lamination, semiconductor device, and electronic equipment
US7112848B2 (en) * 2004-09-13 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thin channel MOSFET with source/drain stressors
WO2008041188A1 (en) * 2006-10-05 2008-04-10 Nxp B.V. Tunnel field effect transistor
US20080179636A1 (en) * 2007-01-27 2008-07-31 International Business Machines Corporation N-fets with tensilely strained semiconductor channels, and method for fabricating same using buried pseudomorphic layers

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3542482A1 (de) * 1985-11-30 1987-06-04 Licentia Gmbh Modulationsdotierter feldeffekttransistor
US5019882A (en) * 1989-05-15 1991-05-28 International Business Machines Corporation Germanium channel silicon MOSFET
US5442205A (en) * 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
KR970001896B1 (ko) * 1992-05-27 1997-02-18 엘지전자 주식회사 반도체 레이저 다이오드의 구조 및 그 제조방법
JPH07153700A (ja) * 1993-11-26 1995-06-16 Sony Corp 有機金属気相成長法及び発光素子作製方法
JP3234086B2 (ja) * 1994-01-18 2001-12-04 キヤノン株式会社 光半導体デバイス及びその製造方法

Also Published As

Publication number Publication date
US5686744A (en) 1997-11-11
JPH1056076A (ja) 1998-02-24
DE19725449C2 (de) 1999-12-09
US5840596A (en) 1998-11-24

Similar Documents

Publication Publication Date Title
DE69730625T2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE112009000917B4 (de) Verfahren zum Bilden einer Pufferschicht-Architektur auf Silizium und dadurch gebildete Strukturen
DE112007002737B4 (de) Sb-Basierte CMOS-Vorrichtungen
DE69233266T2 (de) HEMT-Halbleiterbauelement
KR940004417B1 (ko) 고 전자 이동도 트랜지스터
DE10024510B4 (de) Halbleiter-Bauteil und Verfahren zum Herstellen desselben
DE69835204T2 (de) ENTWURF UND HERSTELLUNG VON ELEKTRONISCHEN ANORDNUNGEN MIT InAlAsSb/AlSb BARRIERE
DE2804568C2 (de)
DE19857356B4 (de) Heteroübergangs-Bipolartransistor
DE3811821A1 (de) Halbleiterbauelement
DE4025269A1 (de) Elektronisches bauelement und verfahren zu dessen herstellung
DE2455730B2 (de) Feldeffekt-Transistor
DE10011054A1 (de) p-Kanal-Si/SiGe-Hochgeschwindigkeitshetero- struktur für Feldeffektbauelement
DE10025264A1 (de) Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE19725449C2 (de) Halbleiter-Heterostruktur und Verfahren zur Herstellung
DE3834223A1 (de) Fuer den tieftemperaturbetrieb geeigneter homouebergangs-bipolartransistor mit hoher basiskonzentration
DE3936507A1 (de) Selbstjustierter, planarer bipolartransistor mit heterouebergang und verfahren zur herstellung desselben
DE19606635A1 (de) Heteroübergangs-Feldeffekttransistor
DE69633513T2 (de) Vakaktor mit elektrostatischer barriere
DE3940200C2 (de) Verfahren zum Herstellen eines GaAs-FETs
DE19538805A1 (de) Halbleiterbauelement
DE3731000C2 (de) Integrierte Halbleiteranordnung mit p-Kanal- und n-Kanal-Feldeffekttransistoren
DE112021000415T5 (de) Verfahren zur Herstellung eines Nitrid-Halbleiterbauteils und Nitrid-Halbleiterbauteil
DE102019107495A1 (de) Finnen-feldeffekttransistoren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee