DE3940200C2 - Verfahren zum Herstellen eines GaAs-FETs - Google Patents

Verfahren zum Herstellen eines GaAs-FETs

Info

Publication number
DE3940200C2
DE3940200C2 DE3940200A DE3940200A DE3940200C2 DE 3940200 C2 DE3940200 C2 DE 3940200C2 DE 3940200 A DE3940200 A DE 3940200A DE 3940200 A DE3940200 A DE 3940200A DE 3940200 C2 DE3940200 C2 DE 3940200C2
Authority
DE
Germany
Prior art keywords
layer
gaas
algaas
epitaxial layer
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3940200A
Other languages
English (en)
Other versions
DE3940200A1 (de
Inventor
Arthur Eugent Geissberger
Robert Allen Sadler
Gregory E Menk
Matthew Lee Balzan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TE Connectivity Solutions GmbH
Original Assignee
Tyco Electronics Logistics AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tyco Electronics Logistics AG filed Critical Tyco Electronics Logistics AG
Publication of DE3940200A1 publication Critical patent/DE3940200A1/de
Application granted granted Critical
Publication of DE3940200C2 publication Critical patent/DE3940200C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/015—Capping layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/084—Ion implantation of compound devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/105—Masks, metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/141—Self-alignment coat gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Die Erfindung betrifft ein verbessertes GaAs-Halbleiter­ bauelement und dessen Herstellung. Insbesondere betrifft die Erfindung einen GaAs-Feldeffekttransistor mit einem durch einen Heteroübergang isolierten Gate (HIGFET) sowie die Herstellung dieses Bauelements unter Anwendung der selbstausrichtenden Source- und Drain-Implantierung.
Bei der Herstellung von GaAs-FETs, die als Leistungs- FETs für hohe Frequenzen gedacht sind, gibt es hinsicht­ lich Bauelementdurchbruch, unzureichender Steilheit, Substrat-Leckströmen und/oder Kurzkanaleffekten Probleme. Ferner gibt es Betriebsstörungen und/oder -beschränkungen als Ergebnis übermäßiger Kapazität, übermäßig großen Source-Widerstands und unzureichenden Stromleitvermö­ gens.
Bemühungen, dieser Schwierigkeiten Herr zu werden, haben zu der Erkenntnis geführt, daß parasitärer Substratstrom ein signifikanter Faktor bei Hochfrequenz-Anwendungen ist ("Substrate Current in GaAs MESFET's", L. F. Eastman und M. S. Shur, IEEE Transactions on Electron Devices, Vol. ED-26, Nr. 9, September 1979, S. 1359-61). In die­ ser Veröfffentlichung ist die Verwendung von Puffer­ schichten aus undotiertem ALxGa1-xAs erwähnt, die dazu dienen, die Heteroübergangs-Barriere und die ver­ ringerte Sättigungsgeschwindigkeit dazu auszunutzen, ein reduziertes parasitäres Leiten zu ermöglichen.
Von Kim u. a. ist in "Microwave Power GaAs MISFET's with Undoped AlGaAs as An Insulator", IEEE Electron Device Letters, Vol. EDL-5, Nr. 11, November 1984, S. 494-495 beschrieben, daß die Beschränkungen der Ausgangsleistung eines MESFETs in Beziehung stehen zu der Gate- Drain-Durchbruchspannung und dem Leitungsstrom durch den Kanal. Die Verwendung einer isolierenden oder halb- isolierenden Pufferschicht soll die Durchbruchspannung erhöhen, während die Kanalstromstärke beibehalten wird. Dies wird ungeachtet der inversen Beziehung zwischen der Durchbruchspannung und dem Produkt aus Dotierstoff­ konzentration und Dicke der aktiven Schicht erreicht. Es wird jedoch angemerkt, daß diese Vorgehensweise nicht zufriedenstellend war und daß der Versuch der Schaffung eines HIGFETs unternommen wurde und aufgrund sehr ge­ ringer Stromstärken und hohe parasitärer Widerstände verworfen wurde. Schließlich ist ein MISFET-Lösungsweg beschrieben, bei dem eine Schicht aus undotiertem AlxGa1-xAs über einem stark dotierten GaAs-Kanal vorgesehen ist. Die Schichten wurden durch Molekular­ strahlepitaxie (MBE) erzeugt.
Inomata u. a. beschreiben in "Improved Transconductance of AlGaAs/GaAs Heterostructure FET with Si-Doped Channel", Japanese Journal of Applied Physics, Vol. 25, Nr. 9, September 1986, S. L731-L733 HEMT unter Verwen­ dung einer AlGaAs/GaAs-Heterostruktur und deren Be­ schränkungen wegen hohen Source-Widerstands. Die Schaf­ fung einer dotierten AlGaAs-Schicht über dotierten und nicht-dotierten GaAs-Kanalschichten wurde untersucht.
Hida u. a. beschreibt in "A High-Current Drivability i-AlGaAs/n-GaAs Doped-Channel MIS-Like FET (DMT)", IEEE Electron Device Letters, Vol. EDL-7, Nr. 11, November 1986, S. 625-626 die Probleme, mit denen diejenigen zu schaffen haben, die GaAs-Bauelemente für Anwendungsfäl­ le mit hohen Schaltgeschwindigketen und hoher Leistung entwerfen. Eins der Probleme ist das Erfordernis der möglichen Handhabbarkeit hoher Ströme mit großer mittle­ rer Steilheit für große Eingangssignale, eine hohe Durchbruchspannung, eine gute Strom-Linearität und eine hohe Grenzfrequenz. Es wird angemerkt, daß diesen Zielen die MESFETs und zweidimensionale Elektronengas-FETs (2 DEG FETs oder HEMTs) nicht genügen können. MESFETs sind deshalb Beschränkungen unterlegen, da die Kanal- Elektronendichte nicht die Donatoren-Dichte zu über­ steigen vermag und das starke Feld an dem Gate die Durchbruchspannung herabsetzt. 2-DEG FETs besitzen eine niedrige Ladungsträgerdichte (etwa 1012 cm-3), was zu einer Parallel-Leitung in der n-AlGaAs-Schicht und mithin zur Steilheits-Kompression führt. Weiterhin bestitzen 2-DEG-FETs eine geringe Durchbruchspannung wegen der dotierten Kanalschicht unterhalb des Gates. Diesen Problemen wurde entsprochen durch Verwendung einer nicht-dotierten AlGaAs-Schicht oberhalb des do­ tierten GaAs-Kanals, um eine hohe Ladungsträgerdichte in dem GaAs-Kanal und wegen des nicht-dotierten AlGaAs neben dem Gate eine hohe Durchbruchsspannung zu erzie­ len. Sämtliche Schichten werden mittels MBE gezüchtet.
Aus A. E. Geissberger et al, "HIGH-EFFICIENCY X- AND Ku-BAND GaAs POWER FET's FABRICATED USING REFRACTORY SAG TECHNOLOGY", 10th Annual GaAs IC Symposium, Nashville, 6-9 Nov. 1988, Technical Digest, Seiten 309-312 ist ein Verfahren zum Herstellen eines GaAs-FETs bekannt, bei dem auf einem GaAs-Substrat durch Molekularstrahlexpitaxie (MBE) eine Heterostruktur durch Wachstum gebildet wird. Diese Struktur enthält eine GaAs- Pufferschicht, ein zehn Perioden umfassendes AlAs/GaAs- Supergitter und weitere Pufferschichten, auf denen eine 350 Namometer dicke GaAs-Schicht gebildet wird, die für eine zu schaffende Kanalzone dient. Zur Bildung der Kanalzone wird die GaAs-Schicht einer selektiven Ionenimplantation unterzogen.
Ungeachtet dieser verschiedenen Versuche, GaAs-FETs herzustellen, die sich als Hochfrequenz-Leistungs-FETs eignen, gibt es einen ständigen Bedarf, Bauelemente für höhere Leistungen bei gegebenen hohen Frequenzen zur Verfügung zu haben. Zusätzlich zu dem Wunsch, die Be­ triebsgrenzen von Leistungs-FETs zu erweitern, ist es von vornehmlichem Interesse, ein ökonomisches und wie­ derholbares Verfahren zur Herstellung solcher Bauelemen­ te zur Verfügung zu haben. Existierende Verarbeitungs­ methoden basieren auf der MBE zum Züchten der verschie­ denen dotierten Schichten von Hochfrequenz-Leistungs- FETs, einschließlich des Wachstums dieser Schichten als dotierte AlGaAs-(HEMT-) und dotierte GaAs-(DMT-) Schichten. Es wurde herausgefunden, daß einzelne Bau­ elemente im Labor mit derartigen Verfahren hergestellt werden können, während jedoch die industrielle Massenfertigung mit solchen Verfahren weder ökonomisch noch wiederholbar ist.
Es ist daher Aufgabe der Erfindung, ein Verfahren für einen verbesserten FET für Hochfrequenz-Hochleistungs-Anwendungsfälle zu schaffen, welches die ökonomische und wiederholbare Herstellung von Hochfrequenz-Leistungs-FETs gestattet.
Die Lösung dieser Aufgabe ist in den Ansprüchen 1 und 11 angegeben. Vorteilhafte Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
Erfindungsgemäß wird unter der Kanalschicht eine erste ladungsträger-eingrenzende Schicht mit oder ohne zweiter ladungsträger-eingrenzender Schicht oberhalb der Kanal­ schicht gebildet, in Kombination mit einem Selbstaus­ richtungs-Gate-Prozeß. Die Herstellbarkeit wird erreicht, indem die Herstellung dotierter Schichten zugunsten der Herstellung nicht-dotierter Schichten mit anschließen­ der Dotierung aufgegeben wird. Nach einer bevorzugten Art und Weise der Herstellung der verbesserten FETs wird mittels MBE (Molekularstrahlepitaxie) über einem Substrat eine Schicht aus undotiertem AlGaAs erzeugt. Undotierte Schichten aus GaAs und AlGaAs werden anschließend durch Wachstum gebildet, daran schließt sich eine Ionen-Implan­ tation in das GaAs mit einem Kanal-Dotierstoff an, wo­ bei es sich vorzugsweise um Silizium handelt. Aufgrund der schwachen Aktivierungs-Wirksamkeit von Silizium in AlGaAs werden die AlGaAs-Schichten nicht wirksam do­ tiert. Dadurch wird wegen der dünnen Kanalschicht und der Ladungsträger-Eingrenzung aufgrund des Einschlus­ ses des Kanals zwischen AlGaAs eine hohe Ladungsträger­ konzentration geschaffen. Ferner wird die Ladungstrager­ injektion in das Substrat vermieden, und man erzielt eine hohe Durchbruchfestigkeit. Die Erfindung schafft eine verbesserte FET-Struktur und einen realisierungs­ würdigen Herstellungsprozeß für diesen Bauelement.
In einer bevorzugten Ausgestaltung der Erfindung ist vorgesehen, daß die für die Kanalzone gebildete GaAs-Schicht durch Wachstum von undotiertem GaAs gebildet wird, wobei die Kanalzone durch Dotierstoffeinbringung in einen ausgewählten Abschnitt der epitaxialen GaAs-Schicht erfolgt.
Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 eine Querschnittansicht eines erfindungs­ gemäßen Hochfrequenz-Leistungs-FETs,
Fig. 2 eine grafische Darstellung der Störstel­ lenaktivierung und der Majoritätsladungs­ träger-Konzentration des in Fig. 1 darge­ stellten Leistungs-FETS,
Fig. 3 eine Fertigungsschritt-Folge entsprechend einem bevorzugten Herstellungsverfahren, und
Fig. 4 eine Querschnittansicht einer Leistungs- FET-Heterostruktur nach einem Aspekt der Erfindung.
Fig. 1 zeigt ein Substrat 101, auf dem sich eine erste AlGaAs-Schicht 121, eine GaAs-Schicht 131 und eine zweite AlGaAs-Schicht 141 befinden. Über der implantierten Source- Zone 104 befindet sich ein Source-Kontakt 103, während sich ein Drain-Kontakt 105 über der implantierten Drain- Zone 106 befindet. Oberhalb der AlGaAs-Schicht 141 befin­ det sich ein Gate 109 zwischen den implantierten Source- und Drain-Zonen 104, 106. Jede der Schichten 121, 131, 141 ist kristallin, und eine Kanalzone 133 der GaAs-Schicht 131 ist dotiert und aktiviert, um als Kanal zu dienen. Die Konzentration des aktivierten Dotierstoffs in den Schichten 121 und 141 ist mindestens um eine Größenord­ nung geringer als die Konzentration des aktivierten Dotierstoffs in der Kanalzone 133. Fig. 2a zeigt das Pro­ fil des aktivierten Dotierstoffs der Struktur nach Fig. 1.
Aufgrund der Bandabstands-Differenz zwischen den Mate­ rialien der AlGaAs-Schicht 141 und der GaAs-Schicht 131 gibt es eine Schicht/Schicht-Grenzschicht 135, die eine geringere Konzentration an Majoritätsladungsträgern auf­ weist. Diese Grenzschicht stellt sich als Ergebnis einer Schottky-ähnlichen Wirkung ein, wobei das den höheren Bandabstand aufweisende AlGaAs das GaAs berührt. Eine weitere Schicht/Schicht-Grenzschicht 125 ist zwischen der GaAs-Schicht 131 und der diese berührenden AlGaAs- Schicht 121 gebildet. Fig. 2b zeigt die Ladungsträger­ konzentration.
Im Betrieb grenzen die ladungsträgerfreien Schichten 135 und 125 Majoritätsladungsträger auf den mittleren Dicken-Abschnitt der GaAs-Schicht 131 ein. Eine Konse­ quenz dieser Ladungsträgereingrenzung ist eine Herab­ setzung der Ladungsträger-Injektion in das Substrat, wodurch der parasitäre Widerstand und die Kurzkanal- Effekte verringert werden. Eine weitere Konsequenz der Ladungsträgereingrenzung ist eine verringerte Dicke des wirksamen Kanals. Im Ergebnis sind höhere Schalt­ geschwindigkeiten erzielbar. Bei der oberen AlGaAs- Schicht 141 handelt es sich um eine halb-isolierende Schicht, die geeignet ist, ohne Durchbruch hohen elek­ trischen Feldern standzuhalten. Demzufolge ist die Durchbruchspannung des FET nach Fig. 1 wesentlich höher als bei einem Bauelement ohne die AlGaAs-Schicht 141. Der Gate-Drain-Implantierungsabschnitt d2 wird hinsichtlich des verbesserten Durchbruchwiderstands der AlGaAs-Schicht so gewählt, daß der geringste Ab­ stand bezüglich der geforderten Durchbruchfestigkeit erreicht wird. In einer bevorzugten Ausgestaltung, bei der die Dotierstoffkonzentration mindestens 1 × 1017 cm-3 und die geforderte Durchbruchspannung mindestens 35 V beträgt, kann der Abstand kleiner als 1 µm sein.
Ein weiteres Merkmal der Erfindung ist die selbst-aus­ gerichtete N+-leitende Source-Implantatzone 104. Die Selbstausrichtung des Source-Implantats mit dem Gate resultiert in einem niedrigen Source-Widerstand. Dies trägt auch bei zur Erzielung höherer Schaltgeschwindig­ keiten. Der Source-Drain-Abstand d1 wird für eine gege­ bene Gate-Länge und einen gegebenen Gate-Drain-Abstand d2 minimiert.
Es ist ersichtlich, daß durch die Erfindung die Vor­ teile verschiedener früherer Entwicklungen sowie zu­ sätzliche Leistungsverbesserungen erreicht werden. Der FET nach Fig. 1 liefert eine Durchbruchbeständigkeit durch die Schaffung der Schicht 141. Eine zusätzliche Durchbruchfestigkeit wird erreicht durch das Trennen des Drain-Implantats 106 von dem Gate. Damit erreicht man bei einer gegebenen Größe des FETs eine höhere Durchbruchfestigkeit, als sie früher möglich war, und zwar aufgrund der Schicht 141 und des Abstands d2 zwi­ schen Gate und Drain-Implantat. Diese höhere Durch­ bruchfestigkeit wird erzielt, ohne daß die Kanaldotie­ rung herabgesetzt werden muß. Die Beibehaltung einer starken Kanaldotierung dient dazu, die Steilheit hoch­ zuhalten, wie es auch die Vermeidung der Ladungsträger- Injektion in das Substrat tut. Zusätzlich ermöglicht die Eingrenzung der Majoritätsladungsträger auf die mittlere Schicht der dotierten GaAs-Kanalschicht eine verbesserte Steuerung beim Einschalten und Ausschal­ ten.
Das Leistungsvermögen eines FETs des in Fig. 1 darge­ stellten Typs, jedoch ohne den Nutzen der oberen AlGaAs- Schicht 141, bei dem Gm = 150 ms/mm und Rs = 0,5 Ωcm betragen, wurde bei 10 GHz bei 0,8 w/mm für ein 0,8 µm langes Gate mit einer Gatebreite von 1,25 mm demonstriert. Bei diesem Leistungspegel zeigte der FET einen maximalen Zusatzleistungs-Wirkungsgrad von 50% und eine damit einhergehende Verstärkung von 6 dB. Diese hervorragende Leistung wurde ermöglicht durch die AlGaAs- Pufferschicht und die in Fig. 4 dargestellten Vorläufer­ schichten 122a-122d.
Die in Fig. 4 dargestellte Heterostruktur eignet sich besonders zur Herstellung von Leistungs-FETs. Ein halb- isolierendes (100)-GaAs-Substrat 101 ist gegenüber der (111)A-Ebene (Ga-Ebene) um 10 Grad fehlorientiert. Auf­ einanderfolgende Schichten 122a-122d werden durch MBE auf dem Substrat durch Wachstum gebildet. Die Schicht 122a aus GaAs ist etwa 100 nm dick und dient als Puffer. Die Schicht 122b ist ein AlAs/GaAs-Supergitter mit 10 Perioden. Die Schicht 122c ist eine weitere GaAs- Schicht mit einer Dicke von etwa 200 nm. Bei der Schicht 122d handelt es sich um eine in der Zusammensetzung ab­ gestufte Pufferschicht (CGBL), in der der Molenbruch von AlAs über die 100 nm dicke Schicht von 0,1 monoton auf 0,35 ansteigt. Die Schicht 121 ist eine 1 µm dicke 35%-AlGaAs-Pufferschicht für die Ladungsträgereingren­ zung, und die Schicht 131 ist ein 350 nm (200 nm) dicker GaAs-Puffer, der als Ladungsträger-Kanalmedium dient. Keine der oben genannten Schichten wurde gezielt dotiert.
Der AlAs-Molenbruch von zwischen etwa 30% und 50%, vor­ zugsweise von etwa 35%, wurde gewählt, um die Leitungs­ band-Versetzung zwischen der Eingrenzungsschicht und dem Kanal zu maximieren. Es wurde herausgefunden, daß der op­ timale Betrieb erreicht wird, wenn der AlAs-Molenbruch anstatt wie früher 47% bis 50% nun etwa 35% bis 37% aufweist (bezüglich der früheren Werte sei auf die US 3 901 745 und US 4 608 586). Wenn man einen AlAs-Molenbruch von 35% vorsieht, erhält man eine spür­ bare Verbesserung der Betriebsweise im Vergleich zu dem früher vorgeschlagenen Molenbruch von 47%-50%. Bei der Herstellung kann, nachdem das Wachstum der AlGaAs- Schicht beendet ist, und bevor das Wachstum der GaAs- Schicht angefangen wird, eine 60 Sekunden währende "Wachstumsstopp-Zeitspanne" eingelegt werden, um sowohl die Substrattemperatur von Bedingungen, die sich für das Wachstum von AlGaAs eignen (etwa 660°C), auf sol­ che Bedingungen zu ändern, die sich für das Wachstum von GaAs eignen (630°C), als auch eine Glättung der Oberseite der AlGaAs-Schicht zu ermöglichen und eine sehr abrupte Zwischenschicht-Grenze oder Schnittstelle zu schaffen.
Die Herstellung eines FETs gemäß der Erfindung beginnt mit einem halb-isolierenden Substrat aus GaAs 101. An­ schließend können optionale Vorläuferschichten 122 (Fig. 1) aus beispielsweise undotiertem epitaxialem GaAs, einem Kurzperioden-Supergitter aus GaAs und AlAs, und eine in der Zusammensetzung abgestufte Pufferschicht auf dem Substrat vorgesehen werden, woraufhin die AlGaAs-Schicht 121 gebildet wird, wobei es sich eben­ falls um eine expitaxiale Schicht handelt. Die Vorläu­ ferschichten erleichtern das Wachstum des AlGaAs-Puf­ fers und verhindern die Kontamination des Puffers durch Eindiffundieren von Störstellen von Seiten des Substrats. Zur Bildung der Epitaxialschichten kann von der MBE (Mole­ kularstrahlepitaxie) Gebrauch gemacht werden. Die AlGaAs- Schicht 121 ist undotiert, um eine gute Trennung der darüberliegenden Schichten von dem Substrat zu erhal­ ten. Als nächstes wird die GaAs-Schicht 131 gebildet. Die Dotierung der Schicht 131 kann während des epitaxialen Wachstums oder vorzugsweise während einer später vorgenom­ menen Ionenimplantation erfolgen. In jedem Fall beträgt die Konzentration des aktivierten Dotierstoffs in der Kanalzone 133 wünschenswerterweise mindestens 1 × 1017 cm-3. Auf die Schicht 131 folgt eine zweite, undotierte epi­ taxiale AlGaAs-Schicht 141, durch MBE gebildet. Es folgt der FET-Aufbau auf der zusammengesetzten Struktur. Auf der Schicht 141 wird das Gate 109 gebildet, es werden die Source-Zone 104 und die Drain-Zone 106 implantiert und aktiviert, und es werden Source- und Drain-Kontakte 103, 105 angebracht. Das Anbringen der Kontakte 103 und 105 und des Gates 109 kann mit Hilfe eines geeigneten zuverlässigen Verfahrens erfolgen.
Es wurde ein verbessertes Verfahren entwickelt, welches sich wesentlich besser eignet für eine kommerzielle Fer­ tigung. Das verbesserte Verfahren vermeidet Schwankun­ gen von Wafer zu Wafer und Wafer-interne Schwankungen, die bei der MBE anzutreffen sind, wenn diese bei einem Wafer-Wafer-Verfahren eingesetzt wird.
Gemäß Fig. 3a bildet ein GaAs-Substrat 101 die Grundlage für das Verfahren. Geeignet sind auch andere Unterlagen, die in der Lage sind, ein Halbleiterprodukt auf GaAs- Basis zu tragen. Eine solche mögliche Alternative ist ein Siliziumsubstrat (1,1,1). Durch Chargen-MBE oder MOCVD kann ein Puffer 102 aus beispielsweise GaAs ge­ bildet werden. Dieser Puffer wird vorzugsweise so dünn wie möglich gehalten im Hinblick auf die Erzielung einer im wesentlichen defektfreien Oberseite, wobei die Dicke ausreicht, um sämtliche der implantierten Ionen zu ab­ sorbieren. Eine Dicke von etwa 1 µm erwies sich über einem GaAs-Substrat als zufriedenstellend.
Als nächstes wird mit Hilfe der Chargen-MBE oder MOCVD eine undotierte epitaxiale Schicht 121 aus AlGaAs ge­ bildet, woran sich die GaAs-Schicht 131 und die AlGaAs- Schicht 141 anschließen, beide durch MBE oder MOCVD ge­ bildet als undotierte und vorzugsweise eigenleitende epitaxiale Schichten. Die Kanal-Dotierung in der GaAs- Schicht 131 erfolgt durch Ionen-Implantation von Si durch die AlGaAs-Schicht 141 hindurch. Wünschenswert ist eine Implantierung von Si, die eine Kanaldotierung in der Schicht 131 von mindestens 1 × 1017 cm-3 erzeugt. Vorzugsweise liegt die Kanaldotierung in der Größen­ ordnung von 3 × 1017 cm-3. Eine Kanaldotierung bei diesen Werten liefert eine Konzentration des aktiven Dotiersstoffs in demjenigen Abschnitt der Kanalschicht 131, die sich nicht so nahe an einer Schichtgrenze be­ findet, als daß sie nennenswert die Ladungsträgerkon­ zentration in einem nicht-vorgespannten Zustand beein­ flussen könnte.
Die Kanalimplantation erzeugt eine wesentliche Do­ tierstoffkonzentration in beiden AlGaAs-Schichten 121 und 141. Wegen der bedeutend geringeren Aktivierungs­ wirksamkeit von Silizium in AlGaAs im Vergleich zu Silizium in GaAs jedoch ist die Konzentration des "aktiven" Dotierstoffs in den AlGaAs-Schichten geringer als etwa 1 × 1016 cm-3. Bei der Auswahl des Dotier­ stoffimplantats und der Aktivierungsparameter werden vorzugsweise Bedingungen gewählt, bei denen die Kon­ zentration aktiver Ladungsträger in dem Kanal mehr als das Dreifache der Konzentration der aktiven Ladungs­ träger in den benachbarten Schichten 121 und 141 be­ trägt.
Im Anschluß an die Kanalimplantierung wird ein Gate gebildet, und es wird eine selbstausgerichtete Source/­ Drain-Implantierung vorgenommen. Vor der Source/Drain- Implantierung kann über dem Gate eine asymmetrische Maske 201, zum Beispiel aus Photoresistmaterial, ge­ bildet werden, um einen gewünschten Gate-Drain-Ab­ stand d2 zu erhalten, während die Ausrichtung von Source und Gate bei der Implantierung beibehalten wird. Als Ergebnis dieser Implantierung besitzen die Source- Zone 104 und die Drain-Zone 106 eine Störstellenkon­ zentration, welche diejenige des Kanals um den Faktor 3 oder mehr, vorzugsweise um mindestens einen Faktor 5 übersteigt. Damit beträgt die Konzen­ tration der aktiven Ladungsträgerin der GaAs-Schicht 131 an den Implantat-Stellen von Source und Drain vor­ zugsweise etwa 1 × 1018 cm-3 oder mehr.
Das Aktivieren der implantierten Störstellen für so­ wohl das Kanal-Implantat als auch das Source-Drain- Implantat kann nach dem herkömmlichen Zwei-Schritt- Verfahren erfolgen, bei dem der Kanal vor der Gatebil­ dung aktiviert wird, gefolgt von der Source/Drain-Ak­ tivierung im Anschluß an die Gatebildung. Es wurde je­ doch eine neue Aktivierung-Sequenz gefunden, mit der die Komplexität des Prozesses wesentlich herabgesetzt wird. Die neue Aktivierungs-Sequenz reduziert die An­ zahl der Warmbehandlungsschritte, die nach dem Einbrin­ gen von Störstellen erforderlich sind, indem die Ak­ tivierung von Source/Drain-Implantat und Kanal-Implan­ tat kombiniert wird mit dem Warmbehandlungsschritt, der dazu dient, die Bildung der Source/Drain-Kontakte und des Gate-Kontakts 301, 302 und 303 zu vervollstän­ digen. Das Anbringen von ohmschen Kontakten für die Source und den Drain erfordert typischerweise die Warm­ behandlung des ansonsten fertiggestellten Halbleiter­ bauelements bei einer Legierungstemperatur von etwa 385°C. Die Anwendung höherer Temperaturen, die ver­ träglich sind mit dem optimalen Warmbehandlungs-Ablauf zur Erzielung det n-Typ-Siliziumaktivierung in GaAs kann jedoch dazu ge­ nutzt werden, die Kontakte zu sintern, wenn eine Kombi­ nation aus Dünnschichtstoffen ähnlich denen verwendet wird, die von M. Murakami u. a., Appl. Phys. Lett. 51, 664 (1987) beschrieben sind. Der Inhalt des genannten Artikels wird hiermit zum Gegenstand der vorliegenden Beschreibung gemacht. Die Beseitigung des zusätzlichen Warmbehandlungsschritts stellt eine weitere Verbesse­ rung bei der Steuerung der Ladungsträgeraktivierung dar.
Die Einkapselung des Produkts während der Aktivierung- Warmbehandlung, zum Beispiel die Einkapselung in SiON, die auch als Feld-Dielektrikum für Metallanschluß- Trennung dient, kann mit herkömmlichem Aufbau und her­ kömmlicher Dicke erfolgen.
Die Kombination des Ionenimplantation-Dotierstoff- Profils mit der Ladungsträgerverarmung aufgrund der GaAs/­ AlGaAs-Puffer-Grenzschicht resultiert in einer äußerst linearen Beziehung zwischen Ids und Vgs. Die Li­ nearität von Ids gegenüber Vgs ist besonders wich­ tig für Verstärkeranwendungen der Klasse B, so wie es die Stromverstärkung ist, wenn Ids niedrig ist, d. h. unterhalb von 20% Idss liegt. Wenn der Verstärker für einen hohen Zusatzleistungs-Wirkungsgrad, d. h. 50% oder mehr, ausgelegt ist, was einen Klasse-B-Betrieb erfordert, und wenn ein X-Band- und Ku-Band-Betrieb erforderlich ist, erweist sich die vorliegende Erfindung als besonders gewinnbringend. Beim X-Band-Betrieb wur­ den FETs, die 800 mW/mm Breite erzeugen, konsistent wie Ku-Band-FETs, die 533 mW/mm erzeugen, bei Vorspannung für den Betrieb der Klasse B erhalten. In beiden Fällen wurden 50% PAE (Power-Added Efficiency; Zusatz­ leistungs-Wirkungsgrad) erreicht. Die Klasse-B-Verstär­ kung hat konsistent den Wert von 6 dB bei einer Gesamt­ ausgangsleistung von 1 Watt bei 10 GHz und 0,16 Watt bei 18 GHz überschritten. Für den Klasse-B-Betrieb wur­ den die FETs bei Ids = 5% Idss vorgespannt. Durch die Erfindung wurde für Vgs von -0,25 bis -1,0 V eine nahezu ideale Linearität erreicht, ein Wert, der zu­ vor nicht erreicht wurde.
Eine weitere Verbesserung kann man erhalten, wenn beim Herstellungsprozeß das Wachstum der Schichten 121 und 131 mit praktisch beliebigen Störstellen bein­ haltet, um beim Wachstum dotierte Schichten zu erzeu­ gen. Im Anschluß an die MBE oder MOCVD erfolgt die Bil­ dung der Schicht 121 zu einer Dicke zwischen 0,5 und 1,0 µm und einer Si-Konzentration zwischen etwa 5 × 1015 cm-3 bis 5 × 1017 cm-3, vorzugsweise etwa 5 × 1016 cm-3, und es erfolgt die Bildung einer undotierten und vorzugsweise eigenleitenden AlGaAs- Schicht 121a (Fig. 3c) mit etwa 5 nm-20 nm Dicke (vorzugsweise 5 nm). Dann wird über der Schicht 121a durch Wachstum die GaAs-Schicht 131 ge­ bildet, und zwar mit einer Dicke von etwa 20-450 nm, und mit einer Dotierung von etwa 1 × 1017 cm-3 bis 1 × 1018 cm-3, vorzugsweise etwa 1,5 × 1017 cm-3 aus Si. Diese zusätzliche Schicht verbessert die Schalt­ geschwindigkeiten. Nähert sich der Kanal dem Zustand der Abschnürung, so gibt es eine sehr hohe Flächen-La­ dungsträger-Dichte an der AlGaAs/GaAs-Grenzfläche. Die undotierte AlGaAs-Schicht 121a trägt dazu bei, ein Aus­ laufen der Leitfähigkeitskurve, wenn sich der FET der Ab­ schnürung nähert, zu verhindern. Dies erleichtert ein abrupteres Ausschalten des FETs und führt somit zu hö­ heren Schaltgeschwindigkeiten.
Erfindungsgemäß hergestellte Bauelemente wiederstehen durchgehend 40 V ohne Durchbruch und zeigen bei einem Verbrauch von etwa 0,1 W/mmWg einen Strom Ids von 10 mA/mmWg. Typische GaAs-FETs besitzen Durchbruchsspan­ nungen in der Nähe von 10 V.
Sämtliche in den Ansprüchen, der Beschreibung und den Figuren angegebenen Merkmale können sowohl für sich als auch in jeder beliebigen Kombination erfindungs­ wesentlich sein.

Claims (10)

1. Verfahren zum Herstellen eines GaAs-FETs umfassend folgende Schritte:
  • a) auf einem GaAs-Substrat (101) wird eine erste eigen­ leitende, epitaxiale Schicht (121) aus AlGaAs geschaf­ fen;
  • b) direkt auf der ersten eigenleitenden, epitaxialen Schicht (121) aus AlGaAs wird eine epitaxiale Schicht (131) aus GaAs gebildet;
  • c) für eine zu schaffende Kanalzone (133) wird die epitaxiale GaAs-Schicht (131) mit einem Dotierstoff für n-Leitung dotiert;
  • d) direkt auf der epitaxialen Schicht aus GaAS (131) wird eine zweite epitaxiale Schicht (141) aus AlGaAs gebildet;
  • e) über der vorgesehenen Kanalzone (133) wird ein Gate (109) oberhalb der zweiten epitaxialen Schicht (141) gebildet.
  • f) in die epitaxiale Schicht (131) aus GaAs werden Source- und Drain-Zonen (104, 106) implantiert, wobei die Source-Zone mit dem Gate (109) selbstausgerichtet ist, und
  • g) es werden Source- und Drainelektroden (103, 105) ange­ bracht.
2. Verfahren nach Anspruch 1, bei dem der Dotierung im Schritt c) in der Weise erfolgt, daß die Kanalzone (133) eine Konzentration des Dotierstoffs von mehr als 1 × 1017 cm-3 aufweist.
3. Verfahren nach Anspruch 1 oder 2, bei dem das Bilden der epitaxialen Schicht (131) aus GaAs direkt auf der ersten AlGaAs- Schicht (121) das Implantieren des Dotierstoffs für n-Leitung durch die zweite epitaxiale Schicht (141) aus AlGaAs umfaßt.
4. Verfahren nach Anspruch 1, bei dem von der ersten eigenleitenden epitaxialen Schicht (121) aus AlGaAs, der epitaxialen Schicht (131) aus GaAs und der zweiten epi­ taxialen Schicht (141) aus AlGaAs mindestens eine Schicht mit Hilfe eines MOCVD-Prozesses gebildet wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die erste eigenleitende epitaxiale Schicht (121) aus AlGaAs, die epitaxiale Schicht (131) aus GaAs und die zweite epitaxiale Schicht (141) aus AlGaAs sämtlich mit Hilfe des MOCVD-Verfahrens gebildet werden.
6. Verfahren nach Anspruch 1, bei dem das Bilden einer epitaxialen Schicht (131) aus GaAs direkt auf der eigen­ leitenden epitaxialen Schicht (121) aus AlGaAs das Wachs­ tum von undotiertem GaAs umfaßt, und das Bilden einer Ka­ nalzone (133) in der Schicht aus GaAs das Einbringen des n-Leitung bewirkenden Dotierstoffs in einen ausgewählten Abschnitt der epitaxialen Schicht aus GaAs umfaßt.
7. Verfahren nach Anspruch 1, bei dem das Bilden eines Gates (109) über der zweiten epitaxialen Schicht aus AlGaAs umfaßt: Ausbilden einer Schicht aus TiWN auf der zweiten epitaxialen Schicht aus AlGaAs, Bilden einer Ätzmaske auf der Schicht aus TiWN und Ätzen des TiWN, um ein Gate zu erhalten, dessen Länge kürzer ist als die Länge der Ätzmaske.
8. Verfahren nach Anspruch 7, bei dem das Implantie­ ren der Source- und Drain-Zonen (104, 106) durchgeführt wird, während die Ätzmaske vorhanden ist, wobei die Ätz­ maske als Teil einer Implantations-Maske zum Lokalisie­ ren des Source-Implantats dient.
9. Verfahren nach einem der Ansprüche 1-8, bei dem das Anbringen von Source- und Drainelektroden (103, 105) das Elektro­ den-Sintern während einer gemeinsamen Aktivierungs-Warm­ behandlung für das Kanal-Implantat und das Source- und Drain-Implantat umfaßt, wobei die Aktivierungs-Warmbe­ handlung das Erhitzen auf eine Temperatur zwischen 800°C und 850°C wähend mindestens fünf Minuten umfaßt.
10. Zuverlässig wiederholbares Verfahren hohen Durch­ satzes zur Herstellung von Hochfrequenz-GaAs-FETS, umfas­ send folgende Schritte:
durch MOCVD wird auf einer ausgewählten Unterlage eine erste undotierte Schicht aus AlGaAs gebildet,
durch MOCVD wird auf der ersten Schicht aus AlGaAs eine undotierte Schicht aus GaAs gebildet;
durch MOCVD wird auf der Schicht aus GaAs (131) eine zweite undotierte Schicht aus AlGaAs gebildet;
in der Schicht aus GaAs wird eine Kanalzone (133) defi­ niert, und in die Schicht aus GaAs (131) wird Silizium durch die zweite Schicht aus AlGaAs hindurch implantiert;
über der zweiten Schicht aus AlGaAs (141) wird eine TiWN- Schicht gebildet;
über der TiWN-Schicht wird eine Ätzmaske gebildet, wel­ che ein Gate-Muster definiert;
es wird eine Überätzung vorgenommen, um ein Gate zu bil­ den, dessen Länge kürzer ist als die durch die Ätzmaske definierte Gatelänge;
durch die zweite AlGaAs-Schicht hindurch und die GaAs- Schicht (131) hinein wird Silizium implantiert, um Source- und Drain-Zonen (104, 106) zu bilden, wobei die Ätzmaske als Implantierungs-Maskenelement dient, um die Source-Zone mit dem Gate selbst-auszurichten; und
es werden Source- und Drain-Elektroden (103, 105) ge­ bildet durch eine Prozeßfolge, welche beinhaltet: einen Erwärmungsschritt, um die Elektroden bei Temperaturen zwischen etwa 800°C und 850°C zu sintern, einen Er­ wärmungsschritt, der zum Aktivieren der implantierten Source-Drain- und Kanal-Zonen dient, wodurch getrennte Aktivierungs-Warmbehandlungen für die implantierten Zonen entfallen können.
DE3940200A 1988-12-06 1989-12-05 Verfahren zum Herstellen eines GaAs-FETs Expired - Fee Related DE3940200C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/280,780 US4962050A (en) 1988-12-06 1988-12-06 GaAs FET manufacturing process employing channel confining layers

Publications (2)

Publication Number Publication Date
DE3940200A1 DE3940200A1 (de) 1990-06-07
DE3940200C2 true DE3940200C2 (de) 2002-10-02

Family

ID=23074618

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3940200A Expired - Fee Related DE3940200C2 (de) 1988-12-06 1989-12-05 Verfahren zum Herstellen eines GaAs-FETs

Country Status (4)

Country Link
US (1) US4962050A (de)
JP (1) JP3040786B2 (de)
DE (1) DE3940200C2 (de)
GB (1) GB2225898B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2817217B2 (ja) * 1989-06-30 1998-10-30 日本電気株式会社 金属・半導体接合を有する半導体装置およびその製造方法
US5309006A (en) * 1991-11-05 1994-05-03 Itt Corporation FET crossbar switch device particularly useful for microwave applications
US5411902A (en) * 1994-06-06 1995-05-02 The United States Of America As Represented By The Secretary Of The Air Force Process for improving gallium arsenide field effect transistor performance using an aluminum arsenide or an aluminum gallium arsenide buffer layer
JP3169775B2 (ja) * 1994-08-29 2001-05-28 株式会社日立製作所 半導体回路、スイッチ及びそれを用いた通信機
US20080026545A1 (en) * 2006-07-28 2008-01-31 Paul Cooke Integrated devices on a common compound semiconductor III-V wafer
US7700423B2 (en) * 2006-07-28 2010-04-20 Iqe Rf, Llc Process for manufacturing epitaxial wafers for integrated devices on a common compound semiconductor III-V wafer
CN112380659A (zh) * 2020-11-11 2021-02-19 天津大学 基于新型电阻模型的GaN HEMT等效电路拓扑结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59207667A (ja) * 1983-05-11 1984-11-24 Hitachi Ltd 半導体装置
JPS60189268A (ja) * 1984-03-08 1985-09-26 Fujitsu Ltd 半導体装置
JPH088350B2 (ja) * 1985-04-08 1996-01-29 日本電気株式会社 半導体装置
EP0237029A3 (de) * 1986-03-10 1988-01-27 Nec Corporation Feldeffektanordnung mit Heteroübergang, die bei einer hohen Stromstärke funktioniert und mit hoher Durchschlagspannung
FR2600821B1 (fr) * 1986-06-30 1988-12-30 Thomson Csf Dispositif semi-conducteur a heterojonction et double canal, son application a un transistor a effet de champ, et son application a un dispositif de transductance negative
US4792531A (en) * 1987-10-05 1988-12-20 Menlo Industries, Inc. Self-aligned gate process

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
A.E. Geissberger et al, "HIGH-EFFICIENCY X- AND Ku-BAND GaAs POWER FET's FABRICATED USING REFRAC- TORY SAG TECHNOLOGY", 10·t··h· Annual GaAs IC Symposium, Nashville, 6-9 Nov. 1988, Technical Digest, pp.309-312 *
B. Kim et al, Microwave Power GaAs MISFET's with Undoped AlGaAs as An Insulator, IEEE Electron Dev.Lett., vol.EDL-5, no.11, Nov.1984, 494-495 *
H. Hida et al, A High-Current Drivability in- AlGaAs/n-GaAs Doped-Channel MIS-Like FET (DMT), IEEE Electron Dev. Lett., vol.EDL-7, no.11, Nov. 1986, 625-626 *
H. Inomata et al, Improved Transconductance of AlGaAs/GaAs Heterostructure FET with Si-Doped Channel, Jap. J. of Appl. Phys., vol.25, no.9, Sept.1986, L731-L733 *
L.F. Eastman, M.S. Shur, Substrat Current in GaAs MESFET's, IEEE Trans. on Electron Dev., vol.ED-26,no.9, Sept.1979, 1359-1361 *

Also Published As

Publication number Publication date
GB2225898A (en) 1990-06-13
GB2225898B (en) 1992-09-09
JP3040786B2 (ja) 2000-05-15
DE3940200A1 (de) 1990-06-07
JPH02201934A (ja) 1990-08-10
GB8926928D0 (en) 1990-01-17
US4962050A (en) 1990-10-09

Similar Documents

Publication Publication Date Title
DE102005009000B4 (de) Vertikales Halbleiterbauelement vom Grabenstrukturtyp und Herstellungsverfahren
DE69233266T2 (de) HEMT-Halbleiterbauelement
DE69223706T2 (de) Feldeffekttransistor
DE69711138T2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE69309565T2 (de) Feldeffekttransistor mit Graben mit niedrig dotiertem epitaktischen Gebiet an dessen Oberflächenbereich
DE69838307T2 (de) Vertikal-Sperrschicht-Feldeffekttransistoren
EP1097481B1 (de) Leistungshalbleiterbauelement für hohe sperrspannungen
DE69835204T2 (de) ENTWURF UND HERSTELLUNG VON ELEKTRONISCHEN ANORDNUNGEN MIT InAlAsSb/AlSb BARRIERE
EP0228516A2 (de) Modulationsdotierter Feldeffekttransistor
DE2925791A1 (de) Unlegierte ohm'sche kontakte an n-leitende iii(a)/v(a)- halbleiter und verfahren zur herstellung
DE2910566A1 (de) Statische induktions-halbleitervorrichtung
DE69020160T2 (de) Misfet-anordnung mit abmessungen im submikrometerbereich und beseitigung der heissen ladungsträger.
DE102006058324A1 (de) Feldeffekttransistor
DE3686089T2 (de) Verfahren zur herstellung eines metall-halbleiter-feldeffekttransistors und dadurch hergestellter transistor.
DE3936507C2 (de) Selbstjustierter Bipolartransistor mit Heteroübergang und Verfahren zur Herstellung desselben
DE10306597B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt
EP0307850B1 (de) Si/SiGe-Halbleiterkörper
DE69121442T2 (de) Halbleiteranordnungen mit einer Silizium/Silizium-Germanium-Heterostruktur und Verfahren zu deren Herstellung
DE102004055038B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE3940200C2 (de) Verfahren zum Herstellen eines GaAs-FETs
DE3940201A1 (de) Feldeffekttransistor mit durch heterouebergang eingegrenztem kanal
DE2212489A1 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE60037072T2 (de) Verbindungshalbleiter-Feldeffekttransistor und dessen Herstellungsverfahren
DE3688516T2 (de) Herstellungsverfahren für einem bipolaren Transistor mit Heteroübergang.
DE3880443T2 (de) Feldeffekttransistor.

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: TYCO ELECTRONICS LOGISTICS AG, STEINACH, CH

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee